JP2011014753A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011014753A JP2011014753A JP2009158360A JP2009158360A JP2011014753A JP 2011014753 A JP2011014753 A JP 2011014753A JP 2009158360 A JP2009158360 A JP 2009158360A JP 2009158360 A JP2009158360 A JP 2009158360A JP 2011014753 A JP2011014753 A JP 2011014753A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- mos transistor
- silicon
- insulating film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 47
- 239000010410 layer Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 240000004050 Pentaglottis sempervirens Species 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005685 electric field effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 and at this time Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 従来の比例縮小側（係数α、α＞１）を適用した平面型ＭＯＳＴのしきい電圧のばらつきの標準偏差σ（ＶＴ）が、微細化とともに、すなわちαを大きくするとともに大きくなり、動作電圧が低くできないという問題がある。
【解決手段】 フィンの高さをチャンネル長よりも高くしたＦｉｎＦＥＴ構造によって上記の問題を解決する。
【選択図】 図１
【解決手段】 フィンの高さをチャンネル長よりも高くしたＦｉｎＦＥＴ構造によって上記の問題を解決する。
【選択図】 図１
Description
本発明は、フィン構造を活用した高集積・低電圧動作に好適なＭＯＳトランジスタ、ＭＯＳキャパシタならびにメモリセルなどの構造と特性、ならびに製造方法に関する。
近年、１００ｎｍ以下に素子寸法（以下Ｆ）が微細化されるにつれて、ＭＯＳトランジスタ（以下ＭＯＳＴ）のしきい電圧（ＶＴ）のばらつきを抑えることが急務になってきている。なぜなら、周知のように、ＭＯＳＴの微細化とともにＶＴのばらつきが増大するので、チップ内の各回路の動作速度のばらつきも増大し、チップ全体としての動作の信頼性が著しく低下するからである。この速度ばらつきを抑えるためには、ＶＴのばらつきに応じて動作電圧ＶＤＤを高くしなければならないが、これでは素子の微細化とともにチップの消費電力は増大し、また過大電圧のために素子の信頼性は著しく低下する。したがって、ＶＴばらつきの少ないＭＯＳＴが望まれるようになってきた。その有力候補としてシリコンのフィン（Ｆｉｎ）の側壁に形成された完全空乏層型（ＦＤ）のＭＯＳＴ（いわゆるＦｉｎＦＥＴ）が注目されている。なお、ＦｉｎＦＥＴの構造や特性などに関しては非特許文献１ならびに２が、またその製法を開示している文献として非特許文献３がある。
D. Hisamoto, et al., "FinFET -A Self-aligned Double-gate MOSFET Scalable to 20 nm," IEEE Transaction on Electron Devices, vol. ED-47, no. 12, p. 2320, 2000.
K. Okano, et al., "Process Integration Technology and Device Characteristics of CMOS FinFET on Bulk Silicon Substrate with sub-10 nm Fin Width and 20 nm Gate Length," International Electron Device Meeting Technical Digest, pp.739-742, 2005.
Sung Min Kim, et al., "A Novel Multi-channel Field Effect Transistor(McFET) on Bulk Si for High Performance Sub-80nm Application, International Electron Device Meeting Technical Digest, pp.639-642, 2004.
ＭＯＳＴのＶＴのばらつきの標準偏差σ（ＶＴ）は、よく知られているように、
σ（ＶＴ）＝Ａｖｔ／（ＬＷ）０．５・・・（１）
Ａｖｔ＝ｔＯＸＮｓｕｂ ０．２５ ・・・（２）
で表される。ここでＡｖｔは、ＭＯＳＴの電気的なゲート酸化膜（ｔＯＸ）とＭＯＳＴのチャンネル領域の濃度Ｎｓｕｂで決まる定数である。またＬとＷは、それぞれＭＯＳＴのチャンネル長とチャンネル幅である。図１２は、シリコン基板上のフィン（Ｆｉｎ、ＦＮ）の側壁に形成された従来のＭＯＳＴ（いわゆるＦｉｎＦＥＴ）が示されている。（ａ）は鳥瞰図、（ｂ）は代表的な平面レイアウトを示している。ＦｉｎＦＥＴでは、フィンの高さがチャンネル幅になり、ゲート（ＦＧ）で制御されるチャンネル領域は、すなわちＦＧで囲まれたＦＮの領域（ＣＨ）は、たとえば完全空乏層型ｎチャンネルＭＯＳＴ（ＮＭＯＳＴ）なら、Ｎｓｕｂ＝１０１６ｃｍ−３程度の低濃度のボロンがドープされている薄いｐ層から成る。ｔＯＸはゲート酸化膜である。ドレイン（Ｄ）とソース（Ｓ）は高濃度のｎ型層（ｎ＋）から成る。
σ（ＶＴ）＝Ａｖｔ／（ＬＷ）０．５・・・（１）
Ａｖｔ＝ｔＯＸＮｓｕｂ ０．２５ ・・・（２）
で表される。ここでＡｖｔは、ＭＯＳＴの電気的なゲート酸化膜（ｔＯＸ）とＭＯＳＴのチャンネル領域の濃度Ｎｓｕｂで決まる定数である。またＬとＷは、それぞれＭＯＳＴのチャンネル長とチャンネル幅である。図１２は、シリコン基板上のフィン（Ｆｉｎ、ＦＮ）の側壁に形成された従来のＭＯＳＴ（いわゆるＦｉｎＦＥＴ）が示されている。（ａ）は鳥瞰図、（ｂ）は代表的な平面レイアウトを示している。ＦｉｎＦＥＴでは、フィンの高さがチャンネル幅になり、ゲート（ＦＧ）で制御されるチャンネル領域は、すなわちＦＧで囲まれたＦＮの領域（ＣＨ）は、たとえば完全空乏層型ｎチャンネルＭＯＳＴ（ＮＭＯＳＴ）なら、Ｎｓｕｂ＝１０１６ｃｍ−３程度の低濃度のボロンがドープされている薄いｐ層から成る。ｔＯＸはゲート酸化膜である。ドレイン（Ｄ）とソース（Ｓ）は高濃度のｎ型層（ｎ＋）から成る。
ＦｉｎＦＥＴでは、ゲートの電界効果により短チャネル効果を抑制することができるため、低濃度チャネルを用いることができる。従来のプレーナ型ＭＯＳＴでは、短チャネル効果を押さえるためソース・ドレイン端のチャネル不純物濃度を高くした“Ｈａｌｏ”と呼ばれる構造が用いられている。しかし、Ｈａｌｏ濃度を高くすると、接合電界も強まり、接合リークが大きくなる問題がでてくることが知られている。例えば、Ｈａｌｏ濃度が６ｘ１０１８ｃｍ−３になると、電界は接合のトンネル降伏の目安とされる１ＭＶ／ｃｍに達することになる。このとき、空乏層幅は、１０ｎｍ程度である。よって、素子動作のＳＤ対称性を維持するために、Ｈａｌｏをチャネル両端に形成する必要性を勘案すると、チャネル長２０ｎｍ以下にすると接合耐圧上、大きな問題がでてくるものと考えられる。そのため、低濃度チャネルを用いるＦｉｎＦＥＴは、チャネル長２０ｎｍ以下で用いると、大きな効果を得ることができる。
ＦｉｎＦＥＴでは、プレーナ型ＭＯＳＴで用いているチャネル不純物濃度１０１８ｃｍ−３程度が、上記のように低濃度になるので、σ（ＶＴ）は小さくなる。しかし、このようなＦｉｎＦＥＴでは、フィンの形状を精密に制御するなどのために高度の製造技術が必要になるので、従来に比べて価格は上昇する。したがって、その上昇を吸収するために、ＭＯＳＴやその他のデバイス、あるいはメモリセルなどに関して、より高密度に適した構造や製法が必須になる。さらには、従来から、ＦｉｎＦＥＴは、基板電圧（ＶＢＢ）を可変にしても、上部のチャンネル領域のポテンシャルは変わらないので、ＭＯＳＴのしきい電圧（ＶＴ）は変わらないとされてきた。このため、チップ内の平均的ＶＴがチップごとに変わり速度性能などがチップごとにばらついても、そのばらつきを補償できないという実用化上の課題があった。本発明は、ＦｉｎＦＥＴやキャパシタ、あるいはメモリセルなどの高密度化を図る構造と製法、さらには基板電圧によってＶＴが変わるＦｉｎＦＥＴの構造などを提供する。本発明のその他の目的と新規な特長は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば以下の通りである。
まず、第１に、シリコンのフィンとＭＯＳＴがシリコン基板上に形成され、該ＭＯＳＴのチャンネル幅は該フィンの高さ方向で決まるように該フィンの側面に形成され、該フィンの幅は最小加工寸法以下であることを特長とする。ここで、最小加工寸法は、最下層の金属配線層の配線ピッチの半分と考えることができる。
第２に、ＭＯＳＴならびにシリコンのフィンと該フィンの側面に形成されたＭＯＳキャパシタがシリコン基板上に形成され、該フィンの高さはその幅よりも大きいことを特長とする。
第３に、ＭＯＳＴとＭＯＳキャパシタならびにシリコンのフィンがシリコン基板上に形成され、該ＭＯＳＴのチャンネル幅は該フィンの高さ方向で決まるように該フィンの側面に形成され、該キャパシタは該フィンの側面に形成されたものであって、該フィンの幅は最小加工寸法以下であることを特長とする。また上記のＭＯＳＴとＭＯＳキャパシタで１個のダイナミック形メモリセルを構成したことを特長とする。ここで、最小加工寸法は、最下層の金属配線層の配線ピッチの半分と考えることができる。
第４に、上記のＭＯＳＴは完全空乏層型ＭＯＳＴであることを特長とする。
第５に、シリコンのフィンとＭＯＳＴがシリコン基板上に形成され、該ＭＯＳＴのチャンネル幅は該フィンの高さ方向で決まるように該フィンの側面に形成され、該ＭＯＳＴは完全空乏層型ＭＯＳＴであり、該フィンの底部と該基板間に絶縁物が存在することを特長とする。
第６に、シリコン基板に電圧を印加し、該電圧を変えることによってフィンの側面に形成された完全空乏層型ＭＯＳＴの閾値電圧を変えることを特長とする。
第７に、ＭＯＳＴのチャンネル長は２０ｎｍ程度以下であることを特長とする。
第８に、サイドウォールプロセスを用いて最小加工寸法以下のフィンを形成し、該フィンを用いてＭＯＳＴあるいはＭＯＳキャパシタを形成する製造方法であることを特長とする。
以上のように、新しい製法を用いることにより、ＦＤ−ＭＯＳＴによるＶＴばらつきの低減による低電圧動作を維持したままで、高密度のＦｉｎＦＥＴやキャパシタ、あるいはメモリセルなどが実現できるので低価格となり、さらにＶＴは可変になるのでチップ間の性能ばらつきは抑えられる。
以下、本発明を実施するための最良の形態について、図面を用いて説明する。特に言及がない限り、同じの機能を有する部材には、同じ参照符号を付すこととし、説明を省略する。
図１（ａ）は、後述する本発明の製法で実現される代表的なフィンＦＥＴの鳥瞰図で、代表的平面配置を図１（ｂ）に示した。基板表面の薄い絶縁膜ＢＯＸ上に活性領域（ＦＮ１，ＦＮ２）が分離絶縁膜（ＰＴ）を挟んで形成されている。活性領域表面には、ゲート絶縁膜（図中省略）が形成され、さらにゲート電極（ＦＧ）が形成されている。ＦＯＸは、素子分離絶縁膜層をあらわしている。ＦＧは、ゲート絶縁膜を介して、活性領域ＦＮ１，ＦＮ２に形成されるチャネル領域に電界効果を及ぼす。活性領域およびゲート電極に置かれたコンタクト（ＣＮＴ）孔により金属配線層との導通がとられる。これらは、ＬＳＩのプレーナ加工技術として広く用いられているものである。
図２は、図１（ｂ）のＢ−Ｂ断面を用いて本発明の特徴的な構造を示したものである。図２Ａは、同じゲート４００で制御される２個のＭＯＳＴが並列に接続されたＭＯＳＴもしくはＭＯＳキャパシタである。図２Ａに示される参照符号のうち、１００は、シリコン基板である。１２０は、シリコンフィンであり、図１のＦＮ１，ＦＮ２に該当する。この部分は、活性領域として用いられる。４００は、ゲート電極であり、図１のＦＧに該当する。９００は、素子分離領域であり、図１のＦＯＸに対応する。９１０は、分離絶縁膜であり、図１のＰＴに該当する。９２０は、層間絶縁膜であり、ゲート絶縁膜として用いられる。９５０は、薄い絶縁体であり、図１のＢＯＸに対応する。続いて、図２Ｂは、それぞれ独立なゲート（４００、４１０）で制御される２個のＭＯＳＴを１個のフィンの両側面に形成した例である。なお、図２Ｂに示される構造は、図１（ａ）のゲート電極（ＦＧ）の上部がなく、層間絶縁膜９２０が表面に出ており、ゲート４００が左右に分離されているのが特徴である。いずれの例も、最小加工寸法Ｆで形成されたフィンが、溝により分断されることで、最小加工寸法Fよりも幅が小さい分離された２つの活性領域をもつ構造になっている。尚、下部の薄い絶縁体９５０は、基板１００に共通基板電圧（ＶＢＢ）を用いてＭＯＳＴのＶＴを可変にするためのもので、ＶＴを可変にする必要のない場合には厚いものにできる。薄い絶縁体９５０の下に不純物層（ウエル）を設けることで９５０を介してＶＴ制御することもできる。このＶＴ制御の詳細については、後で詳しく述べる。さらに図２Ａでは、活性領域を分断する溝に絶縁膜９１０を置くことで、ゲート容量の小さな一個のＭＯＳＴが形成できる。図２Ｃでは、同じゲート４００で制御される２個のＭＯＳＴが並列に接続されたＭＯＳＴもしくはＭＯＳキャパシタである。図２Ａの分離絶縁膜９１０の部分が、ゲート電極４００となっている。後で製造方法を詳細に示すが、図２Ｃの構造は、フィン幅Ｆ内に並列接続された２個のＭＯＳＴが形成されるので、チャンネル幅がほぼ２倍の一個のＭＯＳＴが実現できるので、２倍の高密度化が実現できる。またＭＯＳキャパシタに流用するとほぼ２倍のキャパシタンスが得られる利点がある。なお、これら図２ＡからＣの構造の応用例は供述する。
ここで、最小加工寸法Ｆは、最も稠密な金属配線層の配線ピッチ（一つの配線の中心線から隣接する配線の中心線までの距離）の半分と考えることができる。よって、図２ＡからＣに示すＭＯＳＴで共通にある特徴的な構造は、一つのフィン１２０の幅（図２の左右方向、言い換えれば、チャネルができる方向に垂直な方向の幅）が最小加工寸法Ｆの半分より小さくなっている点である。最小加工寸法Ｆは、最も稠密な金属配線層の配線ピッチと考えることができる。最も稠密な金属配線層は、最下層の金属配線層であることが多いため、一つのフィン１２０の幅が、最下層の金属配線層の配線ピッチの半分より小さいということが可能である。
図２Ｄは、シミュレーションに用いた具体的構造で、図２Ｃのフィンをモデル化したものである。フィンの幅（Ｆｗ）が２０ｎｍ、その高さ（Ｆｈ）が５０ｎｍ、下部絶縁膜（９５０）１０ｎｍである。対称構造のため、中央で反転対称の境界条件を用いて計算を行った。ＮＭＯＳを仮定し、チャネルボロン濃度（ＣＤ）は１０１７ｃｍ−３、下部絶縁膜下の基板ボロン濃度は１０１８ｃｍ−３に設定した。図３は、そのシミュレーション結果で、ポテンシャル分布とＶＴを、基板電圧ＶＢＢをパラメータとしてプロットしたものである。図３Ａは、ゲート電圧ＶＧを０Ｖとし、基板にＶＢＢを印加したときの、フィン中心でのポテンシャル変化を示している。ｘ軸方向はフィンの高さ方向である。ｘの小さい側で、ポテンシャル分布がＶＢＢに強く影響され、大きな変化が現れることがわかる。ＶＢＢを正にすることでポテンシャルが上がり、逆にＶＢＢを負とすると、ポテンシャルが下がる様子が見られる。即ち、フィンの下部は電界効果により基板バイアスの影響を強く受けることは明らかである。このポテンシャルへの影響を、トランジスタのＶＴ依存性としてみたものが、図３Ｂである。ここでＶＴは、ドレインとソース間電圧１Ｖにおける電流密度１ｎＡ／μｍで定義したゲート電圧である。ＶＢＢを正から負の方向に印加することで、ＶＴが増大する様子が示されている。よって、この効果を用いて、チップ間に存在するＶＴのばらつきを基板バイアス（ＶＢＢ）によって補償できるようになる。
このシミュレーションでは、基板バイアス効果を活かす構造として、図２で模式的に示したように、薄い絶縁膜上に形成した単結晶シリコン層ＳＯＩウエハを用いた。この効果は、通常の単結晶シリコン（バルク）ウエハや、厚い絶縁膜上（〜１００ｎｍ）に形成した通常のＳＯＩウエハを用いても得ることができる。図２Ｃに示したトランジスタ部の断面構造を用いて、バルクウエハの場合を図４（ａ）に、ＳＯＩウエハの場合を図４（ｂ）に、模式的に示す。もちろん、バルクウエハおよびＳＯＩウエハは、図２Ａ，Ｂに示した素子構造にも適用できる。
図４（ａ）に示したバルクウエハで形成したフィンでは、フィン下部での拡散層間や素子分離膜界面を伝わるリーク電流を抑えるため、不純物プロファイルを適切に制御する必要がある。即ち、バルクウエハを用いた場合には、図３のシミュレーションで述べたフィン上部と下部に加え、フィンの根元領域を考える必要がある。それらを、図４（ａ）中、ａ，ｂ，ｃで示した。ａの領域は、フィンの上辺よりフィン幅と同程度まで下がった領域である。ここは、フィン上部に配置されたゲートからの電界効果を強く受けるため、ゲート電位によりフィン内部のポテンシャルが有効に制御される領域となる。一方、ｃの領域は、ゲートのフリンジ電界により素子分離層９００の絶縁膜を介してポテンシャル制御するため、ゲート制御性が弱く、リーク電流を生じ易い領域となる。そこで領域ｃの閾値を高く設定するため、不純物濃度の高い領域を形成する必要がある。このことについては、例えばＯＫＡＮＯ等が、非特許文献２（ＩＥＤＭ２００５、７３９頁から７４２頁）において、不純物プロファイルの設定の有用性について述べている。ｂは、フィンの両側よりゲートの電界効果による制御を受ける領域である。この領域の特徴は、前述したように、基板バイアスの効果も受けるところにある。すなわち、基板バイアスを負側に加えることで、閾値を高くすることができる。よって領域ｂおよびｃについては、基板バイアスにより、リーク電流を制御でき、ＶＴを変えることができるものと考えられる。バルクウエハの場合、従来プレーナ構造の素子を、本発明構造の素子と同時に、そのまま集積できることが大きな特長となる。すなわち、ＩＣチップでは、入出力部の静電対策素子（ＥＳＤ）や、高耐圧系素子を集積する必要があり、これらには、従来構造を用いることができる。
また、従来のＳＯＩウエハの場合、薄い絶縁膜の場合と同様に、基板バイアス効果は、埋め込み酸化膜を介してフィン内部のポテンシャルに影響を及ぼす。そのため、有効なポテンシャル制御を行うには、基板に大きな電圧を加えることが必要になる。一方、厚い埋め込み酸化膜を、フィンの加工時のエッチング加工のストッパ層として用いることができるため、素子形成工程は容易なものになる。また、基板部が埋め込み酸化膜により活性領域と分離されているため、拡散層電極（ソース−ドレイン）間や、拡散層−基板間の、不要なリーク電流を省くことができる。そのため、電荷リークを抑える必要のあるＤＲＡＭセルに用いた場合、電荷保持特性を向上させる上で、大きな有効性を得ることができる。
以下、本発明の製造工程を述べることで、発明構造を詳細に示す。図５は、本発明によるＭＯＳＴの製法であり、図２Ａに示す構造の製造工程を示すものである。フィンとゲート電極は図１（ｂ）に示したように、直交する向きに配置される。そこで、図５においては、左側に、図１（ｂ）で示したＡ−Ａ断面構造を、また、右側にゲートを含むＢ−Ｂ断面構造を示す。ここでは、５０ｎｍの厚さを持つ単結晶シリコン層１２０を１０ｎｍの酸化膜９５０上に形成したＳＯＩウエハを用いて、Ｎ型ＭＯＳＴを形成する例を用いて説明する（図５Ａ）。一対のフィンとゲート電極との相対関係をわかり易いものとするため、Ａ−Ａ，Ｂ−Ｂ断面を用いた。まず、既知のＳＴＩ（shallow trench isolation）技術を適用することで、素子分離領域９００を得る。尚、ＳＴＩ形成前に、チャネル下となる領域にイオン打ち込み法を用いて、ボロンを１００ｋｅＶ，５ｘ１０１３ｃｍ−２のドーズ量で打ち込み、絶縁膜９５０下にウエル１６０を形成する。このドーズ量は、今回のＶＴ設定のため、用いたものである。即ち、絶縁膜９５０が十分に薄い場合には、このウエルの不純物が空乏化することで生じる電荷により、チャネルに電界効果を及ぼすことができるため、その濃度によって、ＶＴを変えることができる。次に熱酸化によりパッド酸化膜（図中省略）を形成後、シリコン窒化膜９０５を堆積する。フィンパターンを、ホトリソグラフィ法を用いてパターニングし、支持基板１００までエッチングを行なった後、シリコン酸化膜９００を堆積し、周知のＣＭＰ法により窒化膜９０５レベルまで平坦化する（図５Ｂ）。次に、ウエットエッチングによりシリコン窒化膜９０５を除去し（図５Ｃ）、ＣＶＤ法によりシリコン窒化膜を２０ｎｍ堆積し、異方性ドライエッチングを行うことで、窒化膜スペーサ９０６を形成する（図５Ｄ）。さらに、絶縁膜９００および窒化膜スペーサ９０６をマスクにシリコンをドライエッチングすることで、２０ｎｍ幅の活性領域１２０を得る（（図５Ｅ）。次に、ＣＶＤ法により、シリコン窒化膜を堆積後、エッチバックすることで、シリコンに形成した溝に窒化膜９１０を詰め込む。このとき、エッチバックに代えて、ＣＭＰを用いることもできる（図５Ｆ）。さらに、窒化膜９１０およびスペーサ９０６をマスクに酸化膜９００を絶縁膜９５０のレベルまでエッチバックし（図５Ｇ）、露出した活性領域表面にゲート絶縁膜（図中省略）を形成し、ゲート電極４００を形成する（図５Ｈ）。また、ゲート電極４００をマスクに不純物をフィン１２０に導入することで、ソース２００、ドレイン３００拡散層を形成する。図５（Ｈ）は、平行したフィンの間の断面を取っているため、拡散層２００、３００が、ゲート４００より離れた位置に形成されて見えている。以下、拡散層電極およびゲート電極に抵抗低減のため、シリコンの選択成長技術を用いてフィンを拡大することや、これら電極のシリサイド化を行うことなどは、これまで多くの報告がなされてきたのと同様に、本発明構造においても適用することができる。また、層間絶縁膜を堆積し金属配線層を形成するＢＥＯＬプロセスは、従来と同じものを用いることができるため、ここでは説明を省略する。金属配線（６００）を行った様子を図５Ｉに示す。以上の製造工程によって、フィン下部に薄い（１０ｎｍ）絶縁膜を持つ、基板バイアスによりＶＴを制御できるデバイス構造を得る。
本実施例で述べた微細な活性領域の形成工程は、非特許文献３に見られるように、サイドウォールプロセスにより、リソグラフィの最小解像寸法以下のパターンを形成するものである。すなわち、最小パターンで配置されたフィンのなかに分離層９１０を持った１対のフィンを形成することができる。この場合、２つのフィンをもつ場合に比べ、フィン間が絶縁層で埋められているため、ゲートの負荷容量を小さくできる特徴がある。
なお、図２Ｂに示す構造を作る場合には、ゲート４００をフィン（１２０および９１０）上で分離することで製造可能である。また、図２Ｃに示す構造を作る場合には、９５０の部分を詰め込むことなくゲート電極４００を形成することで製造可能である。
図６は、バルク基板上に形成されたＦｉｎＦＥＴと、その製法の概略である。図５に示した製造工程ＡからＩの各工程に対応して、図６のＡからＩを行うことから、同様な製造工程により、形成できることがわかる。但し、ＢおよびＥの工程において溝を形成する際、ＳＯＩ基板では絶縁層９５０があるため、溝深さを容易に制御できたが、バルクの場合、深さを揃えるようにエッチングする必要がある。また、Ｇのエッチバックする場合も、酸化膜９００の上面位置を、フィンに揃える必要があり、プロセス制御上の課題となる。一方、バルク基板を用いた場合、ＳＯＩ構造の上記ＦｉｎＦＥＴよりも安価な特長がある。
以上の実施例になるＭＯＳＴあるいはキャパシタは高密度なので、論理ＬＳＩならびにＳＲＡＭあるいはＤＲＡＭ用の構成部品として使うことができる。特に、メモリチップ内の周辺論理回路用ＭＯＳＴとメモリセル用ＭＯＳＴなどが、ほぼ同じ構造であれば低コストになる。メモリセルに特別な部品が不要になるからである。以下では、これまで述べた構造をダイナミックメモリ（ＤＲＡＭ）セルに応用することで、新たな効果が得られることを明らかにする。即ち、（１）最小加工寸法に比べほぼ半分の寸法となる活性領域を持ったセルを形成できることから高い集積性が得られること、（２）該活性領域を用いて容量素子を形成することで、大きな容量を得られることを示す。
図７に、ＤＲＡＭセル一個の等価回路図を示した。トランジスタとキャパシタは、図２のＡからＣに示した構造を使うことが出来る。セルは選択用ワード線ＷＬとデータの出し入れするビット線ＢＬ、ならびキャパシタＣから成っている。またＰＬはキャパシタ電極である。互いに対向する一対のメモリセルの平面配置を図８に示した。図８Ａは、最終的に形成される主要層を重ねたものであり、ＷＬ１、ＷＬ２はワード線、ＢＬはビット線、ＢＣはビット線と選択用ＭＯＳＴ（Ｍ）とのコンタクト、またＰＬはキャパシタ電極である。ＦＮは活性領域（フィン）を示している。後述するように、この一対のセルを上下ならびに左右に回転させればメモリセルアレーが形成される。破線ＣＢで囲った領域が１個のセルに対応している。また、活性領域（ＦＮ）パターンは、ホトマスク層としては本来存在しない図形である。即ち、ＦＮパターンは、実際には、図８Ｂに示したリソグラフィの最小加工寸法（Ｆ）幅のＦＮパターンを用いて形成したものである。前述したサイドウォールプロセスを用いることで、図８Ｃ中ＦＮで示した、２つのフィンを形成する。図８Ｃのフィンパターンのなかで、セル間の不要な領域を除去し、残った活性領域が図８Ａに示したＦＮのパターンになる。このフィンを用いて、ゲート電極ＷＬでトランジスタと、プレート電極ＰＬによる容量素子が形成されることから、図７の等価回路で示した、いわゆる“１Ｔ１Ｃ”型のＤＲＡＭセルが構成される。
図９は、電荷保持特性に優れる従来のＳＯＩウエハを用いてＤＲＡＭセルを形成した場合の断面構造で、ＭＯＳＴのゲート電極（ワード線ＷＬ）と容量素子のプレート電極（ＰＬ）を、同層のマスクを用いて形成した例である。同層を用いていることから、プロセス工程としては新たな加工マスクおよび加工工程が必要なく、通常のＣＭＯＳプロセスを行うことで、同時にＤＲＡＭセルを得ることができる特徴がある。ＭＯＳＴには図２Ｃ、キャパシタには図２Ａを用いている。平面レイアウトを示した図８ＡのＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ素子断面構造を用いて、以下にその製造工程を示す。
図９Ａ及びＢは、比較的厚い１００ｎｍ埋め込み酸化膜上の単結晶シリコンを用いて、サイドウォールプロセスを用いて、１対のフィンを形成するところを示している。この場合、埋め込み酸化膜により、素子分離酸化膜を兼用させることができる特徴がある。但し、前述したようにＶＢＢによるＶＴ制御には、比較的大きな電圧を印加する必要がある。
一対のフィンを形成した後、フィンの間に分離層９１０を形成する（図９Ｃ）。次に、ＷＬ部の分離膜９１０を残して、ＰＬ部の分離膜９１０を除去する（図９Ｄ）。さらに、フィンを活性領域として、その表面に絶縁膜を形成後、ゲート電極（ワード線４００）プレート電極（４５０）を形成する（図９Ｅ）。その後、層間絶縁膜９２０を堆積し、金属配線６００を用いてビット線（ＢＬ，６００）を形成する（図９Ｆ）。これにより、本発明素子を用いたＤＲＡＭセルを得ることができる。
図１０は、トランジスタのゲート電極（ワード線ＷＬ）と容量素子のプレート電極（ＰＬ）に、別層を用いてメモリセルを形成するもので、Ｎ型ＭＯＳＴの例を示している。図１０Ｃでゲート電極４００を形成後、高濃度に不純物をドーピングし、容量を大きくするため容量部のフィンの間に形成した分離層９１０を除去した後（図１０Ｄ）、容量素子を形成している（図１０Ｅ）。この場合は、ゲート電極をイオン打ち込みに対するマスクにすることができる。そのため、容量素子の下部電極となるフィン部に、不純物を高濃度にドーピングすることで金属電極化することができる。そのため、この電極を用いた容量素子では、上部電極電位（Ｖｄｄ／２）に対して、２値の記憶情報に対応したＶｄｄあるいは０Ｖを加えて動作させる、いわゆる「１／２Ｖｄｄ」プレート電極動作できる特長がある。また、この工程では、容量素子の容量絶縁膜も、ゲート電極のゲート絶縁膜とは別層で形成することになる。そのため高容量を得られる誘電率の高いＳｉＮ，ＴａＯ，ＴｉＯ，ＺｒＯ，ＨｆＯなどの絶縁材料を用いることができる。また、この構造の上に、容量素子を積み上げて形成することができるため、容量素子形成に大きな自由度が得られる特長がある。たとえば図１０Ｄの後、ビット線（ＢＬ）を形成し、層間絶縁膜により平坦化した後、各々のフィンにコンタクトを開口し、容量素子の下部電極となる層を積層させる。この下部電極上に容量絶縁膜および上部（プレート）電極を形成することで大きな容量素子を形成することができる。この工程は、ＣＯＢ（Capacitor On Bit line）として知られるものである。これらの技術は、本発明構造に適用できることは明らかである。
図９および図１０では、従来ＳＯＩ基板を用いて本発明構造を用いたＤＲＡＭを形成した例を示した。図１１に鳥瞰図で示すように、薄い絶縁膜上に形成したＳＯＩウエハでも、同様にＤＲＡＭセルを形成することができる。即ち、図５で説明した素子製造工程で、図９と同様に、ゲート電極（ＷＬ）と容量素子のプレート電極（ＰＬ）を同時に形成したものである。最小加工寸法を示すＦのなかに、２本のフィンを形成している。容量素子のプレートの長さ２Ｆで設計した例を示している。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
１００： シリコン基板
１２０，ＦＮ： シリコンフィン
１６０： ウエル
２００，３００： 拡散層電極
４００，４１０，ＦＧ： ゲート電極
４５０： プレート電極
６００： 金属配線層
９００，９０５，９０６，９０７，９０８，９１０，９５０，ＦＯＸ，ＢＯＸ，ＰＴ： 絶縁膜
１２０，ＦＮ： シリコンフィン
１６０： ウエル
２００，３００： 拡散層電極
４００，４１０，ＦＧ： ゲート電極
４５０： プレート電極
６００： 金属配線層
９００，９０５，９０６，９０７，９０８，９１０，９５０，ＦＯＸ，ＢＯＸ，ＰＴ： 絶縁膜
Claims (8)
- シリコン基板上に形成されたシリコンの第１のフィンと前記第１のフィンの少なくとも側面に絶縁膜を介して形成されたゲート電極とを有するＭＯＳトランジスタを具備し、
前記ＭＯＳトランジスタのチャンネル幅は、前記第１のフィンの高さ方向で決まるように前記第１のフィンの側面に形成され、
前記シリコン基板に平行な第１方向の前記第１のフィンの幅は、最下層の金属配線層の配線ピッチの半分より小さいことを特長とする半導体装置。 - 前記シリコン基板上に形成された第２のフィン及び前記第２のフィンの少なくとも側面に絶縁膜を介して設けられた電極を有するＭＯＳキャパシタを更に具備し、
前記第１方向の前記第２のフィンの幅は、前記最下層の金属配線層の配線ピッチの半分より小さいことを特長とする請求項１の半導体装置。 - 前記ＭＯＳトランジスタと前記ＭＯＳキャパシタで１個のダイナミック形メモリセルを構成したことを特長とする請求項２の半導体装置。
- シリコン基板上に形成されたＭＯＳトランジスタと、
前記シリコン基板上に形成されたシリコンのフィン及び前記フィンの少なくとも側面に絶縁膜を介して設けられた電極を有するＭＯＳキャパシタとを具備し、
前記フィンの高さは、その幅よりも大きいことを特長とする半導体装置。 - 前記ＭＯＳトランジスタは、完全空乏層型ＭＯＳトランジスタであることを特長とする請求項１から４までのいずれか１つの半導体装置。
- シリコン基板上に形成されたシリコンのフィンと前記フィンの少なくとも側面に絶縁膜を介して設けられたゲート電極とを有するＭＯＳトランジスタを具備し、
前記ＭＯＳトランジスタのチャンネル幅は、前記フィンの高さ方向で決まるように前記フィンの側面に形成され、
前記ＭＯＳトランジスタは、完全空乏層型ＭＯＳトランジスタであり、前記フィンの底部と該基板間に絶縁物が存在することを特長とする半導体装置。 - 前記シリコン基板に電圧を印加し、該電圧を変えることによって前記ＭＯＳトランジスタの閾値電圧を変えることを特長とする請求項６の半導体装置。
- 前記ＭＯＳトランジスタのチャンネル長は、２０ｎｍ程度以下であることを特長とする請求項１から７までのいずれか一つの半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009158360A JP2011014753A (ja) | 2009-07-03 | 2009-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009158360A JP2011014753A (ja) | 2009-07-03 | 2009-07-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011014753A true JP2011014753A (ja) | 2011-01-20 |
Family
ID=43593354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009158360A Pending JP2011014753A (ja) | 2009-07-03 | 2009-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011014753A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216802A (ja) * | 2011-03-25 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 電界効果トランジスタおよびそれを用いたメモリおよび半導体回路 |
| KR20130073829A (ko) * | 2011-12-23 | 2013-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자, 반도체 소자의 제작 방법 및 반도체 소자를 이용한 반도체 장치 |
| WO2014051760A1 (en) * | 2012-09-28 | 2014-04-03 | Intel Corporation | Extended drain non-planar mosfets for electrostatic discharge (esd) protection |
| US8841185B2 (en) | 2012-08-13 | 2014-09-23 | International Business Machines Corporation | High density bulk fin capacitor |
| US9184053B2 (en) | 2012-01-10 | 2015-11-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9373678B2 (en) | 2014-06-17 | 2016-06-21 | Globalfoundries Inc. | Non-planar capacitors with finely tuned capacitance values and methods of forming the non-planar capacitors |
| WO2020189408A1 (ja) * | 2019-03-15 | 2020-09-24 | 株式会社ソシオネクスト | 半導体集積回路装置 |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168069A (ja) * | 1997-04-04 | 1999-03-09 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP2005294789A (ja) * | 2004-03-10 | 2005-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006128494A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
-
2009
- 2009-07-03 JP JP2009158360A patent/JP2011014753A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168069A (ja) * | 1997-04-04 | 1999-03-09 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP2005294789A (ja) * | 2004-03-10 | 2005-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006128494A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216802A (ja) * | 2011-03-25 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 電界効果トランジスタおよびそれを用いたメモリおよび半導体回路 |
| US9859443B2 (en) | 2011-03-25 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Field-effect transistor, and memory and semiconductor circuit including the same |
| US9548395B2 (en) | 2011-03-25 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Field-effect transistor including oxide semiconductor, and memory and semiconductor circuit including the same |
| US9236428B2 (en) | 2011-12-23 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element |
| US8860021B2 (en) | 2011-12-23 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element |
| KR102102718B1 (ko) * | 2011-12-23 | 2020-04-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자, 반도체 소자의 제작 방법 및 반도체 소자를 이용한 반도체 장치 |
| KR20130073829A (ko) * | 2011-12-23 | 2013-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자, 반도체 소자의 제작 방법 및 반도체 소자를 이용한 반도체 장치 |
| JP2013232689A (ja) * | 2011-12-23 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 半導体素子 |
| US9184053B2 (en) | 2012-01-10 | 2015-11-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8841185B2 (en) | 2012-08-13 | 2014-09-23 | International Business Machines Corporation | High density bulk fin capacitor |
| US9502883B2 (en) | 2012-09-28 | 2016-11-22 | Intel Corporation | Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection |
| WO2014051760A1 (en) * | 2012-09-28 | 2014-04-03 | Intel Corporation | Extended drain non-planar mosfets for electrostatic discharge (esd) protection |
| US10103542B2 (en) | 2012-09-28 | 2018-10-16 | Intel Corporation | Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection |
| US9087719B2 (en) | 2012-09-28 | 2015-07-21 | Intel Corporation | Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection |
| US9373678B2 (en) | 2014-06-17 | 2016-06-21 | Globalfoundries Inc. | Non-planar capacitors with finely tuned capacitance values and methods of forming the non-planar capacitors |
| WO2020189408A1 (ja) * | 2019-03-15 | 2020-09-24 | 株式会社ソシオネクスト | 半導体集積回路装置 |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622051B2 (en) | Memory cell and methods thereof | |
| JP3898715B2 (ja) | 半導体装置およびその製造方法 | |
| US8124976B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7271052B1 (en) | Long retention time single transistor vertical memory gain cell | |
| US7566620B2 (en) | DRAM including a vertical surround gate transistor | |
| US7151024B1 (en) | Long retention time single transistor vertical memory gain cell | |
| TWI427776B (zh) | 關於具有一浮動主體之記憶體單元的方法，裝置及系統 | |
| JP2011014753A (ja) | 半導体装置 | |
| CN111223863B (zh) | 动态随机存取存储器结构 | |
| JP2007194259A (ja) | 半導体装置及びその製造方法 | |
| US20100207180A1 (en) | High-performance one-transistor floating-body dram cell device | |
| US8946821B2 (en) | SRAM integrated circuits and methods for their fabrication | |
| JP4429798B2 (ja) | フィン型チャネルｆｅｔを用いたシステムｌｓｉ及びその製造方法 | |
| US20190198676A1 (en) | Semiconductor structure and method for preparing the same | |
| JPH11238860A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20180130804A1 (en) | Vertical Thyristor Cell and Memory Array with Silicon Germanium Base Regions | |
| TW202247421A (zh) | 具有記憶元件的半導體裝置 | |
| TW202303930A (zh) | 具有記憶元件的半導體裝置 | |
| US7332418B1 (en) | High-density single transistor vertical memory gain cell | |
| US7781283B2 (en) | Split-gate DRAM with MuGFET, design structure, and method of manufacture | |
| US8659079B2 (en) | Transistor device and method for manufacturing the same | |
| JP2008071861A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4058403B2 (ja) | 半導体装置 | |
| JP2014096479A (ja) | 半導体装置およびその製造方法 | |
| US10147802B2 (en) | FINFET circuit structures with vertically spaced transistors and fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |