JP2009016615A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009016615A JP2009016615A JP2007177598A JP2007177598A JP2009016615A JP 2009016615 A JP2009016615 A JP 2009016615A JP 2007177598 A JP2007177598 A JP 2007177598A JP 2007177598 A JP2007177598 A JP 2007177598A JP 2009016615 A JP2009016615 A JP 2009016615A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- element isolation
- film
- cell
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 76
- 238000003860 storage Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 102100025292 Stress-induced-phosphoprotein 1 Human genes 0.000 abstract description 22
- 101710140918 Stress-induced-phosphoprotein 1 Proteins 0.000 abstract description 22
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 abstract description 21
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 abstract description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 22
- 230000005684 electric field Effects 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100311260 Caenorhabditis elegans sti-1 gene Proteins 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体記憶装置は、基板面から突出する凸部18が形成され、この凸部18の上端部は湾曲し、凸部18の根元は第1の幅W1を有する半導体基板11と、凸部18の根元の基板面上に形成され、凸部18の上面Dよりも低い上面Cを有し、第2の幅W2を有する第1の素子分離絶縁膜STI1と、凸部18内に形成され、第1及び第2の幅よりも狭い第3の幅W3を有する第2の素子分離絶縁膜STI2と、電荷蓄積層26を含むゲート絶縁膜40と、ゲート絶縁膜上に形成されたゲート電極28とを具備し、第1の素子分離絶縁膜STI1の上面の上方においてゲート電極28とゲート絶縁膜40とが接する第1の部分Aの高さは、第2の素子分離絶縁膜STI2の上面の上方においてゲート電極28とゲート絶縁膜とが接する第2の部分Bの高さより低い。
【選択図】図1
Description
図1は、本発明の一実施形態に係るフラッシュメモリのメモリセルの断面図を示す。以下に、半導体記憶装置としてMONOS型フラッシュメモリを例に挙げて、メモリセルの構造について説明する。但し、本実施形態は、MONOS型に限定されず、フローティングゲート型にも適用することが可能である。また、本実施形態は、NAND型フラッシュメモリ、NOR型フラッシュメモリ等に適用可能である。
図2から図19(a)及び(b)は、本発明の一実施形態に係るフラッシュメモリのメモリセルの製造工程の断面図を示す。ここで、図2から図16、図17(a)、図18(a)及び図19(a)は、WL方向(アクティブエリアAAに垂直な方向)の断面であり、図17(b)、図18(b)及び図19(b)は、BL方向(WL方向に垂直な方向)の断面である。以下に、メモリセルの製造方法について説明するとともに、適宜、周辺回路部等の製造方法も説明する。
図20は、本実施形態の湾曲型セルと従来の湾曲型セル及び平面型セルについて、アクティブエリア幅に対するチャネルの有効幅の比較図を示す。ここでは、アクティブエリアAAのハーフピッチ(AA−H.P.)を23nm、トンネル絶縁膜(SiO2)の膜厚を4nm、電荷蓄積層(SiN)の膜厚を6nm、ブロック絶縁膜(Al2O3)の膜厚を10nmとする。尚、チャネル幅は図1のX、アクティブエリアAAの幅は図1のW4に対応する。
図21は、本実施形態の湾曲型セルと従来の湾曲型セル及び平面型セルについて、アクティブエリア幅に対する電荷蓄積層の有効幅の比較図を示す。本図では、図20と同様の膜構成のセルを用いる。尚、電荷蓄積層の幅は図1のY、アクティブエリアAAの幅は図1のW4に対応する。
図22は、本実施形態の湾曲型セルと従来の湾曲型セル及び平面型セルについて、データ書き込み時にコントロールゲート電極に正の電圧を印加した場合のトンネル絶縁膜、電荷蓄積層、ブロック絶縁膜の相対的な電位分布の比較図を示す。ここでは、トンネル絶縁膜としてSiO2膜、電荷蓄積層としてSiN膜、ブロック絶縁膜としてAl2O3膜を用いている。本実施形態の湾曲型セルの曲率は0.75、従来の湾曲型セルの曲率は0.375である。
本実施形態によれば、ハーフピッチよりも広い幅W2を有する第1の素子分離絶縁膜STI1とハーフピッチよりも狭い幅W3を有する第2の素子分離絶縁膜STI2とを交互に配置し、第1の素子分離絶縁膜STI1の上面を第2の素子分離絶縁膜STI2の上面より低くし、第2の素子分離絶縁膜STI2から第1の素子分離絶縁膜STI1に向かってチャネル部を湾曲させている。
Claims (5)
- 基板面から突出する凸部が形成され、前記凸部の上端部は湾曲し、前記凸部の根元は第1の幅を有する半導体基板と、
前記凸部の前記根元の前記基板面上に形成され、前記凸部の上面よりも低い上面を有し、第2の幅を有する第1の素子分離絶縁膜と、
前記凸部内に形成され、前記第1及び第2の幅よりも狭い第3の幅を有する第2の素子分離絶縁膜と、
前記凸部及び前記第1の素子分離絶縁膜上に形成され、電荷蓄積層を含むゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と
を具備し、
前記第1の素子分離絶縁膜の前記上面の上方において前記ゲート電極と前記ゲート絶縁膜とが接する第1の部分の高さは、前記第2の素子分離絶縁膜の上面の上方において前記ゲート電極と前記ゲート絶縁膜とが接する第2の部分の高さより低いことを特徴とする半導体記憶装置。 - 前記ゲート絶縁膜は、前記電荷蓄積層と前記電荷蓄積層を挟む酸化膜とを含むことを特徴とする請求項1に記載の半導体記憶装置。
- 前記ゲート絶縁膜は、Si窒化膜で形成された前記電荷蓄積層と前記電荷蓄積層を挟むSi酸化膜及びAl酸化膜とを含むことを特徴とする請求項1に記載の半導体記憶装置。
- 前記第1の部分の前記高さは、前記凸部の前記上面よりも低いことを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。
- 前記凸部に前記第2の素子分離絶縁膜で分離された2ビットのメモリセルが形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007177598A JP2009016615A (ja) | 2007-07-05 | 2007-07-05 | 半導体記憶装置 |
US12/166,635 US7872296B2 (en) | 2007-07-05 | 2008-07-02 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007177598A JP2009016615A (ja) | 2007-07-05 | 2007-07-05 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016615A true JP2009016615A (ja) | 2009-01-22 |
Family
ID=40220764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007177598A Pending JP2009016615A (ja) | 2007-07-05 | 2007-07-05 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7872296B2 (ja) |
JP (1) | JP2009016615A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192592A (ja) * | 2009-02-17 | 2010-09-02 | Tokyo Electron Ltd | チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム |
US8482054B2 (en) | 2010-09-22 | 2013-07-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US8759901B2 (en) | 2009-08-25 | 2014-06-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device including a charge storage layer and semiconductor region in a groove |
JP2020035877A (ja) * | 2018-08-29 | 2020-03-05 | ローム株式会社 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100706815B1 (ko) * | 2006-03-09 | 2007-04-12 | 삼성전자주식회사 | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 |
JP5091504B2 (ja) | 2007-02-28 | 2012-12-05 | 株式会社東芝 | 半導体記憶装置 |
JP5304536B2 (ja) * | 2009-08-24 | 2013-10-02 | ソニー株式会社 | 半導体装置 |
US8551858B2 (en) * | 2010-02-03 | 2013-10-08 | Spansion Llc | Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory |
CN104067392B (zh) * | 2012-04-30 | 2016-10-26 | 惠普发展公司,有限责任合伙企业 | 包括小于沟道面积的活跃浮栅区面积的器件 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0888285A (ja) * | 1994-09-17 | 1996-04-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2001118939A (ja) * | 1999-10-15 | 2001-04-27 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2001189453A (ja) * | 1999-10-06 | 2001-07-10 | Lsi Logic Corp | 完全空乏、完全反転、垂直チャネル、短長及びデュアル・ゲート型cmos電界効果トランジスタ |
JP2004048004A (ja) * | 2002-07-09 | 2004-02-12 | Samsung Electronics Co Ltd | Eeprom及びその製造方法 |
JP2005243709A (ja) * | 2004-02-24 | 2005-09-08 | Toshiba Corp | 半導体装置およびその製造方法 |
US20050266638A1 (en) * | 2004-05-31 | 2005-12-01 | Cho Eun-Suk | Methods of forming non-volatile memory cells including fin structures and related devices |
US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
US20060046388A1 (en) * | 2004-08-27 | 2006-03-02 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor device and method of fabricating the same |
JP2006128494A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2006352139A (ja) * | 2005-06-18 | 2006-12-28 | Seoul National Univ Industry Foundation | 曲面構造を有するソノスメモリ素子及びその製造方法 |
JP2007036242A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electronics Co Ltd | フィン型チャンネル領域を有する不揮発性メモリ素子及びその製造方法 |
US20070141781A1 (en) * | 2005-12-20 | 2007-06-21 | Samsung Electronics Co., Ltd. | Multi-bit non-volatile memory devices and methods of fabricating the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431489B1 (ko) | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
US7205601B2 (en) * | 2005-06-09 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET split gate EEPROM structure and method of its fabrication |
KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
JP2007251132A (ja) | 2006-02-16 | 2007-09-27 | Toshiba Corp | Monos型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
-
2007
- 2007-07-05 JP JP2007177598A patent/JP2009016615A/ja active Pending
-
2008
- 2008-07-02 US US12/166,635 patent/US7872296B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0888285A (ja) * | 1994-09-17 | 1996-04-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2001189453A (ja) * | 1999-10-06 | 2001-07-10 | Lsi Logic Corp | 完全空乏、完全反転、垂直チャネル、短長及びデュアル・ゲート型cmos電界効果トランジスタ |
JP2001118939A (ja) * | 1999-10-15 | 2001-04-27 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2004048004A (ja) * | 2002-07-09 | 2004-02-12 | Samsung Electronics Co Ltd | Eeprom及びその製造方法 |
US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
JP2005243709A (ja) * | 2004-02-24 | 2005-09-08 | Toshiba Corp | 半導体装置およびその製造方法 |
US20050266638A1 (en) * | 2004-05-31 | 2005-12-01 | Cho Eun-Suk | Methods of forming non-volatile memory cells including fin structures and related devices |
US20060046388A1 (en) * | 2004-08-27 | 2006-03-02 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor device and method of fabricating the same |
JP2006128494A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2006352139A (ja) * | 2005-06-18 | 2006-12-28 | Seoul National Univ Industry Foundation | 曲面構造を有するソノスメモリ素子及びその製造方法 |
JP2007036242A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electronics Co Ltd | フィン型チャンネル領域を有する不揮発性メモリ素子及びその製造方法 |
US20070141781A1 (en) * | 2005-12-20 | 2007-06-21 | Samsung Electronics Co., Ltd. | Multi-bit non-volatile memory devices and methods of fabricating the same |
JP2007173800A (ja) * | 2005-12-20 | 2007-07-05 | Samsung Electronics Co Ltd | Nand構造のマルチビット不揮発性メモリ素子及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192592A (ja) * | 2009-02-17 | 2010-09-02 | Tokyo Electron Ltd | チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム |
US8759901B2 (en) | 2009-08-25 | 2014-06-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device including a charge storage layer and semiconductor region in a groove |
US9406811B2 (en) | 2009-08-25 | 2016-08-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device including a charge storage layer formed on first and second insulating layers |
US8482054B2 (en) | 2010-09-22 | 2013-07-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2020035877A (ja) * | 2018-08-29 | 2020-03-05 | ローム株式会社 | 半導体装置 |
JP7216502B2 (ja) | 2018-08-29 | 2023-02-01 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090008704A1 (en) | 2009-01-08 |
US7872296B2 (en) | 2011-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976729B2 (ja) | メモリセル、メモリセル構成、および製造方法 | |
JP4276510B2 (ja) | 半導体記憶装置とその製造方法 | |
KR100474176B1 (ko) | 멀티비트 메모리셀의 제조방법 | |
US7186607B2 (en) | Charge-trapping memory device and method for production | |
TWI594420B (zh) | Non-volatile memory components and methods of making the same | |
US7872296B2 (en) | Semiconductor memory device | |
US20070190724A1 (en) | Semiconductor device | |
US20050285219A1 (en) | Nonvolatile semiconductor memory and method of fabricating the same | |
JP2006286720A (ja) | 半導体装置およびその製造方法 | |
JP2003332469A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR19980053143A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
JP2009188293A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5190985B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JPH10335497A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
JP2008098519A (ja) | 不揮発性半導体メモリ | |
JP4445353B2 (ja) | 直接トンネル型半導体記憶装置の製造方法 | |
JP4834303B2 (ja) | スプリットゲート型フラッシュメモリ装置の製造方法 | |
US8994093B2 (en) | Semiconductor device with ONO film | |
JP5998512B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007335787A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
JP2000260887A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US7250652B2 (en) | Nonvolatile semiconductor memory device including an assistant gate formed in a trench | |
JP2005536039A (ja) | Nromメモリセルアレイの製造方法 | |
JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JPWO2007000808A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |