KR100706815B1 - 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 - Google Patents
전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 Download PDFInfo
- Publication number
- KR100706815B1 KR100706815B1 KR1020060022308A KR20060022308A KR100706815B1 KR 100706815 B1 KR100706815 B1 KR 100706815B1 KR 1020060022308 A KR1020060022308 A KR 1020060022308A KR 20060022308 A KR20060022308 A KR 20060022308A KR 100706815 B1 KR100706815 B1 KR 100706815B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- charge trap
- device isolation
- active region
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- 238000002955 isolation Methods 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 6
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000002159 nanocrystal Substances 0.000 claims description 4
- 239000002096 quantum dot Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000280 densification Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000005240 physical vapour deposition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 230000014759 maintenance of location Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 201000006747 infectious mononucleosis Diseases 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D17/00—Excavations; Bordering of excavations; Making embankments
- E02D17/20—Securing of slopes or inclines
- E02D17/202—Securing of slopes or inclines with flexible securing means
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
- A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
- A01G9/022—Pots for vertical horticulture
- A01G9/025—Containers and elements for greening walls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
- Y02P60/20—Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mining & Mineral Resources (AREA)
- Environmental Sciences (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Paleontology (AREA)
- Civil Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 데이터 유지 능력이 향상된 전하 트랩막을 가진 비 휘발성 메모리 소자 및 이에 대한 제조 방법을 제공하기 위한 것이다. 이를 위하여 본 발명은 반도체 기판 상에 돌출 형태로 형성된 활성 영역, 활성 영역 사이에 형성된 트렌치 소자 분리 영역을 매립하며 그 상부면이 활성 영역의 상부면 대비 낮아 활성 영역의 상부면과 측면 일부를 노출하도록 형성된 트렌치 소자 분리막, 활성 영역의 상부와 노출된 측면부 상에 형성된 터널 절연막과 터널 절연막 상에 형성되고 상기 소자 분리막 상부 영역까지 연장되며 소자 분리막 상부에서 분리된 전하 트랩막 패턴으로 구성된 전하 트랩막을 가진 비 휘발성 메모리 소자와 이에 대한 제조 방법을 제공한다.
비 휘발성 메모리 소자, 트렌치 소자 분리막, 활성 영역, 전하 트랩막 패턴
Description
도 1은 종래의 확장된 활성 영역을 가진 SONOS형 비 휘발성 메모리 소자를 설명하기 위한 도면이다.
도 2 내지 도 7은 본 발명의 실시 예에 따라 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 반도체 기판 120: 트렌치 소자 분리막
130: 터널 절연막 140: 전하 트랩막 패턴
150: 마스크 절연막 160: 블락킹 절연막
170: 게이트 전극
본 발명은 비 휘발성 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 전하 트랩막 패턴을 가지고 있는 비 휘발성 메모리 소자 및 그 제조 방법에 관한 것 이다.
비 휘발성 메모리 소자는 전원이 공급되지 않는 상황에서도 저장되어 있는 데이터를 유지하며, 페이지 단위 또는 다중 비트 단위의 프로그램 동작, 블록 단위 또는 섹터 단위의 소거 동작이 가능하므로, 동작 속도 측면에서 우수한 특성을 가진다. 이로 인해 비 휘발성 메모리 소자들은 디지털 휴대 통신 기기, 디지털 카메라, 랜 스위치, 노트북 컴퓨터의 PC 카드 등의 다양한 장치들에 사용되고 있다.
비 휘발성 메모리 소자는 기억 저장층의 종류에 따라 부유 게이트(floating gate)형과 전하 트랩(charge trap)형으로 구분되며, 부유 게이트형은 부유 게이트에 전하를 축적하고 전하 트랩형은 전하를 실리콘 질화막과 같은 유전막에 존재하는 트랩에 전하를 축적한다. 부유 게이트형은 셀 사이즈 줄이는 데 한계를 가지며 프로그램 및 소거를 동작을 수행하기 위하여 높은 전압이 요구되는 문제점을 가지고 있다. 반면, 전하 트랩형은 낮은 전압에서의 동작이 가능하므로 고집적화에 유리하다.
전하 트랩형 메모리 소자는 기판 상에 산화막, 질화막, 산화막 및 실리콘이 차례로 적층된 소노스형(SONOS:Silicon/Oxide/Nitride/Oxide/Silicon), 기판 상에 산화막, 질화막, 산화막 및 금속이 차례로 적층된 모노스형(MONOS :Metal/Oxide/Nitride/Oxide/Silicon), 기판 상에 산화막, 질화막, 알루미늄산화막 및 금속이 차례로 적층된 마노스형 (MANOS:Metal/AlO/Nitride/Oxide/Silicon) 등의 구조를 가질 수 있다. 즉, 기판과 게이트 전극 사이에 전하 저장층 역할을 하는 유전막을 갖는다.
전하 트랩형 메모리 소자의 고집적화를 위해서는 소자 간 격리, 활성 영역 면적 제한 및 데이터 유지 특성 관련 문제들이 해결되어야 한다.
도 1은 집적도 증가로 인한 활성 영역 제한 문제를 해결하기 위해 제안된 확장된 활성 영역을 가진 SONOS형 비 휘발성 메모리 소자를 게이트 방향으로 자른 단면도이다. 도 1을 참조하면 확장된 활성 영역을 가진 SONOS형 비 휘발성 메모리 소자는 반도체 기판(10)의 표면에 비하여 오목하게 형성된 트렌치 소자 분리막(15)을 포함하고 있어 반도체 기판의 상부면과 함께 소자 분리막 상부면 위쪽으로 드러난 반도체 기판 측면까지 활성 영역이 확장된다. 터널 절연막(20), 전하 트랩막(30), 충전 전하의 손실을 막기 위한 블락킹 절연막(40) 및 게이트 전극(50)이 확장된 활성영역과 소자분리막(15) 상부에 형성된다. 그러나 기술한 활성 영역이 확장된 비 휘발성 메모리 소자도 집적도 증가를 위해서 셀간의 거리가 축소되는 경우 트랩 된 전하들이 셀과 셀 사이를 이동하면서 저장된 정보가 변형되는 한계를 가지고 있다. 특히, 소자 분리막(15) 위쪽으로 드러나 반도체 기판의 측면 부분에도 터널 절연막, 전하 트랩막 및 블락킹 절연막이 형성되기 때문에, 인접 셀간의 거리가 더욱더 감소한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 데이터 유지 능력이 향상된 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 일 실시 예에 따른 비 휘발성 메모리 소자는: 소자 분리막들 사이에서 상기 소자 분리막들 상부면으로부터 돌출한 기판의 활성 영역; 상기 활성 영역의 상부와 측면상에 형성된 터널 절연막; 상기 터널 절연막 상에 형성된 전하 트랩막 패턴; 상기 전하 트랩막 패턴 상에 형성된 블락킹 절연막; 및 상기 블락킹 절연막 상에 형성된 게이트 전극을 포함할 수 있는 데, 인접한 활성영역들 상의 전하 트랩막 패턴들은 서로 분리된다.
상기 터널 절연막은 열 산화막, CVD 산화막 또는 ALD 산화막일 수 있다. 상기 전하 트랩막은 고유전막(high-k dielectric layer), 나노 크리스탈 또는 퀀텀 닷일 수 있다. 상기 고 유전막은 실리콘 질화막(SiN), 알루미늄 산화막(AlO), 하프늄 산화막(HfO), 하프늄-알루미늄 산화막(HfAlO) 또는 하프늄-실리콘 산화막(HfSiO)일 수 있다. 상기 블락킹 절연막은 실리콘 산화막(SiO), 실리콘 질화막(SiN), 알루미늄 산화막(AlO), 하프늄 산화막(HfO), 하프늄-알루미늄 산화막(HfAlO) 또는 하프늄-실리콘 산화막(HfSiO)일 수 있다. 상기 게이트 전극은 탄탈륨 질화막(TaN), 타이타늄 질화막(TiN), 텅스텐 질화막(WN), 텅스텐(W), 하프늄 질화막(HfN), 텅스텐 실리사이드(WSi) 또는 코발트 실리사이드(CoSi)일 수 있다.
종래의 전하 트랩막을 가진 비 휘발성 메모리 소자는 다수의 셀에 대응되는 전하 트랩막이 연결되어 있어 포획된 전하들이 셀과 셀 사이를 자유롭게 이동하면서 저장된 정보가 변형되는 문제가 있다. 특히 이러한 문제는 집적도가 증가하여 활성 영역과 비 활성 영역의 피치(Pitch)가 감소하는 경우 더욱 심각하게 된다. 그러나 본 발명에 따른 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자의 경우 게이 트 방향으로 셀 단위로 전하 트랩막 패턴이 분리되어 있어 트랩 된 전하들의 셀간 이동이 억제되어 비 휘발성 메모리 소자의 특성, 예를 들어 데이터 유지 능력이 향상될 수 있다.
본 발명의 일 실시 예에 따른 비 휘발성 메모리 소자 제조 방법은: 기판에 소자 분리막들 및 상기 소자 분리막들 상부면으로부터 돌출한 활성 영역을 형성하는 단계; 상기 활성 영역의 상부면 및 측면 상에 터널 절연막을 형성하는 단계; 상기 활성영역 및 소자 분리막 상에 전하 트랩막을 형성하는 단계; 상기 소자 분리막 상의 전하 트랩막을 제거하여 인접한 활성 영역들 사이에서 서로 분리된 전하 트랩막 패턴을 형성하는 단계; 및 상기 전하 트랩막 패턴 상에 블락킹 절연막 및 게이트 전극을 형성하는 단계를 포함할 수 있다.
상기 소자 분리막 상의 전하 트랩막을 제거하여 인접한 활성 영역들 사이에서 서로 분리된 전하 트랩막 패턴을 형성하는 단계는: 상기 소자 분리막 상부에서보다 상기 활성 영역의 상부에서 더 두꺼운 마스크막을 형성하는 단계; 상기 마스크에 대해 전면 식각을 수행하여 상기 소자 분리막 상부의 마스크막을 제거하여 상기 전하 트랩막의 일부를 노출시키는 단계; 및 상기 노출된 전하 트랩막을 식각하는 것을 포함할 수 있다.
상기 활성 영역의 상부면 대비 낮은 상부면을 가지는 소자 분리막은 상기 트렌치 소자 분리 영역에 상기 반도체 기판의 표면과 실질적으로 나란한 트렌치 소자분리막을 형성한 후 상기 소자분리막이 소정 두께가 남도록 식각하여 형성할 수 있다. 상기 소자 분리막을 식각하는 단계는 습식 식각 공정에 의해 수행될 수 있다.
본 발명에서는 터널 절연막 상부에 형성되는 전하 트랩막을 트렌치 소자 분리막 상부에서 게이트 방향으로 분리하는 공정을 수행함으로써 트랩 된 전하들의 셀간 이동이 억제하여 비 휘발성 메모리 소자의 특성, 예를 들어 데이터 유지 능력을 향상 시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2 내지 도 7은 본 발명의 실시 예에 따라 전하 트랩막을 가진 비 휘발성 메모리 소자를 제조하는 방법을 설명하기 위하여, 게이트 방향으로 자른 단면도들이다.
먼저, 도 2를 참조하면, 반도체 기판(110)을 준비하여, 필요한 경우 이온 주입으로 웰(미도시)을 형성한다. 반도체 기판(110) 상에 활성 영역과 비 활성영역을 정의하는 소자 분리막(120)을 형성한다. 소자 분리막(120)은 비활성영역에 형성되는 것으로, 반도체 기판(110)의 표면과 실질적으로 나란하게 형성된다.
이러한 소자 분리막(120)을 형성하는 방법을 간략히 설명을 한다. 예를 들어, 반도체 기판(110)에 산화막 및 질화막을 형성한 다음, 이들을 패터닝하여 트렌치를 형성할 부위에 개구부를 만든다. 패터닝 된 산화막과 질화막을 마스크로 사용하여 반도체 기판(110)에 0.2um~1.0um 깊이의 트렌치 소자 분리 영역(115)을 형성한다. 트렌치 소자 분리 영역(115) 내부에 절연 물질을 매립한다. 예컨대, 트렌치 소자 분리 영역(115)의 내벽 상에 산화막 라이너 및/또는 질화막 라이너를 형성한 다음, 그 위로 중온 산화막(Middle Temperature Oxide: MTO)을 형성하고, 나머지 부분은 갭 필링 성능이 양호한 물질, 예컨대 USG(Undoped Silicate Glass) 또는 HDP-CVD(High Density Plasma-CVD)법을 이용하여 형성한 산화막으로 매립한다. 이러한 결과물의 상면을 CMP(Chemical Mechanical Polishing) 또는 에치 백의 방법으로 평탄화한다. 이때에 패터닝된 질화막이 CMP 공정의 스토퍼(Stopper) 또는 에치백의 스토퍼로 작용한다. 마지막으로, 반도체 기판(110) 위에 남아 있는 패터닝된 산화막과 질화막을 제거하면, 반도체 기판(110)의 표면보다 약간 높거나 거의 단차가 없이 나란한 초기 소자 분리막(120)이 형성된다. 상기 초기 소자 분리막(120)을 형성한 후 후속의 습식 식각에 대한 내성을 확보하기 위하여 치밀화를 위한 열처리 공정을 추가로 진행 할 수 있다.
도 3을 참조하면, 상기 초기 소자 분리막(120)에 대한 식각 공정을 진행하여 기판의 측면을 노출하는 소자 분리막(120a)을 형성한다. 이로써, 기판의 상부면 뿐만 아니라 측면도 활성 영역(110a)으로 사용된다. 즉, 활성 영역(110a)은 소자 분리막(120a)의 상부면 위쪽으로 돌출하며 상부면 및 측면을 구비한다. 여기서, 초기 소자 분리막(120)에 대한 식각은 소자 분리막(120a)의 상부면이 상기 활성 영역(110a)의 상부면 대비 500 내지 9000Å 낮아지도록 식각할 수 있다. 상기 초기 소자 분리막(120) 식각은 습식 식각 공정에 의해 수행될 수 있는데, 초기 소자 분리막(120)이 실리콘인 경우에, 상기 식각 공정은 불산(HF)을 포함하는 식각 용액 또는 완충 산화막 식각 용액(buffered oxide etchant: BOE )을 사용하여 실시될 수 있다.
도 4를 참조하여, 상기 활성 영역(110a)의 상부면 및 측면과 소자 분리막(120a) 상에 터널 절연막(130)과 전하 트랩막(140)을 형성한다. 상기 터널 절연막(130)은 열 산화막, CVD 산화막 또는 ALD 산화막으로 형성될 수 있다. 예를 들어 열 산화막으로 터널 절연막(130)을 형성할 경우, 활성영역의 상부면 및 측면 상에 터널 절연막이 형성된다. CVD 산화막 또는 ALD 산화막으로 열 산화막을 형성할 경우, 활성영역뿐만 아니라 소자 분리막 상에도 터널 절연막이 형성된다. 상기 전하 트랩막(140)은 고유전막, 나노 크리스탈 또는 퀀텀 닷으로 형성될 수 있다. 상기 고 유전막(high-k dielectric layer)은 실리콘 질화막(SiN), 알루미늄 산화막(AlO), 하프늄 산화막(HfO), 하프늄-알루미늄 산화막(HfAlO) 또는 하프늄-실리콘 산화막(HfSiO)일 수 있다.
상기 전하 트랩막(140) 상에 위치에 따라 서로 다른 두께를 갖는 마스크막(150)을 형성한다. 예를 들어 소자 분리막(110a) 상에는 상대적으로 얇게 형성되고 소자 분리막(110a) 상부면 위쪽으로 돌출한 활성영역 상에는 상대적으로 두껍게 형성한다. 이 같은 위치에 따른 두께 차이는 예를 들어, 단차 도포성(step coverage)이 열악한 공정 조건으로 마스크막을 형성하는 것에 의해 구현될 수 있다. 즉, 상기 마스크막(150)은 단차 도포성(Step Coverage)이 열악한 조건의 공정으로 형성되어 상기 활성 영역의 상부 측면에는 상기 마스크 절연막(150)의 오버행(overhang)이 형성된다. 상기 마스크막(150)은 단차 도포성이 열악한 스퍼터링(Sputtering) 방법 또는 증발 방법(evaporation method)으로 형성될 수 있다. 또한, 마스크막(150)은 온도와 압력을 증가시켜 단차 도포성을 열악하게 한 화학 기상 증착법 또 는 열적 화학기상 증착법에 비하여 단차 도포성이 열악한 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition method: PE-CVD)으로도 형성될 수 있다. 마스크막(150)의 재질로는 상기 전하 트랩막(140)에 대해서 식각 선택성을 갖는 물질, 예를 들어 전하 트랩막(140)을 실리콘 질화물로 형성할 경우, 마스크막(150)은 실리콘 산화물로 형성될 수 있다.
도 5를 참조하면, 마스크막(150)에 대한 전면 식각을 수행하여 상기 소자 분리막(120a) 상부에 존재하는 상기 마스크막(150)을 제거하여 상기 소자 분리막(120a) 상부의 전하 트랩막(140)을 노출시키는 마스크막 패턴(150a)을 형성한다. 상기 마스크막(150)에 대한 식각은 건식 식각 공정에 의해 수행될 수 있다. 마스크막(150)은 소자 분리막(120a) 상부보다 활성영역 상부면 및 측면에서 더 두껍게 형성되어, 소자 분리막(120a) 상부에서 마스크막이 제거될 때, 활성영역 상부면 및 측면에서는 일부가 잔존한다.
도 6을 참조하면, 상기 마스크막 패턴(150a)을 식각 마스크로 사용하여 상기 노출된 전하 트랩막(140)을 제거하여 상기 소자 분리막(120a) 상부 영역에서 분리된 전하 트랩막 패턴(140a)을 형성한다. 이로써, 인접한 셀간 전하 트랩막 패턴(140a)이 물리적으로, 전기적으로 서로 분리된다. 여기서, 소자 분리막(120a)의 상부면이 노출될 때까지 전하 트랩막(140)에 대한 식각 공정을 진행할 수 있다.
도 7을 참조하면, 활성영역 상부면 및 측면 상에 잔존하는 마스크 막 패턴(150a)을 제거하여 전하 트랩막 패턴(140a)을 노출시키고 상기 전하 트랩막 패턴(140a) 상부에 블락킹 절연막(160)과 게이트 전극(170)을 형성한다. 상기 마스크막 (150a)을 제거하는 공정은 습식 식각 공정 또는 건식 식각 공정 또는 이들의 조합에 의해 수행될 수 있다. 상기 블락킹 절연막(160)은 실리콘 산화막(SiO), 실리콘 질화막(SiN), 알루미늄 산화막(AlO), 하프늄 산화막(HfO), 하프늄-알루미늄 산화막(HfAlO) 또는 하프늄-실리콘 산화막(HfSiO)일 수 있다. 상기 게이트 전극(170)은 탄탈륨 질화막(TaN), 타이타늄 질화막(TiN), 텅스텐 질화막(WN), 텅스텐(W), 하프늄 질화막(HfN), 텅스텐 실리사이드(WSi) 또는 코발트 실리사이드(CoSi)일 수 있다.
전술한 바와 같이 이루어지는 본 발명은, 터널 절연막(130) 상부에 형성되는 전하 트랩막 패턴(140a)이 소자 분리막(120a) 상부에서 게이트 방향으로 분리되어 있어 포획된 전하들의 셀과 셀 사이의 이동이 억제되어 비 휘발성 메모리 소자의 특성, 예를 들어 데이터 유지 능력이 향상될 수 있음을 실시 예를 통해 알아보았다.
또한, 본 발명의 실시 예에 따르면, 사진공정을 진행하지 않고서도 선택적으로 소자 분리막(120a) 상부를 노출하는 마스크막(150a)을 증착 및 전면식각 공정을 통해서 간단히 형성할 수 있다. 하지만, 상술한 방법에서 사진공정을 사용하여 인접한 활성 영역들 상의 전하 트랩막들이 서로 전기적으로 분리되도록 할 수도 있다.
상술한 본 발명의 실시 예에서, 마스크막(150)은 블락킹 절연막(160)을 형성한 이후에 형성될 수도 있다. 이 경우에는 마스크막(150)이 블락킹 절연막, 전하 트랩막에 대해서 식각 선택성을 가지는 물질로 형성되는 것이 좋다.
상술한 본 발명은, 터널 절연막 상부에 형성되는 전하 트랩막 패턴이 트렌치 소자 분리막 상부에서 소정의 간격으로 분리되어 있어 포획된 전하들의 셀과 셀 사이의 이동이 억제될 수 있어 비 휘발성 메모리 소자의 주요 특성인 데이터 유지 능력이 향상되는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (18)
- 소자 분리막 상부면으로부터 돌출한 기판의 활성 영역;상기 활성 영역의 상부와 측면 상에 형성된 터널 절연막;상기 터널 절연막 상에 형성된 전하 트랩막 패턴;상기 전하 트랩막 패턴 상에 형성된 블락킹 절연막; 및상기 블락킹 절연막 상에 형성된 게이트 전극을 포함하며,상기 소자 분리막을 사이에 두고 인접한 활성영역들 상의 전하 트랩막 패턴들은 서로 분리되는 것을 특징으로 하는 비 휘발성 메모리 소자.
- 제 1항에 있어서,상기 인접한 활성영역들 상의 블락킹 절연막은 서로 연결된 것을 특징으로 하는 비 휘발성 메모리 소자.
- 제 1항에 있어서,상기 터널 절연막은 상기 소자 분리막 상부면으로 확장하는 것을 특징으로 하는 비 휘발성 메모리 소자.
- 제 1항에 있어서,상기 소자 분리막의 상부면은 상기 활성 영역의 상부면 대비 500Å 내지 9000Å 낮은 것을 특징으로 하는 비 휘발성 메모리 소자.
- 제 1항에 있어서,상기 전하 트랩막은 고유전막인 것을 특징으로 하는 비 휘발성 메모리 소자.
- 제 5항에 있어서,상기 고유전막은 실리콘 질화막, 알루미늄 산화막, 하프늄 산화막, 하프늄-알루미늄 산화막 또는 하프늄-실리콘 산화막인 것을 특징으로 하는 비 휘발성 메모리 소자.
- 제 1항에 있어서,상기 전하 트랩막은 나노 크리스탈 또는 퀀텀 닷인 것을 특징으로 하는 비 휘발성 메모리 소자.
- 기판에 소자 분리막 및 상기 소자 분리막 상부면으로부터 돌출한 활성 영역을 형성하는 단계;상기 활성 영역의 상부면 및 측면 상에 터널 절연막을 형성하는 단계;상기 활성영역 및 소자 분리막 상에 전하 트랩막을 형성하는 단계;상기 소자 분리막 상의 전하 트랩막을 제거하여 인접한 활성 영역들 사이에서 서로 분리된 전하 트랩막 패턴을 형성하는 단계; 및상기 전하 트랩막 패턴 상에 블락킹 절연막 및 게이트 전극을 형성하는 단계를 포함하는 비 휘발성 메모리 소자 제조 방법.
- 제 8항에 있어서,상기 소자 분리막 상의 전하 트랩막을 제거하여 인접한 활성 영역들 사이에서 서로 분리된 전하 트랩막 패턴을 형성하는 단계는:상기 소자 분리막 상부에서보다 상기 활성 영역의 상부에서 더 두꺼운 마스크막을 형성하는 단계;상기 마스크에 대해 전면 식각을 수행하여 상기 소자 분리막 상부의 마스크막을 제거하여 상기 전하 트랩막의 일부를 노출시키는 단계; 및상기 노출된 전하 트랩막을 식각하는 것을 포함하는 비 휘발성 메모리 소자 제조 방법.
- 제 9항에 있어서,상기 전하 트랩막은 고유전막으로 형성되는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 10항에 있어서,상기 고유전막은 실리콘 질화막, 알루미늄 산화막, 하프늄 산화막, 하프늄-알루미늄 산화막 또는 하프늄-실리콘 산화막으로 형성되는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 9항에 있어서,상기 전하 트랩막은 나노 크리스탈 또는 퀀텀 닷으로 형성되는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 9항에 있어서상기 기판에 소자 분리막 및 상기 소자 분리막 상부면으로부터 돌출한 활성 영역을 형성하는 단계는:상기 소자 분리막이 형성될 부분의 기판을 식각하여 소자 분리 영역을 형성하고 상기 기판에 활성영역을 한정하는 단계;상기 소자 분리 영역을 절연물질로 채워 초기 소자 분리막을 형성하는 단계; 및상기 초기 소자 분리막을 식각하여 상기 활성 영역의 상부면과 측면 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 13항에 있어서,상기 초기 소자 분리막에 대한 치밀화 열 처리 공정을 더 포함하는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 13항에 있어서,상기 소자 분리 영역의 깊이는 0.2um~1.0um이고,상기 소자 분리막의 상부면은 상기 활성 영역의 상부면 대비 500 내지 9000 Å 낮은 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 9항에 있어서,상기 마스크막을 제거하는 단계는 습식 식각에 의해 수행되는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 16항에 있어서,상기 마스크막은 물리 기상 증착법, 증발 증착법 또는 플라즈마 화학기상 증착법에 의해 형성되는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
- 제 9항에 있어서,상기 소자 분리막 상부에서보다 상기 활성 영역의 상부에서 더 두꺼운 마스크막을 형성하는 단계는:상기 활성 영역의 상부 측면에 오버행(overhang)이 형성되도록 단차 도포성이 불량한 스퍼터 증착법, 증발 증착법 또는 기상증착법을 사용하는 것을 특징으로 하는 비 휘발성 메모리 소자 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022308A KR100706815B1 (ko) | 2006-03-09 | 2006-03-09 | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 |
| US11/683,383 US7893484B2 (en) | 2006-03-09 | 2007-03-07 | Semiconductor device with charge storage pattern and method for fabricating the same |
| US13/011,607 US8232170B2 (en) | 2006-03-09 | 2011-01-21 | Methods for fabricating semiconductor devices with charge storage patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022308A KR100706815B1 (ko) | 2006-03-09 | 2006-03-09 | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100706815B1 true KR100706815B1 (ko) | 2007-04-12 |
Family
ID=38161695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060022308A KR100706815B1 (ko) | 2006-03-09 | 2006-03-09 | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7893484B2 (ko) |
| KR (1) | KR100706815B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871076B1 (ko) | 2007-08-31 | 2008-11-28 | 고려대학교 산학협력단 | 멀티 비트 프로그램이 가능한 비휘발성 메모리 소자 및이를 제조하는 방법 |
| US7843741B2 (en) | 2008-05-19 | 2010-11-30 | Samsung Electronics Co., Ltd. | Memory devices with selective pre-write verification and methods of operation thereof |
| US8139413B2 (en) | 2008-02-11 | 2012-03-20 | Samsung Electronics Co., Ltd. | Flash memory device |
| US8164134B2 (en) | 2009-06-09 | 2012-04-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773356B1 (ko) * | 2006-11-07 | 2007-11-05 | 삼성전자주식회사 | 분리형 전하저장패턴들을 갖는 비 휘발성 메모리소자 및 그제조방법 |
| KR20090091560A (ko) * | 2008-02-25 | 2009-08-28 | 삼성전자주식회사 | 플래쉬 메모리 소자 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030008990A (ko) * | 2001-07-21 | 2003-01-29 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| KR20040082334A (ko) * | 2003-03-17 | 2004-09-24 | 샤프 가부시키가이샤 | 나노스케일의 저항 교차점 메모리 어레이의 제조방법 및소자 |
| KR20050106822A (ko) * | 2004-05-06 | 2005-11-11 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4770061B2 (ja) | 2001-05-31 | 2011-09-07 | ソニー株式会社 | 不揮発性半導体記憶装置、および、その製造方法 |
| JP2003078048A (ja) | 2001-09-04 | 2003-03-14 | Sony Corp | 不揮発性半導体メモリ装置およびその動作方法 |
| KR20050009877A (ko) | 2003-07-18 | 2005-01-26 | 주식회사 하이닉스반도체 | 반도체 소자의 알루미늄 배선 형성방법 |
| KR100528486B1 (ko) | 2004-04-12 | 2005-11-15 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 형성 방법 |
| US7272038B2 (en) * | 2005-12-09 | 2007-09-18 | Macronix International Co., Ltd. | Method for operating gated diode nonvolatile memory cell |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| KR100773356B1 (ko) * | 2006-11-07 | 2007-11-05 | 삼성전자주식회사 | 분리형 전하저장패턴들을 갖는 비 휘발성 메모리소자 및 그제조방법 |
| US7838920B2 (en) * | 2006-12-04 | 2010-11-23 | Micron Technology, Inc. | Trench memory structures and operation |
| JP2009016615A (ja) * | 2007-07-05 | 2009-01-22 | Toshiba Corp | 半導体記憶装置 |
-
2006
- 2006-03-09 KR KR1020060022308A patent/KR100706815B1/ko active IP Right Grant
-
2007
- 2007-03-07 US US11/683,383 patent/US7893484B2/en active Active
-
2011
- 2011-01-21 US US13/011,607 patent/US8232170B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030008990A (ko) * | 2001-07-21 | 2003-01-29 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| KR20040082334A (ko) * | 2003-03-17 | 2004-09-24 | 샤프 가부시키가이샤 | 나노스케일의 저항 교차점 메모리 어레이의 제조방법 및소자 |
| KR20050106822A (ko) * | 2004-05-06 | 2005-11-11 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
Non-Patent Citations (3)
| Title |
|---|
| 1020030008990 |
| 1020040082334 |
| 1020050106822 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871076B1 (ko) | 2007-08-31 | 2008-11-28 | 고려대학교 산학협력단 | 멀티 비트 프로그램이 가능한 비휘발성 메모리 소자 및이를 제조하는 방법 |
| US8139413B2 (en) | 2008-02-11 | 2012-03-20 | Samsung Electronics Co., Ltd. | Flash memory device |
| US7843741B2 (en) | 2008-05-19 | 2010-11-30 | Samsung Electronics Co., Ltd. | Memory devices with selective pre-write verification and methods of operation thereof |
| US8164134B2 (en) | 2009-06-09 | 2012-04-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US8664707B2 (en) | 2009-06-09 | 2014-03-04 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7893484B2 (en) | 2011-02-22 |
| US20070212880A1 (en) | 2007-09-13 |
| US8232170B2 (en) | 2012-07-31 |
| US20110117722A1 (en) | 2011-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253470B1 (en) | Floating gate with unique profile by means of undercutting for split-gate flash memory device | |
| CN110211959B (zh) | 半导体结构及其形成方法 | |
| US20110248328A1 (en) | Stucture for flash memory cells | |
| JP2004048004A (ja) | Ｅｅｐｒｏｍ及びその製造方法 | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| KR100966989B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| TWI700819B (zh) | 非揮發性記憶體及其製造方法 | |
| KR100706815B1 (ko) | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 | |
| US7955960B2 (en) | Nonvolatile memory device and method of fabricating the same | |
| KR100481860B1 (ko) | 비휘발성 메모리 장치의 게이트 구조체 및 그 형성 방법 | |
| KR100643542B1 (ko) | 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법 | |
| CN110085592B (zh) | 闪存制造方法 | |
| US10658480B2 (en) | Memory device | |
| JP2004104125A (ja) | 不揮発性メモリ装置の製造方法 | |
| CN211350659U (zh) | 多次可编程存储器的单元结构 | |
| CN111430452A (zh) | 多次可编程存储器的单元结构及其制作方法 | |
| TWI815380B (zh) | 非揮發性記憶體元件的製造方法 | |
| KR100757337B1 (ko) | 전하 트랩형 비휘발성 메모리 장치 및 이를 제조하는 방법 | |
| US7183158B2 (en) | Method of fabricating a non-volatile memory | |
| KR20070002298A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| CN113871394A (zh) | 存储器结构 | |
| JP5319092B2 (ja) | 半導体装置およびその製造方法 | |
| TWI277205B (en) | Flash memory structure and method for fabricating the same | |
| US11637046B2 (en) | Semiconductor memory device having composite dielectric film structure and methods of forming the same | |
| US20070001215A1 (en) | Non-volatile memory device having a floating gate and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 13 |