CN104067392B - 包括小于沟道面积的活跃浮栅区面积的器件 - Google Patents

包括小于沟道面积的活跃浮栅区面积的器件 Download PDF

Info

Publication number
CN104067392B
CN104067392B CN201280068671.0A CN201280068671A CN104067392B CN 104067392 B CN104067392 B CN 104067392B CN 201280068671 A CN201280068671 A CN 201280068671A CN 104067392 B CN104067392 B CN 104067392B
Authority
CN
China
Prior art keywords
raceway groove
floating gate
floating
eprom
floating boom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280068671.0A
Other languages
English (en)
Other versions
CN104067392A (zh
Inventor
N.葛
A.L.格霍泽尔
C.S.霍
T.本杰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN104067392A publication Critical patent/CN104067392A/zh
Application granted granted Critical
Publication of CN104067392B publication Critical patent/CN104067392B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种包括漏极、沟道、浮栅和控制栅的器件。沟道围绕漏极并且具有沟道面积。浮栅包括具有活跃浮栅区面积的活跃浮栅区。控制栅经由控制电容耦合到活跃浮栅区，其中活跃浮栅区面积小于沟道面积。

Description

包括小于沟道面积的活跃浮栅区面积的器件
技术领域
本公开涉及包括小于沟道面积的活跃浮栅区面积的器件。
背景技术
在喷墨打印头中，在N沟道金属氧化物半导体（NMOS）芯片中已经使用熔丝技术（fuse technology）。在这些芯片中，选择性地燃烧熔丝来对位进行编程。然而，熔丝技术和以该方式对熔丝进行编程具有缺点。熔丝相对大并且可以是不可靠的。并且，燃烧熔丝可以在编程期间损害喷墨的孔口层（orifice layer），并且，在熔丝燃烧完之后，来自熔丝的金属碎屑可以被吸入墨水中并且引起在喷墨笔中的阻塞，导致不良质量的打印。
近年来，已经开发了电可编程只读存储器（EPROM）器件。这些EPROM器件包括没有熔丝的行和列的传导性网格。代替地，存储器单元定位在每个行/列交叉处。每个存储器单元包括晶体管结构和由薄的介电层彼此分离的两个栅极。栅极中的一个是浮栅并且另一个是控制栅或者输入栅。在未编程的存储器单元中，浮栅没有电荷，其使得阈值电压是低的。在已编程的存储器单元中，以电子对浮栅进行充电并且阈值电压较高。为对存储器单元编程，编程电压（例如10到16伏特）被施加到控制栅和漏极。编程电压将受激的电子拖到浮栅，由此增加阈值电压。具有较低阈值电压的存储器单元是一个逻辑值并且具有较高阈值电压的存储器单元是另一逻辑值。
为读取EPROM单元的状态，在EPROM单元的串行路径上偏置行列选择晶体管。经由行列选择晶体管读取指示EPROM单元的逻辑值的EPROM单元的电阻。较高的EPROM电阻减少信噪比并且改进可靠性。
出于这些和其他原因，存在针对本发明的需要。
发明内容
在本公开的一个方面，提供了一种器件，包括：漏极；沟道，其围绕漏极并且具有沟道面积；浮栅，其包括具有活跃浮栅区面积的活跃浮栅区；以及控制栅，其经由控制电容耦合到活跃浮栅区，其中活跃浮栅区面积小于沟道面积。
在本公开的另一个方面，提供了一种集成电路，包括：漏极；沟道，其围绕漏极并且具有沟道长宽比；浮栅，其包括具有活跃浮栅区长宽比的活跃浮栅区；以及
控制栅，其经由控制电容耦合到活跃浮栅区，其中活跃浮栅区长宽比大于沟道长宽比。
在本公开的再一个方面，提供了一种制造器件的方法，其包括：以具有沟道面积的沟道围绕漏极；将浮栅布置在沟道之上；将第一介电层布置在浮栅上；蚀刻在浮栅的第一部分上和在浮栅的第二部分上的第一介电层；将第一金属布置在浮栅上来提供在浮栅的第一部分处的栅极接触；以及蚀刻第一金属以蚀刻掉在浮栅的第二部分上的第一金属和蚀刻掉浮栅的第二部分，以提供具有小于沟道面积的活跃浮栅区面积的活跃浮栅区。
附图说明
图1是图示了EPROM单元的一个示例的图。
图2是图示了在EPROM芯片中的层的一个示例的图。
图3是图示了使用图2的EPROM芯片的层的EPROM单元的一个示例的图。
图4是图示了EPROM阵列的一个示例的图。
图5是图示了使用图2的EPROM芯片的层的栅耦合的EPROM单元的一个示例的图。
图6是图示了使用图2的EPROM芯片的层的栅耦合的EPROM单元的另一示例的图。
图7是图示了包括栅耦合EPROM单元的EPROM阵列的一个示例的图。
图8是图示了包括EPROM单元的单独和并行寻址的系统的一个示例的图。
图9是图示了EPROM位的一个示例的图。
图10是图示了使用图2的EPROM芯片的层的EPROM单元的一个示例的顶视图。
图11A是图示了在EPROM单元中的层和在EPROM单元中的电容的一个示例的图。
图11B是图示了图11A的EPROM单元的电容的图。
图12A是EPROM单元的沿着图12B的线A-A的取得的横截面图。
图12B是图示了EPROM单元的一个示例的顶视图。
图13是图示了具有每个都小于沟道宽度的活跃浮栅宽度和活跃沟道宽度的EPROM单元的一个示例的顶视图。
图14A是图示了具有源极区、漏极区和沟道的衬底的一个示例的图。
图14B是图示了布置在沟道上的浮栅的一个示例的图。
图14C是图示了布置在浮栅、漏极区和源极区上的第二介电层的一个示例的图。
图14D是图示了蚀刻的第二介电层的一个示例的图。
图14E是图示了布置在第二介电层、浮栅、漏极区和源极区上的金属1层的一个示例的图。
图14F是图示了在蚀刻金属1层来形成浮栅引线、漏极引线和源极引线之后的EPROM单元的一个示例的图。
图15A是图示了未编程的EPROM单元的导通电阻的图。
图15B是图示了已编程的EPROM单元的导通电阻的图。
图16是图示了喷墨打印系统的一个示例的图。
具体实施方式
在下文详细的描述中，参考形成描述的一部分的附图，并且在附图中通过图示的方式示出了在其中可以实现本发明的具体实施例。在这点上，参考描述的（一个或多个）图的定向使用诸如“顶”、“底”、“前”、“后”、“在前”、“在后”等等的方向性术语。因为可以以多个不同的定向定位实施例的部件，所以出于说明的目的并且绝不限制地使用方向性术语。应理解在没有背离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。因此，下文详细的描述不应被视为有限制意义，并且本发明的范围由所附权利要求书限定。应理解本文描述的各种实施例的特征可以彼此组合，除非特别指出。
图1是图示了EPROM单元20的一个示例的图，所述EPROM单元20提供较高和可调谐的导通电阻Ron以及增加的控制栅电容与浮栅电容比用于改进的EPROM性能和在已编程的导通电阻Ron中的较小的标准偏差。可以在诸如喷墨打印头系统的系统中使用诸如EPROM单元20的EPROM单元。
EPROM单元20包括具有源极24、漏极26和沟道28的半导体衬底22，其中沟道28位于源极24和漏极26之间。浮栅30位于沟道28之上和也被称为控制栅32的输入栅32位于浮栅30之上。源极24包括N+掺杂区并且漏极26包括N+掺杂区。沟道28是位于源极24和漏极26的N+掺杂区之间的p掺杂区。
控制栅32经由也被称为控制电容的控制栅电容电容耦合到浮栅30，所述控制栅电容包括位于控制栅32和浮栅30之间的介电材料34。在控制栅32处的电压经由控制电容耦合到浮栅30。在浮栅30和在沟道28之上的衬底22之间布置另一层介电材料的层36。
沟道28围绕漏极26并且具有沟道面积和沟道长宽比。浮栅30包括具有活跃浮栅区面积和活跃浮栅区长宽比的活跃浮栅区。在一个示例中，活跃浮栅区面积小于沟道面积。在一个示例中，活跃浮栅区长宽比大于沟道长宽比。
为对EPROM单元20编程，将高电压偏置施加到漏极26。在漏极26上的该高电压偏置生成高能的“热”载流子或者电子。在控制栅32和漏极26之间的正电压偏置将这些热电子中的某些拉到浮栅30上。随着电子被拉到浮栅30上，EPROM单元20的阈值电压，即使得沟道28传导电流需要的电压增加。如果足够的电子被拉到浮栅30上，则阈值电压增加到指定的阈值电压之上的电平，并且EPROM单元20在指定的阈值电压电平处基本上阻塞电流，其将EPROM单元20的逻辑状态从一个逻辑值改变到另一逻辑值。因此，经由注入到浮栅30上的热载流子对EPROM单元20编程。在正常操作中，传感器（未示出）被用于检测EPROM单元20的状态。
图2是图示了在EPROM芯片70中的层的一个示例的图。在一个示例中，EPROM芯片70包括诸如图1的EPROM单元20的EPROM单元。在一个示例中，在喷墨打印头中使用EPROM芯片70。在一个示例中，EPROM芯片70是包括EPROM的喷墨控制芯片。在一个示例中，EPROM芯片70是包括EPROM的喷墨打印头管芯。
EPROM芯片70包括半导体衬底72、氧化层74、多晶硅层76、第一介电层78、金属1层80、第二介电层82和金属2层84。氧化层74布置在衬底72上，在衬底72和多晶硅层76之间。第一介电层78布置在多晶硅层76上，在多晶硅层76和金属1层80之间。第二介电层82布置在金属1层80上并且将金属1层80与金属2层84分离。金属1层80和金属2层84提供诸如行线和列线的寻址线以及在EPROM芯片70中的其他连接。在一个示例中，氧化层74是二氧化硅（SiO2）。在一个示例中，第二介电层82包括氮化硅。在一个示例中，第二介电层82包括碳化硅。在一个示例中，第二介电层82包括氮化硅和碳化硅。
图3是图示了使用图2的EPROM芯片70的层的EPROM单元90的一个示例的图。在一个示例中，图1的EPROM单元20类似于EPROM单元90。在一个示例中，在喷墨打印头系统中使用EPROM单元90。在一个示例中，在喷墨控制芯片中使用EPROM单元90。在一个示例中，在喷墨打印头管芯中使用EPROM单元90。在其他示例中，使用不同工艺的层创建EPROM单元90。
EPROM单元90包括衬底72，衬底72具有N+源极区92和94、N+漏极区96和包括p沟道区98a和98b的p沟道98。漏极区96包括顶表面100、底部102以及在顶表面100和底部102之间的侧部104。包括沟道区98a和98b的沟道98围绕在漏极区96的侧部104周围的漏极区96。沟道98位于源极区92和漏极区96之间，并且位于源极区94和漏极区96之间。在一个示例中，源极区92和94连接并且是围绕沟道98的一个连续的源极区的一部分。
沟道98包括在漏极区96周围的闭合曲线结构，其中曲线被定义为类似于线的对象，但不需要是直的，其要求（entail）线是曲线的特例，即具有零曲率的曲线。而且，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，沟道98包括在漏极区96周围的圆（rounded）的闭合曲线结构，其中圆的闭合曲线是具有至少一个圆角或拱形角或者没有角的闭合曲线，使得其没有尖锐或者有角度的角。在一个示例中，包括沟道区98a和98b的沟道98是在漏极区96周围的矩形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98是在漏极区96周围的椭圆形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98是在漏极区96周围的圆形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98具有多条直边和至少一个圆角来形成在漏极区96周围的圆的闭合曲线沟道。在一个示例中，包括沟道区98a和98b的沟道98具有至少一个圆的外角来形成在漏极区96周围的圆的闭合曲线沟道。在一个示例中，包括沟道区98a和98b的沟道98具有至少一个圆的外角和至少一个矩形内角来形成在漏极区96周围的圆的闭合曲线沟道。
EPROM单元90包括耦合在金属1层80和金属2层84之间的电容，其中金属1层80和金属2层84形成平行相对的电容器极板106和108。在金属1层80中形成一个电容器极板106并且在金属2层84中形成另一电容器极板108。在金属2层84中形成的电容器极板108是EPROM单元90的控制栅108。输入电压Vin被施加到控制栅108并且电容耦合到电容器极板106。在一个示例中，控制栅108类似于控制栅32（在图1中示出）。
在多晶硅层76中形成平行的浮栅110，其中浮栅110包括分别位于沟道区98a和98b之上的多晶硅浮栅区76a和76b。在介电层78中的破裂或者孔允许在金属1层80中的电容器极板106电耦合到包括浮栅区76a和76b的浮栅110。由氧化层74将浮栅110与衬底72分离。
围绕漏极区96的沟道98具有沟道面积和沟道长宽比。浮栅110包括具有活跃浮栅区面积和活跃浮栅区长宽比的活跃浮栅区。在一个示例中，活跃浮栅区面积小于沟道面积。在一个示例中，活跃浮栅区长宽比大于沟道长宽比。
为对EPROM单元90编程，高输入电压脉冲被施加到控制栅108和漏极区96，跨漏极区96施加到源极区92和94。这生成了高能的“热”载流子或电子。在控制栅108和漏极区96之间的正电压偏置将这些热电子中的某些拉到浮栅110上。随着电子被拉到浮栅110上，EPROM单元90的阈值电压，即使得沟道98来传导电流需要的电压增加。如果足够的电子被拉到浮栅110上，则阈值电压增加到指定的阈值电压之上的电平，并且EPROM单元90在指定阈值电压电平处基本上阻塞电流，其将EPROM单元90的逻辑状态从一个逻辑值改变到另一逻辑值。因此，经由到浮栅110上的热载流子注入对EPROM单元90编程。
为读取或感测EPROM单元90的状态，使用传感器（未示出）检测阈值电压和/或测量导通电阻。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成读取或感测EPROM单元90的状态。从未编程的状态到已编程的状态，EPROM单元90的测量的导通电阻改变到大约2倍（change by a factor of about 2）。
图4是图示了包括布置在行和列中的EPROM单元122的EPROM阵列120的一个示例的图。在一个示例中，EPROM单元122中的每个类似于图1的EPROM单元20。
EPROM单元122中的每个包括控制栅124、漏极126和源极128。控制栅124在130处电耦合输入电压Vin。漏极126电耦合到一起并且经由包括漏极线134a和134b的漏极线134电耦合到串联电阻器132。串联电阻器132的其他侧在130处电耦合输入电压Vin。源极128电耦合到行晶体管136的漏极，其中行晶体管136的源极经由列线140a和140b电耦合到列晶体管138a和138b的漏极。列晶体管138a和138b的源极电耦合到在142a和142b处的参考，诸如地。行晶体管136和列晶体管138a和138b提供EPROM单元122的选择用于编程和读取。
行线144a和144b电耦合到行晶体管136的栅极。行线144a在144a处向在一行中的行晶体管136的栅极提供行信号ROW1，并且行线144b在144b处向在另一行中的行晶体管136的栅极提供行信号ROW2。在给定列中的行晶体管136的源极电耦合到一起并且电耦合到对应于给定列的列晶体管138a和138b中的一个的漏极。每个列晶体管138a和138b的栅极经由列选择线（未示出）电耦合到列选择信号。
通过将电压脉冲施加到EPROM单元122的控制栅124和漏极126，跨漏极126施加到EPROM单元122的源极128来对EPROM单元122中的每个编程。这向浮栅146提供了热载流子或电子。编程需要的时间是至少浮栅电压、被吸引到浮栅的热电子的量、需要的阈值电压和在衬底和浮栅之间的栅氧化物的厚度的函数。针对EPROM单元122中的每个，控制栅124经由电阻器132耦合到漏极126来限制击穿电流。在一个示例中，电阻器132具有100欧姆的电阻。
在一个示例中，跨漏极126到源极128的编程电压接近于EPROM单元122的击穿电压，其中击穿电压是EPROM单元122在其控制栅124在阈值电压之下、诸如零伏特的情况下开始传导所处的电压。在一个示例中，EPROM单元122已经在大约16V的电压处被编程，其中电路具有15V的击穿电压。在一个示例中，浮栅电压在5V到12V的范围中。在一个示例中，阈值电压在3V到7V的范围中。
为读取EPROM单元122中的一个，使用传感器（未示出）检测阈值电压。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成检测阈值电压。从未被编程到被编程，EPROM单元122的导通电阻Ron改变到大约2倍。
为对EPROM单元122中的一个编程，通过向行线144a和144b中的一个提供行选择电压并且向列晶体管138a和138b中的一个的栅极提供列选择电压来选择EPROM单元122。接下来，在130处提供诸如16V的相对高的输入电压Vin。仅选择的EPROM单元122具有跨漏极126到源极128的基本上完全的输入电压Vin。所有其他EPROM单元122具有浮到在其他端子上的电压的源极128。为感测选择的EPROM单元122的状态，提供通过选择的EPROM单元122的诸如1毫安电流的电流，并且监视在130处的电压Vin。在另一示例中，为感测选择的EPROM单元122的状态，在130处提供诸如5V的相对低的输入电压脉冲Vin，并且监视通过选择的EPROM单元122的电流。在其他示例中，每个EPROM单元122具有耦合到它的不同的控制晶体管，其中经由耦合到相应的控制晶体管的控制线选择每个EPROM单元122。
图5是图示了使用图2的EPROM芯片70的层的栅耦合的EPROM单元160的一个示例的图。在一个示例中，图1的EPROM单元20类似于EPROM单元160。在一个示例中，在喷墨打印头系统中使用EPROM单元160。在一个示例中，在喷墨控制芯片中使用EPROM单元160。在一个示例中，在喷墨打印头管芯中使用EPROM单元160。在其他示例中，使用不同工艺的层创建EPROM单元160。
EPROM单元160包括使它们的浮栅166和168电耦合到一起的两个器件162和164。第一器件162包括浮栅166并且第二器件164包括浮栅168。浮栅166经由浮栅连接170电耦合到浮栅168。第一器件162操作为控制栅并且第二器件164提供通过EPROM单元160的导通电阻Ron。在一个示例中，浮栅166和168由多晶硅层76（在图2中示出）制成。在一个示例中，浮栅连接170由金属1层80（在图2中示出）制成。
第一器件162包括具有源极174、漏极176和沟道178的半导体衬底172，其中沟道178位于源极174和漏极176之间。浮栅166位于沟道178之上。源极174包括N+掺杂区并且漏极176包括N+掺杂区。沟道178是位于源极174和漏极176的N+掺杂区之间的p掺杂区。介电材料层180在沟道178之上布置在浮栅166和衬底172之间。在一个示例中，包括源极174、漏极176和沟道178的半导体衬底172是衬底72（在图2中示出）。在一个示例中，介电材料层180由氧化层74（在图2中示出）制成。
第一器件162包括在漏极176处的第一控制端子控制1和在源极174处的第二控制端子控制2。这些控制端子经由也被称为控制电容的控制栅电容电容耦合到浮栅166，所述控制栅电容包括位于浮栅166和衬底172之间在沟道178之上的介电材料180。在控制端子控制1和控制2处的电压经由控制电容耦合到浮栅166。
在浮栅166处的电压取决于源极174和漏极176的重叠电容。重叠电容和第一器件166的栅电容将在第一控制端子控制1和第二控制端子控制2处的电压耦合到浮栅166。标准EPROM使用在控制栅和浮栅之间的介电层中的电容来将电压耦合到浮栅。与此相对，在栅耦合EPROM单元160中，在第一控制端子控制1处的栅极到漏极的重叠电容将在第一控制端子控制1处的电压耦合到浮栅166，并且在第二控制端子控制2处的栅极到源极的重叠电容将在第二控制端子控制2处的电压耦合到浮栅166。在反方向中使用介电材料180来提供控制电容。
第二器件164包括具有源极182、漏极184和沟道186的半导体衬底172，其中沟道186位于源极182和漏极184之间。浮栅168位于沟道186之上。源极182包括N+掺杂区并且漏极184包括N+掺杂区。沟道186是位于源极182和漏极184的N+掺杂区之间的p掺杂区。介电材料层188在沟道186之上布置在浮栅168和衬底172之间。在一个示例中，包括源极182、漏极184和沟道186的半导体衬底172是衬底72（在图2中示出）。在一个示例中，介电材料层188由氧化层74（在图2中示出）制成。
沟道186围绕漏极184并且具有沟道面积和沟道长宽比。浮栅168包括具有活跃浮栅区面积和活跃浮栅区长宽比的活跃浮栅区。在一个示例中，活跃浮栅区面积小于沟道面积。在一个示例中，活跃浮栅区长宽比大于沟道长宽比。
在一个示例中，第一器件164的源极174和漏极176电耦合到一起。在一个示例中，第一器件164的源极174电耦合到第二器件166的漏极184。在一个示例中，如果不需要电阻器来例如通过经由控制脉冲宽度限制过热或者通过依赖在阵列中的选择晶体管的电阻而限制漏极电流，则第一控制端子控制1、第二控制端子控制2和漏极184全部电耦合到一起，其提供在小的面积中的高水平的耦合。
替代地，为限制漏极电流，漏极184电耦合到第二控制端子控制2并且电阻器190（以虚线示出）电耦合在第一控制端子控制1和第二控制端子控制2之间。在另一方法中，为限制漏极电流，源极174电耦合到漏极176并且电阻器192（以虚线示出）电耦合在漏极184和源极174之间或漏极184和漏极176之间。在一个示例中，第一控制端子控制1和第二控制端子控制2以及漏极184电耦合到分离的电压。
为对EPROM单元160编程，将高电压偏置施加到第一器件162的漏极176和源极174。在漏极176和源极174上的该高电压偏置生成高能的“热”载流子或电子，并且向浮栅166和168提供一定量的热电子。随着电子被拉到浮栅166和168上，第二器件164的阈值电压、即使得沟道186传导电流需要的电压增加。如果足够的电子被拉到浮栅166和168上，则阈值电压增加到指定的阈值电压之上的电平，并且EPROM单元160在指定的阈值电压电平处基本上阻塞电流，其将EPROM单元160的逻辑状态从一个逻辑值改变到另一逻辑值。因此，经由到浮栅166和168上的热载流子注入对EPROM单元160编程。
编程需要的时间是在浮栅166和168上的电压、被吸引到浮栅166和168的热电子的量、期望的阈值电压改变、总的栅结构电容和介电层180的厚度的函数，其中介电层180的厚度确定到达浮栅166和168的高能热电子的百分比。在浮栅166和168上的电压取决于在漏极176和源极174上的电压以及衬底172到浮栅166和168的耦合比。在一个示例中，在浮栅166和168上的电压在5到12伏特的范围中。在一个示例中，介电层180的厚度是大约700埃（Angstrom）。
当以在漏极184上接近于第二器件164的击穿电压的电压并且在以较高电流完成编程时，在编程期间提供的热电子的量较高。击穿电压是第二器件164在栅极阈值电压之下（栅极在零伏特处）的情况下开始传导所处的电压。在一个示例中，在大约16V的电压处对EPROM单元160编程，其中第二器件164具有15伏特的击穿电压。在一个示例中，以25 mA电流对EPROM单元160编程。
为读取和感测EPROM单元160的状态，使用传感器（未示出）检测跨EPROM单元160的阈值电压和/或测量导通电阻Ron。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成读取或感测EPROM单元160的状态。EPROM单元160的测量的导通电阻Ron从未编程的状态到已编程的状态改变到大约2倍。
图6是图示了使用图2的EPROM芯片70的栅耦合的EPROM单元200的一个示例的图。EPROM单元200类似于图5的EPROM单元160。在一个示例中，图1的EPROM单元20类似于EPROM单元200。在一个示例中，在喷墨打印头系统中使用EPROM单元200。在一个示例中，在喷墨控制芯片中使用EPROM单元200。在一个示例中，在喷墨打印头管芯中使用EPROM单元200。在其他示例中，使用不同工艺的层创建EPROM单元200。
EPROM单元200包括使它们的浮栅206和208电耦合到一起的两个器件202和204。第一器件202包括浮栅206，所述浮栅206包括栅极区206a和206b，并且第二器件204包括浮栅208，所述浮栅208包括栅极区208a和208b。浮栅206经由浮栅连接210电耦合到浮栅208。第一器件202操作为控制栅并且第二器件204通过EPROM单元200提供导通电阻Ron。浮栅206和208由多晶硅层76（在图2中示出）制成并且浮栅连接210由金属1层80（在图2中示出）制成。
第一器件202包括具有N+源极区214和216、N+漏极区218和包括p沟道区220a和220b的p沟道220的衬底212。漏极区218包括顶表面222、底部224以及在顶表面222和底部224之间的侧部226。包括沟道区220a和220b的沟道220围绕在漏极区218的侧部226周围的漏极区218。沟道220位于源极区214和漏极区218之间，并且位于源极区216和漏极区218之间。半导体衬底212是衬底72（在图2中示出）。在一个示例中，源极区214和216连接并且是围绕沟道220的一个连续的源极区的一部分。
沟道220包括在漏极区218周围的闭合曲线结构，其中曲线被定义为类似于线的对象，但不需要是直的，其要求线是曲线的特例，即具有零曲率的曲线。而且，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，沟道220包括在漏极区218周围的圆的闭合曲线结构，其中圆的闭合曲线是具有至少一个圆角或拱形角或者没有角的闭合曲线，使得其没有尖锐或者有角度的角。在一个示例中，包括沟道区220a和220b的沟道220是在漏极区218周围的矩形形状的沟道。在一个示例中，包括沟道区220a和220b的沟道220是在漏极区218周围的椭圆形形状的沟道。在一个示例中，包括沟道区220a和220b的沟道220是在漏极区218周围的圆形形状的沟道。在一个示例中，包括沟道区220a和220b的沟道220具有多条直边和至少一个圆角来形成在漏极区218周围的圆的闭合曲线沟道。在一个示例中，包括沟道区220a和220b的沟道220具有至少一个圆的外角来形成在漏极区218周围的圆的闭合曲线沟道。在一个示例中，包括沟道区220a和220b的沟道220具有至少一个圆的外角和至少一个矩形内角来形成在漏极区218周围的圆的闭合曲线沟道。
在多晶硅层76中形成浮栅206，其中浮栅206包括分别位于沟道区220a和220b之上的多晶硅浮栅区206a和206b。介电层228位于包括浮栅区206a和206b的浮栅206之上。在是介电层78的介电层228中的破裂或者孔允许浮栅连接210电耦合到包括浮栅区206a和206b的浮栅206。由是氧化层74的介电层230将浮栅206从衬底212分离。
第一器件202包括在漏极区218处的第一控制端子控制1和在源极区214中的一个或多个处的第二控制端子控制2。这些控制端子经由也被称为控制电容的控制栅电容电容耦合到浮栅206，所述控制栅电容包括位于浮栅206和衬底212之间在沟道220之上的介电层230。在控制端子控制1和控制2处的电压经由控制电容耦合到浮栅206。第一器件202和控制端子控制1和控制2类似于控制栅32（在图1中示出）。
在浮栅206处的电压取决于源极区214和216与漏极218的重叠电容。重叠电容和第一器件202的栅电容将在第一控制端子控制1和第二控制端子控制2处的电压耦合到浮栅206。在栅耦合EPROM单元200中，在第一控制端子控制1处栅极到漏极的重叠电容将在第一控制端子控制1处的电压耦合到浮栅206，并且在第二控制端子控制2处的栅极到源极的重叠电容将在第二控制端子控制2处的电压耦合到浮栅206。在反方向中使用介电材料230来提供控制电容。
第二器件204包括具有N+源极区234和236、N+漏极区238和包括p沟道区240a和240b的p沟道240的半导体衬底212。漏极区238包括顶表面242、底部244和在顶表面242和底部244之间的侧部246。包括沟道区240a和240b的沟道240围绕在漏极区238的侧部246周围的漏极区238。沟道240位于源极区234和漏极区238之间，并且位于源极区236和漏极区238之间。半导体衬底212是衬底72（在图2中示出）。在一个示例中，源极区234和236连接并且是围绕沟道240的一个连续的源极区的一部分。
沟道240包括在漏极区238周围的闭合曲线结构，其中曲线被定义为类似于线的对象，但不需要是直的，其要求线是曲线的特例，即具有零曲率的曲线。而且，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，沟道240包括在漏极区238周围的圆的闭合曲线结构，其中圆的闭合曲线是具有至少一个圆角或拱形角或者没有角的闭合曲线，使得其没有尖锐或者有角度的角。在一个示例中，包括沟道区240a和240b的沟道240是在漏极区238周围的矩形形状的沟道。在一个示例中，包括沟道区240a和240b的沟道240是在漏极区238周围的椭圆形形状的沟道。在一个示例中，包括沟道区240a和240b的沟道240是在漏极区238周围的圆形形状的沟道。在一个示例中，包括沟道区240a和240b的沟道240具有多条直边和至少一个圆角来形成在漏极区238周围的圆的闭合曲线沟道。在一个示例中，包括沟道区240a和240b的沟道240具有至少一个圆的外角来形成在漏极区238周围的圆的闭合曲线沟道。在一个示例中，包括沟道区240a和240b的沟道240具有至少一个圆的外角和至少一个矩形内角来形成在漏极区238周围的圆的闭合曲线沟道。
在多晶硅层76中形成浮栅208，其中浮栅208包括分别位于沟道区240a和240b之上的多晶硅浮栅区208a和208b。介电层228位于包括浮栅区208a和208b的浮栅208之上。在是介电层78的介电层228中的破裂或者孔允许浮栅连接210电耦合到包括浮栅区208a和208b的浮栅208。由是氧化层74的介电层230将浮栅208从衬底212分离。
围绕漏极区238的沟道240具有沟道面积和沟道长宽比。浮栅208包括具有活跃浮栅区面积和活跃浮栅区长宽比的活跃浮栅区。在一个示例中，活跃浮栅区面积小于沟道面积。在一个示例中，活跃浮栅区长宽比大于沟道长宽比。
第一器件202的源极区214和216以及漏极区218和第二器件204的漏极区238可以彼此电耦合，并且电耦合到电阻器，如针对在图5的EPROM单元160中的第一器件164的源极174和漏极176以及第二器件166的漏极184描述的那样。
为对EPROM单元200编程，将高电压偏置施加到第一器件202的漏极区218以及源极区214和216。在漏极区218以及源极区214和216上的该高电压偏置生成高能的“热”载流子或电子，并且向浮栅206和208提供一定量的热电子。随着电子被拉到浮栅206和208上，第二器件204的阈值电压、即使得沟道240传导电流需要的电压增加。如果足够的电子被拉到浮栅206和208上，则阈值电压增加到指定的阈值电压之上的电平，并且EPROM单元200在指定的阈值电压电平处基本上阻塞电流，其将EPROM单元200的逻辑状态从一个逻辑值改变到另一逻辑值。因此，经由到浮栅206和208上的热载流子注入对EPROM单元200编程。
编程需要的时间是在浮栅206和208上的电压、被吸引到浮栅206和208的热电子的量、期望的阈值电压改变、总的栅结构电容和介电层230的厚度的函数，其中介电层230的厚度确定到达浮栅206和208的高能热电子的百分比。在浮栅206和208上的电压取决于在漏极区218以及源极区214和216上的电压以及衬底212到浮栅206和208的耦合比。在一个示例中，在浮栅206和208上的电压在5到12伏特的范围中。在一个示例中，介电层230的厚度是大约700埃。
当以接近于第二器件204的击穿电压的漏极区218上的电压并且在以较高电流完成编程时，在编程期间提供的热电子的量较高。击穿电压是第二器件204在栅极在阈值电压之下（栅极在零伏特处）的情况下开始传导所处的电压。在一个示例中，在大约16V的电压处对EPROM单元200编程，其中第二器件204具有15伏特的击穿电压。在一个示例中，以25 mA电流对EPROM单元200编程。
为读取和感测EPROM单元200的状态，使用传感器（未示出）检测跨EPROM单元200的阈值电压和/或测量导通电阻Ron。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成读取或感测EPROM单元200的状态。EPROM单元200的测量的导通电阻Ron从未编程的状态到已编程的状态改变到大约2倍。
图7是图示了包括以行和列布置的栅耦合EPROM单元302的EPROM阵列300的一个示例的图。在一个示例中，EPROM单元302中的每个类似于图1的EPROM单元20。在一个示例中，EPROM单元302中的每个类似于图5的EPROM单元160。在一个示例中，EPROM单元302中的每个类似于图6的EPROM单元200。
EPROM单元302中的每个包括操作为控制栅的第一器件304和提供EPROM单元302的导通电阻Ron的第二器件306。第一器件304包括经由浮栅连接312电耦合到第二器件306的浮栅310的浮栅308。第一器件304的漏极和源极彼此电耦合并且耦合到第二器件306的漏极以及在314处耦合到输入电压Vin。第二器件306的源极电耦合到行晶体管316的漏极，其中行晶体管316的源极电经由列线320a和320b电耦合到列晶体管318a和318b的漏极。列晶体管318a和318b的源极电耦合到在322a和322b处的参考，诸如地。行晶体管316以及列晶体管318a和318b提供对EPROM单元302的选择用于编程和读取。
行线324a和324b电耦合到列晶体管316的栅极。行线324a在324a处向在一行中的行晶体管316的栅极提供行信号ROW1，并且行线324b在324b处向在另一行中的行晶体管316的栅极提供行信号ROW2。在给定列中的行晶体管316的源极电耦合到一起并且电耦合到对应于给定列的列晶体管318a和318b中的一个的漏极。每个列晶体管318a和318b的栅极经由列选择线（未示出）电耦合到电压源。
可选地，漏极电流限制电阻器（未示出）可以被添加到EPROM单元302中的每个，如关于图5描述的那样。而且，不是用于EPROM单元302中的每个的单独的电阻器，而是可以提供单个电阻器326（以虚线示出）来并行馈给EPROM单元302。电阻器326可以连接在314处的电压Vin和在EPROM单元302的每个中的第二器件306的漏极之间，具有从在314处的Vin到电阻器326的单个的线以及从电阻器326延伸到在阵列中的EPROM单元302的每个中的第二器件306的漏极的分离的线328（以虚线示出），其中在EPROM单元302的每个中的第一器件304的源极和漏极之间的连接然后被移除，并且在EPROM单元302的每个中的第一器件304的漏极电耦合到在314处的Vin。
经由施加到第一器件304的漏极和源极的高电压偏置对EPROM单元302中的每个编程。该高电压偏置生成高能的“热”载流子或电子，并且向浮栅308和310提供一定量的热电子。随着电子被拉到浮栅308和310上，第二器件306的阈值电压增加。如果足够的电子被拉到浮栅308和310上，则阈值电压增加到指定的阈值电压之上的电平，并且EPROM单元302改变逻辑状态。
编程需要的时间是在浮栅308和310上的电压、被吸引到浮栅308和310的热电子的量、期望的阈值电压改变、总的栅结构电容和介电层的厚度的函数，其中介电层的厚度确定到达浮栅308和310的高能热电子的百分比。
当以第二器件306的漏极上接近于第二器件306的击穿电压的电压并且以较高电流完成编程时，在编程期间提供的热电子的量较高。在一个示例中，在大约16V的电压处对EPROM单元302中的每个编程，其中第二器件306具有15伏特的击穿电压。在一个示例中，以25 mA电流对EPROM单元302中的每个编程。为读取或感测EPROM单元302中的每个的状态，使用传感器（未示出）检测跨EPROM单元302的阈值电压和/或测量导通电阻Ron。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成读取或感测EPROM单元302的状态。EPROM单元302的测量的导通电阻Ron从未编程的状态到已编程的状态改变到大约2倍。
为对EPROM单元302中的一个编程，通过向行线324a和324b中的一个提供行选择电压并且向列晶体管318a和318b中的一个的栅极提供列选择电压来选择EPROM单元302。接下来，在314处提供诸如16V的相对高的输入电压Vin。仅选择的EPROM单元302具有跨EPROM单元302的基本上完全的输入电压Vin。所有其他EPROM单元302具有浮到在其他端子上的电压的第二器件306的源极。为感测选择的EPROM单元302的状态，在314处提供诸如5V的相对低的输入电压脉冲Vin，并且监视通过选择的EPROM单元302的电流。在其他示例中，每个EPROM单元302具有耦合到它的不同的控制晶体管，其中经由耦合到相应的控制晶体管的一个控制线选择每个EPROM单元302。
图1、3、5和6是分别图示了EPROM单元20、90、160和200的示例的图，所述EPROM单元20、90、160和200可以用于提供较高和可调谐的导通电阻Ron和增加的控制栅电容与浮栅电容的比用于改进的EPROM性能和在已编程的导通电阻Ron中的较小的标准偏差。可以在诸如喷墨打印头系统的系统中使用诸如EPROM单元20、90、160和200的EPROM单元。
在喷墨打印头系统中，诸如EPROM单元20、90、160和200的EPROM单元可以被用于存储标识（ID）信息。随着智能特征被添加到打印机并且随着安全需要增加，需要更多EPROM单元来存储相关的信息。该ID信息可以包括产品类型、系列号、墨滴重量和客户忠实度/认证信息。然而，增加在打印头集成电路管芯上的EPROM单元的数量，将减少在打印头管芯上针对其他功能可用的基板面（real estate）的量，或者其导致增加打印头管芯的大小或两者，这增加打印头的成本。为实现较高的信息或位的密度，可以经由单独和并行的寻址来对EPROM单元编码以获得针对每个EPROM单元的多于两个状态的等同物。
图8是图示了包括单独和并行的寻址来获得针对每个EPROM单元的多于两个状态的系统400的一个示例的图。系统400包括EPROM存储器402和相关联的电路404。EPROM存储器402经由存储器路径406通信地耦合到电路404。在一个示例中，EPROM存储器402经由存储器路径406电耦合到电路404。在一个示例中，系统400是喷墨打印头系统的一部分。在一个示例中，系统400是喷墨控制芯片的一部分。在一个示例中，系统400是喷墨打印头管芯的一部分。
EPROM存储器402包括可以被单独地选择和编程以及被单独地和在EPROM单元的并行组合中选择和读取的EPROM单元。在一个示例中，EPROM单元中的每个存储未编程状态和已编程状态之一。在一个示例中，EPROM存储器402包括类似于图1的EPROM单元20的EPROM单元。在一个示例中，EPROM存储器402包括类似于图3的EPROM单元90的EPROM单元。在一个示例中，EPROM存储器402包括类似于图5的EPROM单元160的EPROM单元。在一个示例中，EPROM存储器402包括类似于图6的EPROM单元200的EPROM单元。
电路404单独地或者在EPROM单元的并行组合中选择在EPROM存储器402中的EPROM单元来经由存储器路径406编程和读取EPROM单元。电路404包括编程电路408、测量电路410和电压供应412。为对在EPROM存储器402中的EPROM单元编程，电路404选择EPROM单元中的一个，并且编程电路408控制电压供应412来向选择的EPROM单元提供编程电压。为读取EPROM存储器402，电路404单独地或者在EPROM单元的并行组合中选择EPROM单元中的一个，并且测量电路410控制电压供应412来测量选择的EPROM单元或者选择的EPROM单元的并行组合的导通电阻Ron。电路404将相应的状态分配到测量的电阻值。
图9是图示了在EPROM存储器402中的EPROM位420的一个示例的图。EPROM位420包括第一EPROM单元422和第二EPROM单元424。第一EPROM单元422和第二EPROM单元424中的每个具有未编程状态和已编程状态，其中第一EPROM单元422和第二EPROM单元424的每个状态具有不同于其他三个状态的导通电阻值。电路404（在图8中示出）单独地或者并行地选择第一EPROM单元422和第二EPROM单元424来对EPROM位420编程或者从EPROM位420读取高达八个不同的状态。在一个方面中，EPROM位420是多个电平（多电平）EPROM位420。在另一示例中，第一EPROM单元422和第二EPROM单元424中的每个具有多于两个状态，其中第一EPROM单元422和第二EPROM单元424的每个状态具有不同于第一EPROM单元422和第二EPROM单元424的其他状态的导通电阻值，并且电路404单独地或者并行地选择第一EPROM单元422和第二EPROM单元424来对EPROM位420编程或者从EPROM位420读取直至大于八个状态。在其他示例中，EPROM位420包括多于两个EPROM单元，其中多于两个EPROM单元的每个状态具有不同于多于两个EPROM单元的其他状态的导通电阻值，并且电路404单独地或者并行地选择多于两个EPROM单元来对EPROM位420编程或者从EPROM位420读取直至大于八个状态。
EPROM位420包括第一电阻器426、第二电阻器428、第一EPROM单元422、第二EPROM单元424、第一选择晶体管430、第二选择晶体管432和位地址晶体管434。第一电阻器426的一端经由电压供应路径436电耦合到电压供应412，并且第一电阻器426的另一端电耦合到第一EPROM单元422的漏极。第一EPROM单元422的栅极经由电压供应路径436电耦合到电压供应412，并且第一EPROM单元422的源极电耦合到第一选择晶体管430的漏极。第一选择晶体管430的源极经由漏极路径438电耦合到位地址晶体管434的漏极。位地址晶体管434的源极电耦合到在440处的参考，诸如地。第二电阻器428的一端经由电压供应路径436电耦合到电压供应412，并且第二电阻器428的其他端电耦合到第二EPROM单元424的漏极。第二EPROM单元424的栅极经由电压供应路径436电耦合到电压供应412，并且第二EPROM单元424的源极电耦合到第二选择晶体管432的漏极。第二选择晶体管432的源极经由漏极路径438电耦合到位地址晶体管434的漏极。
第一EPROM单元422和第二EPROM单元424中的每个具有未编程状态和已编程状态，并且第一EPROM单元422和第二EPROM单元424的每个状态具有不同于第一EPROM单元422和第二EPROM单元424的其他三个状态的导通电阻。第一EPROM单元422具有第一未编程电阻和第一已编程电阻，并且第二EPROM单元424具有第二未编程电阻和第二已编程电阻，其中第一未编程电阻、第一已编程电阻、第二未编程电阻和第二已编程电阻中的每个电阻是与其他三个电阻中的每个不同的电阻值。
电路404（在图8中示出）单独地或者并行地选择第一EPROM单元422和第二EPROM单元424来编程和读取EPROM位420的状态。为选择仅第一EPROM单元422，电路404同时在442处提供高选择信号SELA，在444处提供低选择信号SELB并且在446处提供高位地址信号BIT_ADDR。为选择仅第二EPROM单元424，电路404同时在442处提供低选择信号SELA，在444处提供高选择信号SELB并且在446处提供高位地址信号BIT_ADDR。为选择第一EPROM单元422和第二EPROM单元424的并行组合，电路404同时在442处提供高选择信号SELA，在444处提供高选择信号SELB并且在446处提供高位地址信号BIT_ADDR。在一个示例中，电路404组合行和列的地址来在446处提供位地址信号BIT_ADDR。
电路404单独地对第一EPROM单元422和第二EPROM单元424编程。为对第一EPROM单元422编程，电路404选择仅第一EPROM单元422并且编程电路408控制电压供应412来在436处向第一EPROM单元422提供编程电压V。电流流过第一电阻器426、第一EPROM单元422、第一选择晶体管430和位地址晶体管434到在440处的参考。为对第二EPROM单元424编程，电路404选择仅第二EPROM单元424并且编程电路408控制电压供应412来在436处向第二EPROM单元424提供编程电压V。电流流过第二电阻器428、第二EPROM单元424、第二选择晶体管432和位地址晶体管434到在440处的参考。位地址晶体管434经由漏极路径438传导来自第一EPROM单元422和第二EPROM单元424中的每个的电流。在其他示例中，电路404可以并行地对第一EPROM单元422和第二EPROM单元424编程。
电路404通过单独地或者并行地选择和读取第一EPROM单元422和第二EPROM单元424来读取EPROM位420。电路404选择第一EPROM单元422、第二EPROM单元424以及第一EPROM单元422和第二EPROM单元424的并行组合中的一个，并且测量电路410控制电压供应412来在436处提供电压V。测量电路410通过第一EPROM单元422、第二EPROM单元424以及第一EPROM单元422和第二EPROM单元424的并行组合中的选择的一个测量导通电阻。电路404将相应的状态分配到测量的电阻值。
EPROM位420使用第一EPROM单元422和第二EPROM单元424存储高达八个不同的状态，如在表格I中示出的那样。
表格I
第一EPROM 第二EPROM 测量的电阻 状态 电阻值(欧姆)
Ra X 仅Ra 0 3000
Ra´ X 仅Ra' 1 6000
X Rb 仅Rb 2 4000
X Rb' 仅Rb' 3 7000
Ra Rb Ra//Rb 4 1714
Ra Rb' Ra//Rb' 5 2100
Ra' Rb Ra'//Rb 6 2400
Ra' Rb' Ra'//Rb' 7 3231
在操作中，电路404将第一EPROM单元422设置到第一未编程电阻Ra和第一已编程电阻Ra'中的一个，并且将第二EPROM单元424设置到第二未编程电阻Rb和第二已编程电阻Rb'中的一个，其中第一未编程电阻Ra、第一已编程电阻Ra'、第二未编程电阻Rb和第二已编程电阻Rb'中的每个电阻不同于其他三个电阻中的每个。
通过仅第一EPROM单元422提供状态0和1。针对状态0，第一EPROM单元422被设置到第一未编程电阻Ra，并且第二EPROM单元424被设置到第二未编程电阻Rb或者第二已编程电阻Rb'。针对状态1，第一EPROM单元422被设置到第一已编程电阻Ra'，并且第二EPROM单元424被设置到第二未编程电阻Rb或者第二已编程电阻Rb'。
通过仅第二EPROM单元424提供状态2和3。针对状态2，第二EPROM单元424被设置到第二未编程电阻Rb，并且第一EPROM单元422被设置到第一未编程电阻Ra或者第一已编程电阻Ra'。针对状态3，第二EPROM单元424被设置到第二已编程电阻Rb'，并且第一EPROM单元422被设置到第一未编程电阻Ra或者第一已编程电阻Ra'。
通过第一EPROM单元422和第二EPROM单元424的并行组合提供状态4到7。针对状态4，第一EPROM单元422被设置到第一未编程电阻Ra，并且第二EPROM单元424被设置到第二未编程电阻Rb。针对状态5，第一EPROM单元422被设置到第一未编程电阻Ra，并且第二EPROM单元424被设置到第二已编程电阻Rb'。针对状态6，第一EPROM单元422被设置到第一已编程电阻Ra'，并且第二EPROM单元424被设置到第二未编程电阻Rb。针对状态7，第一EPROM单元422被设置到第一已编程电阻Ra'，并且第二EPROM单元424被设置到第二已编程电阻Rb'。
为针对状态0和1读取仅第一EPROM单元422，电路404选择仅第一EPROM单元422并且测量电路410控制电压供应412来向EPROM位420提供电压V。电流流过第一电阻器426、第一EPROM单元422、第一选择晶体管430和位地址晶体管434到在440处的参考。测量电路410通过第一EPROM单元422测量导通电阻Ron。测量的导通电阻Ron对应于0和1的状态中的一个。状态0和1的电阻值取决于设计和工艺变化。在表格I中图示的示例中，状态0是3000欧姆并且状态1是6000欧姆。在其他示例中，状态0和1是不同的电阻值。
为针对状态2和3读取仅第二EPROM单元424，电路404选择仅第二EPROM单元424并且测量电路410控制电压供应412来向EPROM位420提供电压V。电流流过第二电阻器428、第二EPROM单元424、第二选择晶体管432和位地址晶体管434到在440处的参考。测量电路410通过第二EPROM单元424测量导通电阻Ron。测量的导通电阻Ron对应于2和3的状态中的一个。状态2和3的电阻值取决于设计和工艺变化。在表格I中图示的示例中，状态2是4000欧姆并且状态3是7000欧姆。在其他示例中，状态2和3是不同的电阻值。
为读取第一EPROM单元422和第二EPROM单元424的并行组合，电路404选择第一EPROM单元422和第二EPROM单元424的并行组合，并且测量电路410控制电压供应412来向EPROM位420提供电压V。电流流过第一电阻器426、第一EPROM单元422、第一选择晶体管430和位地址晶体管434到在440处的参考，并且电流流过第二电阻器428、第二EPROM单元424、第二选择晶体管432和位地址晶体管434到在440处的参考。测量的导通电阻Ron对应于4到7的状态中的一个。状态4到7的电阻值取决于设计和工艺变化。在表格I中图示的示例中，状态4是1714欧姆，状态5是2100欧姆，状态6是2400欧姆并且状态7是3231欧姆。在其他示例中，状态4到7是不同的电阻值。
为读取EPROM位420的不同状态，用户必须知道或者获得指示是选择仅第一EPROM单元422还是仅第二EPROM单元424还是第一EPROM单元422和第二EPROM单元424的并行组合的信息。该信息被称为编码方案。在一个示例中，编码方案的至少部分是固定的并且用户已知，使得通过选择仅第一EPROM单元422或者仅第二EPROM单元424或者仅EPROM单元422和424的并行组合来读取在EPROM存储器402的固定部分中的每个位。在一个示例中，编码方案的至少部分存储在另一EPROM存储器中或者存储在另一集成电路管芯中。在一个示例中，编码方案的至少部分存储在可以通过因特网访问的中央服务器上。在一个示例中，编码方案的至少部分存储在EPROM存储器402中，诸如在仅选择EPROM存储器402的并行组合部分中。
在EPROM位420中，第一EPROM单元422和第二EPROM单元424具有不同的导通电阻Ron。第一EPROM单元422具有较低的导通电阻Ron并且第二EPROM单元424具有较高的导通电阻Ron。可以通过调谐在提供导通电阻Ron的器件中的沟道的长度和宽度来获得不同的EPROM单元导通电阻Ron。
图10是图示了使用图2的EPROM芯片70的层的EPROM单元500的一个示例的顶视图。为了清楚，在图10中未示出EPROM单元500的某些层，诸如第二介电层82和金属2层84。EPROM单元500包括栅极502、沟道504（以虚线指示）、漏极区506和源极区508。在半导体衬底72中形成沟道504、漏极区506和源极区508，并且在多晶硅层76中形成栅极502。由氧化层74将栅极502从沟道504分离。沟道504位于栅极502之下并且围绕漏极区506。沟道504位于漏极区506和源极区508之间，其中源极区508围绕沟道504。
在金属1层80中形成栅极引线510、漏极引线512和源极引线514。栅极引线510经由接触孔516（以虚线示出）通过介电层78连接到栅极502。漏极引线512经由接触孔518（以虚线示出）通过介电层78连接到漏极区506。源极引线514经由接触孔520（以虚线示出）通过介电层78连接到源极区508。
栅极502是正方形形状的闭合曲线结构，其是矩形形状闭合曲线结构的特例。栅极502包括四条边和在外边和内边中的每个上的四个直角的角。栅极502具有栅极长度Lg，所述栅极长度Lg是从栅极502的外边522到栅极502的内边524的距离。栅极502具有栅极宽度Wg，所述栅极宽度Wg是如在栅极502的内边和外边之间的中点处测量的在栅极502周围的距离。在一个示例中，栅极长度Lg是如在沿着栅极502的外边和内边的不同点处测量的平均栅极长度。在一个示例中，栅极长度Lg是在电路模拟中使用的等同栅极长度。在一个示例中，栅极宽度Wg是如在栅极502的外边处测量的在栅极502周围的距离。在一个示例中，栅极宽度Wg是如在栅极502的内边处测量的在栅极502周围的距离。在一个示例中，栅极宽度Wg是在电路仿真中使用的等同栅极宽度。在其他示例中，栅极502可以是另一形状。
沟道504也是正方形形状的闭合曲线结构，其是矩形形状闭合曲线结构的特例。沟道504包括四条边和四个直角的角。沟道504具有沟道长度Lc，所述沟道长度Lc是从沟道504的外边526到沟道504的内边528的距离。沟道504具有沟道宽度Wc，所述沟道宽度Wc是如在沟道504的内边和外边之间的中点处测量的在沟道504周围的距离，其中沟道宽度Wc大约与栅极宽度Wg相同。在一个示例中，沟道长度Lc是如在沿着沟道504的外边和内边的不同点处测量的平均沟道长度。在一个示例中，沟道长度Lc是在电路仿真中使用的等同沟道长度。在一个示例中，沟道宽度Wc是如在沟道504的外边处测量的在沟道504周围的距离。在一个示例中，沟道宽度Wc是如在沟道504的内边处测量的在沟道504周围的距离。在一个示例中，沟道宽度Wc是在电路仿真中使用的等同沟道宽度。在其他示例中，沟道504可以是另一形状。
在EPROM单元500中，基本上全部的栅极502是活跃浮栅区，并且基本上全部的沟道504是活跃沟道区。沟道504的活跃沟道区的长宽比等于沟道504的长宽比，其是Lc/Wc。而且，栅极502的活跃浮栅区的长宽比等于栅极502的长宽比，其是Lg/Wg。
调谐和提供在EPROM单元500中的较高的导通电阻Ron的一个方式是增加EPROM单元500的活跃浮栅区长宽比和活跃沟道区长宽比。然而，沟道宽度Wc的减少被工艺设计规则限制，并且在具有闭合曲线沟道的EPROM单元中，增加沟道长度Lc增加了沟道宽度Wc，其将沟道长宽比的增加限制到大约4倍。另外，增加沟道长度Lc和沟道宽度Wc增加了沟道面积，其减少控制栅电容与浮栅电容的比，这降低了EPROM性能并且提供在已编程的导通电阻Ron中的较大的标准偏差。
调谐和提供在EPROM单元500中的较高的导通电阻Ron的另一方式是蚀刻掉浮栅502的部分来减少活跃浮栅区宽度和活跃沟道区宽度。这增加活跃浮栅区长宽比和活跃沟道区长宽比，并且调谐和增加EPROM单元500的导通电阻Ron。而且，减少活跃浮栅区宽度和活跃沟道区宽度增加了控制栅电容与浮栅电容的比，其提高了EPROM单元500的性能，并且提供在已编程的导通电阻Ron中的较小的标准偏差。
图11A和图11B是图示了EPROM单元600和在EPROM单元600中的电容的一个示例的图。EPROM单元600使用图2的EPROM芯片70的层。在一个示例中，EPROM单元600类似于图1的EPROM单元20。在一个示例中，EPROM单元600类似于图3的EPROM单元90。在一个示例中，EPROM单元600类似于图5的EPROM单元160。在一个示例中，EPROM单元600类似于图6的EPROM单元200。在一个示例中，在喷墨打印头系统中使用EPROM单元600。在一个示例中，在喷墨控制芯片中使用EPROM单元600。在一个示例中，在喷墨打印头管芯中使用EPROM单元600。在其他示例中，使用不同工艺的层创建EPROM单元600。
EPROM单元600包括具有N+源极区604、N+漏极区606和p沟道608的衬底602。在半导体衬底72中形成源极区604、漏极区606和沟道608。
EPROM单元600也包括由氧化层612从沟道608分离的浮栅610。在多晶硅层76中形成浮栅610并且在氧化层74中形成氧化层612。沟道608位于源极区604和漏极区606之间并且在浮栅610之下。
浮栅引线614经由在618处的接触孔通过介电层616连接到浮栅610。控制栅620经由另一介电层622与栅极引线614分离。在第一介电层78中形成介电层616，在金属1层80中形成浮栅引线614，在第二介电层80中形成其他介电层622，并且在金属2层84中形成控制栅620。
为对EPROM单元600编程，高输入电压脉冲被施加到控制栅620和漏极区606，跨漏极区606施加到源极区604。这生成了高能的“热”载流子或电子。在控制栅620和漏极区606之间的正电压偏置将这些热电子中的某些拉到浮栅610上。随着电子被拉到浮栅610上，EPROM单元600的阈值电压增加，使得经由到浮栅610上的热载流子注入对EPROM单元600编程。
为读取或感测EPROM单元600，使用传感器（未示出）检测阈值电压和/或测量导通电阻Ron。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成读取或感测EPROM单元600的状态。EPROM单元600的测量的导通电阻从未编程的状态到已编程的状态改变到大约2倍。
EPROM单元600的导通电阻Ron对应于在浮栅引线614上和在浮栅610上的有效栅极电压Vg_eff。有效栅极电压Vg_eff等于被称为浮栅电压Vg_float的转移到浮栅引线614的电压减去归因于在浮栅610上捕获的负电荷或电子的电压降。因此，有效栅极电压Vg_eff取决于经由在浮栅610上的热载流子注入和捕获的热载流子生成的电子的数量，以及确定浮栅电压Vg_float和在控制EPROM单元600中的控制栅620的有效性的控制栅电容与浮栅电容的比。
EPROM单元600包括耦合在控制栅620和浮栅引线614之间的电容，其中控制栅620和浮栅引线614形成在624处的控制栅电容Cc的相对的电容器极板。在626处的输入电压Vin被施加到控制栅620并且经由在624处的控制栅电容Cc电容耦合到浮栅引线614。
EPROM单元600包括从浮栅引线614和浮栅610耦合到衬底602的电容，其中浮栅引线614和浮栅610形成一个电容器极板并且衬底602形成在628处的浮栅电容Cfg中的另一电容器极板。
控制栅电容Cc与浮栅电容Cfg的比在公式I中示出。
公式I
在公式I中，在624处的控制栅电容Cc是在控制栅620和浮栅引线614之间的电容，并且在628处的浮栅电容Cfg是从浮栅引线614和浮栅610到衬底602的电容。在公式II中进一步限定在628处的浮栅电容Cfg。
公式II
其中在628处的浮栅电容Cfg等于在浮栅610和沟道608之间的在630处的栅氧化物（gate oxide capacitance）电容Cgox加上从浮栅610到源极区604的在632处的栅极到源极重叠电容Cgs加上从浮栅610到漏极区606的在634处的栅极到漏极重叠电容Cgd加上在浮栅引线614和衬底602之间的在636处的寄生电容Cp。
在630处的栅氧化物电容Cgox是在628处的浮栅电容Cfg中占优（dominant）的电容，并且在公式III中示出。
公式III
其中，E是氧化层612的介电常数，Tox是氧化层612的厚度，并且L和W分别是沟道608的长度和宽度并且基本上是浮栅610的长度和宽度。
减少沟道608和浮栅610的长度L和宽度W通过减少在630处的栅氧化物电容Cgox和在628处相应的浮栅电容Cfg来增加控制栅电容与浮栅电容的比。较高的控制栅电容与浮栅电容的比提供改进的EPROM性能、在已编程的导通电阻Ron中的较小的标准偏差以及未编程的导通电阻Ron对已编程的导通电阻Ron的更好的控制。
而且，在不同的EPROM单元中的沟道608和浮栅610的不同的长度L与宽度W的比（L/W）导致在不同的EPROM单元中的不同的导通电阻Ron。其中，例如，增加长宽比L/W增加EPROM单元600的导通电阻Ron，如经由公式IV和V示出的那样。
公式IV
在公式IV中，lamda（λ）是沟道长度调制参数并且Id是漏极电流，其与沟道608和浮栅610的宽长比W/L成比例，如在公式V中示出的那样。
公式V
其中，mu µn是电荷载流子有效迁移率（mobility），Cox是每单位面积的栅氧化物电容，W是栅极宽度，L是栅极长度，Vgs是栅极电压并且Vth是阈值电压。因此，导通电阻Ron与漏极电流Id成反比并且与长宽比L/W成比例，使得增加长宽比L/W增加EPROM单元600的导通电阻Ron。
为实现较高的控制栅电容与浮栅电容的比以及不同的导通电阻Ron，浮栅610的部分被蚀刻掉来减少活跃浮栅区宽度和活跃沟道区宽度。这减少了活跃浮栅的面积和活跃沟道的面积，并且增加了活跃浮栅区长宽比L/W和活跃沟道区长宽比L/W，其增加了控制栅电容与浮栅电容的比，并且增加EPROM单元600的导通电阻Ron。
图12A和12B是图示了EPROM单元700的一个示例的图，所述EPROM单元700被配置成通过减少活跃浮栅的面积和活跃沟道的面积来增加控制栅电容与浮栅电容的比，并且被配置成通过增加活跃浮栅长宽比Lga/Wga和活跃沟道长宽比Lca/Wca来调谐和增加EPROM单元700的导通电阻Ron。EPROM单元700使用图2的EPROM芯片70的层，然而，为了清楚，没有在图12A和12B中示出诸如第二介电层82和金属2层84的EPROM单元700的某些层。
图12A是EPROM单元700的沿着图12B的线A-A取得的横截面图。在一个示例中，EPROM单元700类似于图1的EPROM单元20。在一个示例中，EPROM单元700类似于图3的EPROM单元90。在一个示例中，EPROM单元700类似于图5的EPROM单元160。在一个示例中，EPROM单元700类似于图6的EPROM单元200。在一个示例中，在喷墨打印头系统中使用EPROM单元700。在一个示例中，在喷墨控制芯片中使用EPROM单元700。在一个示例中，在喷墨打印头管芯中使用EPROM单元700。在其他示例中，使用不同工艺的层创建EPROM单元700。
EPROM单元700包括具有N+源极区702a和702b、N+漏极区704和包括p沟道区706a和706b的p沟道706的衬底72。漏极区704包括顶表面708、底部710以及在顶表面708和底部710之间的侧部712。包括沟道区706a和706b的沟道706围绕在漏极区704的侧部712周围的漏极区704。沟道706位于源极区702a和漏极区704之间，并且位于源极区702b和漏极区704之间。源极区702a和702b连接并且是围绕沟道706的一个连续的源极区702的一部分。
沟道706包括在漏极区704周围的闭合曲线结构，其中曲线被定义为类似于线的对象，但不需要是直的，其要求线是曲线的特例，即具有零曲率的曲线。而且，闭合曲线被定义为连接起来并且没有端点的曲线。包括沟道区706a和706b的沟道706是长椭圆形的（oblong）。在其他示例中，包括沟道区706a和706b的沟道706可以是不同的形状，诸如圆形或者矩形，包括正方形形状。
在沟道706的一部分之上的多晶硅层76中形成浮栅714（在图12B中示出）。沟道706的这一部分被称为活跃沟道区706c（以在浮栅714之下的虚线指示），其包括沟道区706b。浮栅714不位于被称为不活跃沟道区706d的包括沟道区706a的沟道706的其他部分之上。介电层74位于浮栅714和在包括沟道区706b的活跃沟道区706c中的衬底72之间，并且介电层74位于在包括沟道区706a的不活跃沟道区706d中的衬底72上。在一个示例中，介电层74是二氧化硅层。
介电层78位于浮栅714、漏极区704以及包括源极区702a和702b的源极区702之上。使用接触掩模（contact mask）创建在介电层78中的通孔或孔。这些孔是用于浮栅714、漏极区704和在702a处的源极区702的接触孔。金属1层80布置在介电层78上并且被蚀刻来形成浮栅引线716、漏极引线718和源极引线720。浮栅引线716通过在介电层78中的孔接触浮栅714，漏极引线718通过在介电层78中的孔接触漏极区704并且源极引线720通过在介电层78中的孔接触源极区702a。
浮栅714是具有活跃浮栅长度Lga和活跃浮栅宽度Wga的半长椭圆形形状的浮栅。在浮栅714之下的活跃沟道区706c具有活跃沟道长度Lca和活跃沟道区宽度Wca，其中活跃浮栅宽度Wga和活跃沟道宽度Wca基本上相同。而且，沟道706具有不活跃沟道宽度Wci，其中总沟道宽度Wc是活跃沟道宽度Wca和不活跃沟道宽度Wci的和。在其他示例中，浮栅714可以是另一形状，诸如半圆形或者矩形形状的一部分，包括正方形形状的一部分。
在操作中，为对EPROM单元700编程，高电压偏置或者高输入电压脉冲被施加到控制栅（未示出）和漏极区704，跨漏极区704施加到源极区702。其中，在第二金属84中可以形成诸如控制栅108（在图3中示出）的控制栅，或者诸如第一器件162（在图5中示出）的第一器件。这生成了高能的“热”载流子或电子，并且将一定量的热电子提供到浮栅714上。随着电子被拉到浮栅714上，EPROM单元700的阈值电压，即使得沟道706来传导电流需要的电压增加。如果足够的电子被拉到浮栅714上，则阈值电压增加到指定的阈值电压之上的电平，并且EPROM单元700在指定阈值电压电平处基本上阻塞电流，其将EPROM单元700的逻辑状态从一个逻辑值改变到另一逻辑值。因此，经由到浮栅714上的热载流子注入对EPROM单元700编程。
为读取或感测EPROM单元700的状态，使用传感器（未示出）检测阈值电压和/或测量导通电阻Ron。可以通过设置栅极/漏极电压并且测量相应的电流或者通过设置电流并且测量电压来完成读取或感测EPROM单元700的状态。EPROM单元700的测量的导通电阻Ron从未编程的状态到已编程的状态改变到大约2倍。
图12B是图示了EPROM单元700的示例的顶视图。为了清楚，在图12B中未示出EPROM单元700的某些层。如上文描述的那样，EPROM单元700包括浮栅714、沟道706、漏极区704和源极区702。活跃沟道区706c位于浮栅714之下并且由虚线指示。沟道706围绕漏极区704并且位于漏极区704和源极区702之间。源极区702围绕沟道706。
浮栅引线716经由接触孔722（以虚线示出）通过介电层78连接到浮栅714。漏极引线718经由接触孔724（以虚线示出）通过在介电层78连接到漏极区704。源极引线720经由接触孔726（以虚线示出）通过介电层78连接到源极区702。
浮栅714是具有活跃浮栅长度Lga的半长椭圆形形状的浮栅，所述活跃浮栅长度Lga是从浮栅714的一条边728到另一条边730的距离。浮栅714具有活跃浮栅宽度Wga，所述活跃浮栅宽度Wga是从浮栅714的一端732到另一端732的距离。在一个示例中，活跃浮栅长度Lga是如在沿着在漏极区704和源极区702旁边的浮栅714的边的不同点处测量的平均栅极长度。在一个示例中，活跃浮栅长度Lga是在电路仿真中使用的等同浮栅长度。在其他示例中，浮栅714可以是另一形状。
沟道706包括活跃沟道区706c和不活跃沟道区706d。活跃沟道区706c是在浮栅714之下的半长椭圆形形状的沟道。活跃沟道区706c具有活跃沟道长度Lca，所述活跃沟道长度Lca是从沟道706的一条边736到另一条边738的距离，活跃沟道区706c具有活跃沟道宽度Wca，所述活跃沟道宽度Wca是从在浮栅714之下的一端732到另一端734的距离，其中活跃浮栅宽度Wga和活跃沟道宽度Wca基本上相同。不活跃沟道区706d具有不活跃沟道宽度Wci，所述不活跃沟道宽度Wci是在一端732和另一端734之间的其他距离。在一个示例中，活跃沟道长度Lca是如在沿着在漏极区704和源极区702旁边的活跃沟道区706c的边的不同点处测量的平均沟道长度。在一个示例中，活跃沟道长度Lca是在电路仿真中使用的等同沟道长度。在其他示例中，活跃沟道区706c可以是另一形状，诸如半圆形形状或者矩形形状的一部分，包括正方形形状的一部分。
包括活跃沟道区706c和不活跃沟道区706d的沟道706具有沟道长度Lc，所述沟道长度Lc是从漏极区704到源极区702的距离。包括活跃沟道区706c和不活跃沟道区706d的沟道706具有沟道宽度Wc，所述沟道宽度Wc是如在沟道706的内边和外边之间的中点处测量的在沟道706周围的距离。包括活跃沟道区706c和不活跃沟道区706d的沟道706的沟道宽度Wc是活跃沟道区宽度Wca和不活跃沟道区宽度Wci的和。在一个示例中，沟道长度Lc是如在沿着漏极区704和源极区702的不同点处测量的平均沟道长度。在一个示例中，沟道长度Lc是在电路仿真中使用的等同沟道长度。在一个示例中，沟道宽度Wc是如在沟道706的外边处测量的在沟道706周围的距离。在一个示例中，沟道宽度Wc是如在沟道706的内边处测量的在沟道706周围的距离。在一个示例中，沟道宽度Wc是在电路仿真中使用的等同沟道宽度。
在EPROM单元700中，活跃沟道长度Lca基本上等于沟道长度Lc，并且活跃沟道宽度Wca小于沟道宽度Wc。因此，活跃沟道706c的面积（Lca*Wca）小于沟道706的面积（Lc*Wc），并且活跃沟道长宽比Lca/Wca大于沟道长宽比Lc/Wc。而且，活跃浮栅长度Lga基本上等于沟道长度Lc并且活跃浮栅宽度Wga小于沟道宽度Wc。因此，活跃浮栅714的面积（Lga*Wga）小于沟道706的面积（Lc*Wc），并且活跃浮栅长宽比Lga/Wga大于沟道长宽比Lc/Wc。而且，活跃浮栅714的面积（Lga*Wga）小于具有沟道706的面积（Lc*Wc）的浮栅的面积，并且活跃浮栅长宽比Lga/Wga大于具有沟道706的长宽比Lc/Wc的浮栅的长宽比。
减少活跃浮栅面积和活跃沟道面积增加了控制栅电容与浮栅电容的比，其提高EPROM单元700的性能，并且提供在已编程的导通电阻Ron中的较小的标准偏差。而且，增加活跃浮栅区长宽比和活跃沟道区长宽比调谐和增加EPROM单元700的导通电阻Ron。使用该方法论，活跃浮栅区长宽比和活跃沟道长宽比可以被增加超过4倍。
图13是图示了具有每个都小于沟道宽度Wc的活跃浮栅宽度Wga和活跃沟道宽度Wca的EPROM单元800的示例的顶视图。EPROM单元800被配置成通过减少活跃浮栅的面积和活跃沟道的面积来增加控制栅电容与浮栅电容的比，并且被配置成通过增加活跃浮栅长宽比Lga/Wga和活跃沟道长宽比Lca/Wca来调谐和增加EPROM单元800的导通电阻Ron。EPROM单元800使用图2的EPROM芯片70的层，然而，为了清楚，没有示出诸如第二介电层82和金属2层84的EPROM单元800的某些层。在一个示例中，EPROM单元800类似于图1的EPROM单元20。在一个示例中，EPROM单元800类似于图3的EPROM单元90。在一个示例中，EPROM单元800类似于图5的EPROM单元160。在一个示例中，EPROM单元800类似于图6的EPROM单元200。在一个示例中，在喷墨打印头系统中使用EPROM单元800。在一个示例中，在喷墨控制芯片中使用EPROM单元800。在一个示例中，在喷墨打印头管芯中使用EPROM单元800。在其他示例中，使用不同工艺的层创建EPROM单元800。
EPROM单元800在衬底72中包括具有N+源极区802、N+漏极区804和p沟道806。漏极区804包括顶表面、底部以及在顶表面和底之间的侧部。沟道806围绕在漏极区804的侧部周围的漏极区804并且位于源极区802和漏极区804之间。源极区802围绕沟道806。
EPROM单元800包括具有活跃浮栅区808a和不活跃浮栅区808b的浮栅808。活跃沟道区806a位于活跃浮栅区808a之下并且由虚线指示。沟道806的其余，即沟道806减去活跃沟道区806a，是不活跃沟道区806b，包括在不活跃浮栅区808b之下的不活跃沟道区806b。浮栅808形成在多晶硅层76中并且经由氧化层74从沟道806分离。
浮栅引线810经由接触孔812（以虚线示出）通过介电层78连接到活跃浮栅区808a。浮栅引线810和活跃浮栅区808a都没有连接到不活跃浮栅区808b。漏极引线814经由接触孔816（以虚线示出）通过介电层78连接到漏极区804。源极引线818经由接触孔820（以虚线示出）通过介电层78连接到源极区802。在金属1层80中形成浮栅引线810、漏极引线814和源极引线818。
活跃浮栅区808a是具有活跃浮栅长度Lga的半圆形或半长椭圆形形状的浮栅区，所述活跃浮栅长度Lga是从活跃浮栅区808a的一条边822到另一条边824的距离。活跃浮栅区808a具有活跃浮栅宽度Wga，所述活跃浮栅宽度Wga是从活跃浮栅区808a的一端826到另一端828的距离。在一个示例中，活跃浮栅长度Lga是如在沿着在漏极区804和源极区802旁边的活跃浮栅区808a的边的不同点处测量的平均栅极长度。在一个示例中，活跃浮栅长度Lga是在电路仿真中使用的等同浮栅长度。在其他示例中，活跃浮栅区808a可以是另一形状，诸如圆形形状的一部分或者矩形形状的一部分，包括正方形形状的一部分。
不活跃浮栅区808b半圆形或半长椭圆形形状的浮栅区，所述不活跃浮栅区808b没有连接到浮栅引线810或者活跃浮栅区802，并且因此保持不活跃。先前在活跃浮栅区808a和不活跃浮栅区808b之间的浮栅材料被移除，使得活跃浮栅区808a没有连接到不活跃浮栅区808b。在其他示例中，不活跃浮栅区808b可以是另一形状，诸如圆形形状的一部分或者矩形形状的一部分，包括正方形形状的一部分。
沟道806包括活跃沟道区806a和不活跃沟道区806b。活跃沟道区806a是在活跃浮栅区808a之下的半圆形或者半长椭圆形形状的沟道。活跃沟道区806a具有活跃沟道长度Lca，所述活跃沟道长度Lca是从沟道806的一条边830到另一条边832的距离。活跃沟道区806a具有活跃沟道宽度Wca，所述活跃沟道宽度Wca是从在活跃浮栅区808a之下的一端826到另一端828的距离，其中活跃浮栅宽度Wga和活跃沟道宽度Wca基本上相同。不活跃沟道区806b具有不活跃沟道宽度Wci，所述不活跃沟道宽度Wci是在一端826和另一端828之间的其他距离。在一个示例中，活跃沟道长度Lca是如在沿着在漏极区804和源极区802旁边的活跃沟道区806a的边的不同点处测量的平均沟道长度。在一个示例中，活跃沟道长度Lca是在电路仿真中使用的等同沟道长度。在其他示例中，活跃沟道区806a可以是另一形状，诸如圆形形状或者矩形形状的一部分，包括正方形形状的一部分。
包括活跃沟道区806a和不活跃沟道区806b的沟道806具有沟道长度Lc，所述沟道长度Lc是从漏极区804到源极区802的距离。包括活跃沟道区806a和不活跃沟道区806b的沟道806具有沟道宽度Wc，所述沟道宽度Wc是在沟道806的内边和外边之间的中点处测量的在沟道806周围的距离。包括活跃沟道区806a和不活跃沟道区806b的沟道806的沟道宽度Wc是活跃沟道区宽度Wca和不活跃沟道区宽度Wci的和。在一个示例中，沟道长度Lc是如在沿着漏极区804和源极区802的不同点处测量的平均沟道长度。在一个示例中，沟道长度Lc是在电路仿真中使用的等同沟道长度。在一个示例中，沟道宽度Wc是如在沟道806的外边处测量的在沟道806周围的距离。在一个示例中，沟道宽度Wc是如在沟道806的内边处测量的在沟道806周围的距离。在一个示例中，沟道宽度Wc是在电路仿真中使用的等同沟道宽度。在其他示例中，EPROM单元800包括多个活跃和/或不活跃浮栅区以及相应的多个活跃和/或不活跃沟道区。
在EPROM单元800中，活跃沟道长度Lca基本上等于沟道长度Lc，并且活跃沟道宽度Wca小于沟道宽度Wc。因此，活跃沟道806a的面积（Lca*Wca）小于沟道806的面积（Lc*Wc），并且活跃沟道长宽比Lca/Wca大于沟道长宽比Lc/Wc。而且，活跃浮栅长度Lga基本上等于沟道长度Lc并且活跃浮栅宽度Wga小于沟道宽度Wc。因此，活跃浮栅808a的面积（Lga*Wga）小于沟道806的面积（Lc*Wc），并且活跃浮栅长宽比Lga/Wga大于沟道长宽比Lc/Wc。而且，活跃浮栅808a的面积（Lga*Wga）小于具有沟道806的面积（Lc*Wc）的浮栅的面积，并且活跃浮栅长宽比Lga/Wga大于具有沟道806的长宽比Lc/Wc的浮栅的长宽比。
减少活跃浮栅面积和活跃沟道面积增加了控制栅电容与浮栅电容的比，其提高EPROM单元800的性能，并且提供在已编程的导通电阻Ron中的较小的标准偏差。而且，增加活跃浮栅区长宽比和活跃沟道区长宽比调谐和增加了EPROM单元800的导通电阻Ron。使用该方法论，活跃浮栅区长宽比和活跃沟道长宽比可以被增加超过4倍。
图14A-14F是图示了制造具有每个都小于沟道宽度Wc的活跃浮栅宽度Wga和活跃沟道宽度Wca的EPROM单元900的方法的一个示例的图。EPROM单元900被配置成通过减少活跃浮栅的面积和活跃沟道的面积对完整沟道的面积来增加控制栅电容与浮栅电容的比，并且被配置成通过增加活跃浮栅长宽比Lga/Wga和活跃沟道长宽比Lca/Wca来调谐和增加EPROM单元900的导通电阻Ron。EPROM单元900使用图2的EPROM芯片70的层，然而，为了清楚，没有示出诸如第二介电层82和金属2层84的EPROM单元900的某些层。EPROM单元900类似于图13的EPROM单元800。在一个示例中，EPROM单元900类似于图1的EPROM单元20。在一个示例中，EPROM单元900类似于图3的EPROM单元90。在一个示例中，EPROM单元900类似于图5的EPROM单元160。在一个示例中，EPROM单元900类似于图6的EPROM单元200。在一个示例中，在喷墨打印头系统中使用EPROM单元900。在一个示例中，在喷墨控制芯片中使用EPROM单元900。在一个示例中，在喷墨打印头管芯中使用EPROM单元900。在其他示例中，使用不同工艺的层创建EPROM单元900。
图14A是图示了包括具有N+源极区904a和904b、N+漏极区906和包括p沟道区908a和908b的p沟道908的衬底902的一个示例的图。漏极区906包括顶表面910、底部912以及在顶表面910和底部912之间的侧部914。包括沟道区908a和908b的沟道908围绕在漏极区906的侧部914周围的漏极区906。沟道908位于源极区904a和漏极区906之间，并且位于源极区904b和漏极区906之间。源极区904a和904b连接并且是围绕沟道908的一个连续的源极区904的一部分。
沟道908包括在漏极区906周围的闭合曲线结构，其中曲线被定义为类似于线的对象，但不需要是直的，其要求线是曲线的特例，即具有零曲率的曲线。而且，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，沟道908以均匀沟道长度Lc围绕漏极区906。在一个示例中，沟道908以非均匀沟道长度Lc围绕漏极区906。在一个示例中，包括沟道区908a和908b的沟道908是正方形的。在一个示例中，包括沟道区908a和908b的沟道908是矩形并且不是正方形的。在一个示例中，包括沟道区908a和908b的沟道908是长椭圆形的。在一个示例中，包括沟道区908a和908b的沟道908具有至少一个圆的内角或者外角。
图14B是图示了布置在沟道908之上的浮栅916的一个示例的图。介电层74布置在衬底902上，并且多晶硅层76布置在介电层74上。介电层74被形成图案，以保持在沟道908上，并且包括在沟道区908a上的介电层74a和在沟道区908b上的介电层74b。浮栅916形成在多晶硅层76中，并且包括分别位于沟道区908a和908b之上的多晶硅栅极区76a和76b。介电层74位于浮栅916和衬底902之间。在一个示例中，介电层74是二氧化硅层。在一个示例中，浮栅916被形成为与沟道908相同的形状。
图14C是图示了布置在浮栅916、漏极区906和包括源极区904a和904b的源极区904上的第二介电层78的一个示例的图。
图14D是图示了在经由接触掩模蚀刻介电层78来创建在介电层78中的孔之后的蚀刻的介电层78的一个示例的图。在介电层78中蚀刻接触孔来接触到浮栅916、漏极区906和源极区904a。通过在诸如在EPROM单元800中的活跃沟道区806a的活跃沟道区之上的介电层78蚀刻用于浮栅916的接触孔。介电层78也经由在诸如在EPROM单元800中的不活跃沟道区806b的不活跃沟道区之上的浮栅916的部分之上的接触掩模被蚀刻掉。然而，介电层78没有经由在诸如在EPROM单元800中的不活跃浮栅区808b的不活跃浮栅区之上的接触掩模被蚀刻掉。
图14E是图示了布置在介电层78、浮栅916、漏极区906和源极区904上的金属1层80的一个示例的图。金属1层80通过浮栅接触孔接触浮栅916。而且，金属1层80接触在诸如不活跃沟道区806b的、不包括诸如不活跃浮栅区808b的不活跃浮栅区的不活跃沟道区之上的浮栅916。金属1层80通过漏极接触孔接触漏极区906并且通过在源极区904a之上的源极接触孔接触源极区904。
图14F是图示了在蚀刻金属1层80来形成浮栅引线（未示出）、漏极引线918和源极引线920之后的EPROM单元900的一个示例的图。在光刻（photolithographic）工艺中无保护的区域中蚀刻掉金属1层80，该区域包括在诸如活跃浮栅区808a的活跃浮栅区和诸如不活跃浮栅区808b的不活跃浮栅区之上下至介电层78。在诸如不活跃沟道区806b的不活跃沟道区之上蚀刻掉金属1层80和浮栅916，不包括诸如不活跃浮栅区808b的不活跃浮栅区，下至包括介电层74a和74b的介电层74。
浮栅引线通过在活跃沟道区之上的在介电层78中的接触孔接触浮栅916的活跃浮栅区。漏极引线918通过在介电层78中的接触孔接触漏极区906，并且源极引线920通过在源极区904a之上的在介电层78中的接触孔接触源极区904。
蚀刻掉金属1层80和浮栅916的部分创建了诸如活跃浮栅区808a的活跃浮栅区、诸如活跃沟道区806a的活跃沟道区、诸如不活跃浮栅区808b的不活跃浮栅区以及诸如不活跃沟道区806b的不活跃沟道区。活跃沟道区的面积小于沟道的面积，并且活跃沟道长宽比大于沟道长宽比。而且，活跃浮栅区的面积小于沟道的面积，并且活跃浮栅长宽比大于沟道长宽比。另外，在蚀刻掉金属1层80和浮栅916的部分之前，活跃浮栅的面积小于浮栅916的面积，并且在蚀刻掉金属1层80和浮栅916的部分之前活跃浮栅长宽比大于浮栅916的长宽比。
减少活跃浮栅面积和活跃沟道面积增加了控制栅电容与浮栅电容的比，其提高EPROM单元900的性能，并且提供在已编程的导通电阻Ron中的较小的标准偏差。而且，增加活跃浮栅区长宽比和活跃沟道区长宽比调谐和增加了EPROM单元900的导通电阻Ron。
图15A和15B是图示了具有导致小于相应的沟道宽度Wc的活跃浮栅宽度Wga和活跃沟道宽度Wca的蚀刻的浮栅的EPROM单元的导通电阻Ron的图。
图15A是图示了本文称为提供逻辑0状态的未编程的EPROM单元的导通电阻Ron的图。不具有蚀刻的浮栅的控制EPROM单元提供具有163欧姆的标准偏差的3178欧姆的平均导通电阻Ron。蚀刻的浮栅EPROM单元提供具有161欧姆的标准偏差的3610欧姆的平均导通电阻Ron。因此，蚀刻的浮栅EPROM单元的未编程的导通电阻Ron比控制EPROM单元的未编程的导通电阻多大约430欧姆。标准偏差保持大约相同。
图15B是图示了本文称为提供逻辑1状态的已编程的EPROM单元的导通电阻Ron的图。不具有蚀刻的浮栅的控制EPROM单元提供具有552欧姆的标准偏差的6158欧姆的平均导通电阻Ron。蚀刻的浮栅EPROM单元提供具有252欧姆的标准偏差的6992欧姆的平均导通电阻Ron。因此，蚀刻的浮栅EPROM单元的已编程的导通电阻Ron比控制EPROM单元的已编程的导通电阻多大约830欧姆，并且蚀刻的浮栅EPROM单元的导通电阻Ron的标准偏差比控制EPROM单元的导通电阻Ron的标准偏差少大约300欧姆。
减少活跃浮栅面积和活跃沟道面积增加了控制栅电容与浮栅电容的比，其通过对蚀刻的浮栅EPROM单元编程增加了控制，并且提供在已编程的导通电阻Ron中的较小的标准偏差。这导致改进的产量（yield）和较低的管芯成本。而且，增加活跃浮栅区长宽比和活跃沟道区长宽比增加了蚀刻的浮栅EPROM单元的已编程和未编程的导通电阻Ron，其导致不同的应用，诸如经由并行寻址应用的多电平编程。
图16是图示了包括具有每个都小于沟道宽度Wc的活跃沟道宽度Wca和活跃浮栅宽度Wga的EPROM单元的喷墨打印系统1000的一个示例的图。
喷墨打印系统1000组成包括诸如喷墨打印头组件1002的流体喷出器件和诸如墨水供应组件1004的流体供应组件的流体喷出系统的一个示例。喷墨打印系统1000也包括安装组件1006、介质传送组件1008和电子控制器1010。至少一个功率供应1012向喷墨打印系统1000的各种电部件提供功率。
在一个示例中，喷墨打印头组件1002包括通过多个孔口或喷嘴1016朝向打印介质1018喷出墨滴从而在打印介质1018上打印的至少一个打印头或者打印头管芯1014。打印头1014是流体喷出器件的一个示例。打印介质1018可以是任意类型的适合的片材（sheetmaterial），诸如纸、卡片材料、透明体（transparency）、聚酯薄膜（Mylar）、织物等等。通常以一个或多个列或阵列布置喷嘴1016，使得在喷墨打印头组件1002和打印介质1018被相对于彼此移动时，来自喷嘴1016的适当排序的墨水的喷出使得字符、符号和/或其他图形或图像被打印在打印介质1018上。虽然以下的描述是指来自打印头组件1002的墨水的喷出，但是应理解可以从打印头组件1002喷出其他液体、流体或者包括清澈流体的可流动的材料。在一个示例中，至少一个打印头1014包括如上文描述的EPROM存储器和EPROM单元。
作为流体供应组件的一个示例的墨水供应组件1004向打印头组件1002提供墨水并且包括用于存储墨水的储存器1020。这样，墨水从储存器1020流到喷墨打印头组件1002。墨水供应组件1004和喷墨打印头组件1002可以形成单向墨水输送系统或者形成再循环墨水输送系统。在单向墨水输送系统中，在打印期间消耗向喷墨打印头组件1002提供的基本上全部的墨水。在再循环墨水输送系统中，在打印期间仅消耗向喷墨打印头组件1002提供的墨水的一部分。这样，没有在打印期间消耗的墨水返回到墨水供应组件1004。
在一个示例中，喷墨打印头组件1002和墨水供应组件1004被一起容纳在喷墨盒（cartridge）或笔中。喷墨盒或笔是流体喷出器件的一个示例。在另一示例中，墨水供应组件1004被从喷墨打印头组件1002分离，并且通过诸如供应管（未示出）的接口连接向喷墨打印头组件1002提供墨水。在任一示例中，墨水供应组件1004的储存器1020可以被移除、替换和/或重新填充。在一个示例中，其中喷墨打印头组件1002和墨水供应组件1004被一起容纳在喷墨盒中，储存器1020包括定位在盒之内的本地储存器并且也可以包括与盒分离地定位的较大的储存器。这样，分离的、较大的储存器用来重新填充本地储存器。因而，分离的、较大的储存器和/或本地储存器可以被移除、替换和/或重新填充。
安装组件1006将喷墨打印头组件1002相对于介质传送组件1008定位，并且介质传送组件1008将打印介质1018相对于喷墨打印头组件1002定位。因此，相邻于在喷墨打印头组件1002和打印介质1018之间的区域中的喷嘴1016限定打印区1022。在一个示例中，喷墨打印头组件1002是扫描类型的打印头组件。这样，安装组件1006包括用于相对于介质传送组件1008移动喷墨打印头组件1002来扫描打印介质1018的托架（carriage）（未示出）。在另一示例中，喷墨打印头组件1002是非扫描类型的打印头组件。因此，安装组件1006将喷墨打印头组件1002固定在相对于介质传送组件1008的规定的位置处。因此，介质传送组件1008将打印介质1018相对于喷墨打印头组件1002定位。
电子控制器或打印机控制器1010通常包括处理器、固件和其他电子器件或者它们的任何组合，用于与喷墨打印头组件1002、安装组件1006和介质传送组件1008通信并且控制它们。电子控制器1010从诸如计算机的主机系统接收数据1024，并且通常包括用于暂时存储数据1024的存储器。通常，沿着电子的、红外的、光的或者其他信息传送路径将数据1024发送到喷墨打印系统1000。数据1024例如代表将打印的文档和/或文件。因此，数据1024形成喷墨打印系统1000的打印工作并且包括一个或多个打印工作命令和/或命令参数。在一个示例中，电子控制器1010包括EPROM存储器，所述EPROM存储器包括如上文描述的EPROM单元。
在一个示例中，电子控制器1010控制喷墨打印头组件1002用于从喷嘴1016喷出墨滴。这样，电子控制器1010限定形成在打印介质1018上的字符、符号和/或其他图形或图像的喷出的墨滴的图案。由打印工作命令和/或命令参数确定喷出的墨滴的图案。
在一个示例中，喷墨打印头组件1002包括一个打印头1014。在另一示例中，喷墨打印头组件1002是宽阵列或者多头打印头组件。在一个宽阵列示例中，喷墨打印头组件1002包括载体，其运载打印头管芯1014，提供在打印头管芯1014和电子控制器1010之间的电连通，并且提供在打印头管芯1014和墨水供应组件1004之间的流体连通。
虽然本文已经说明和描述了具体实施例，但是本领域普通技术人员应理解，在没有背离本发明的范围的情况下，各种替代和/或等同实施可以代替示出和描述的具体实施例。本申请意图覆盖本文讨论的具体实施例的任何修改和变型。因此，意图仅由权利要求书和其等同物限制本发明。

Claims (15)

1.一种器件，包括：
漏极；
沟道，其围绕漏极并且具有沟道面积；
浮栅，其包括具有活跃浮栅区面积的活跃浮栅区；以及
控制栅，其经由控制电容耦合到活跃浮栅区，其中活跃浮栅区面积小于沟道面积;
其中所述控制栅被安置在所述浮栅之上；
其中所述活跃浮栅区指的是连接到浮栅的引线的浮栅部分。
2.如权利要求1所述的器件，其中浮栅包括至少一个不活跃浮栅区，其中所述不活跃浮栅区指的是没有连接到浮栅的引线的浮栅部分。
3.如权利要求1所述的器件，其中浮栅具有浮栅电容，并且活跃浮栅区具有活跃浮栅区电容，并且控制电容与活跃浮栅区电容的比大于控制电容与浮栅电容的比。
4.如权利要求1所述的器件，其中沟道具有沟道长宽比，并且活跃浮栅区具有大于沟道长宽比的活跃浮栅区长宽比。
5.如权利要求1所述的器件，其中沟道具有沟道长宽比并且沟道包括具有大于沟道长宽比的活跃沟道区长宽比的活跃沟道区；
其中所述活跃沟道区被安置在所述活跃浮栅区之下。
6.如权利要求1所述的器件，其中沟道包括具有小于沟道面积的活跃沟道区面积的活跃沟道区；
其中所述活跃沟道区被安置在所述活跃浮栅区之下。
7.一种集成电路，包括：
漏极；
沟道，其围绕漏极并且具有沟道长宽比；
浮栅，其包括具有活跃浮栅区长宽比的活跃浮栅区；以及
控制栅，其经由控制电容耦合到活跃浮栅区，其中活跃浮栅区长宽比大于沟道长宽比；
其中所述活跃浮栅区指的是连接到浮栅的引线的浮栅部分。
8.如权利要求7所述的集成电路，其中沟道具有沟道面积，并且活跃浮栅区具有小于沟道面积的活跃浮栅区面积。
9.如权利要求7所述的集成电路，其中控制电容与活跃浮栅区电容的比大于控制电容与浮栅电容的比。
10.如权利要求7所述的集成电路，其中浮栅包括在不活跃沟道区之上的至少一个不活跃浮栅区；
其中所述不活跃浮栅区指的是没有连接到浮栅的引线的浮栅部分。
11.如权利要求7所述的集成电路，其中沟道包括具有大于沟道长宽比的活跃沟道区长宽比的活跃沟道区; 其中所述活跃沟道区被安置在所述活跃浮栅区之下。
12.一种制造器件的方法，其包括：
以具有沟道面积的沟道围绕漏极；
将浮栅布置在沟道之上；
将第一介电层布置在浮栅上；
蚀刻在浮栅的第一部分上和在浮栅的第二部分上的第一介电层；
将第一金属布置在浮栅上来提供在浮栅的第一部分处的栅极接触；以及
蚀刻第一金属以蚀刻掉在浮栅的第二部分上的第一金属和蚀刻掉浮栅的第二部分，以提供具有小于沟道面积的活跃浮栅区面积的活跃浮栅区;
其中所述活跃浮栅区指的是连接到浮栅的引线的浮栅部分。
13.如权利要求12所述的方法，包括：
将第二介电层布置在第一金属上；以及
将第二金属布置在第二介电层上来提供控制栅以及在第一金属和第二金属之间的控制电容。
14.如权利要求12所述的方法，其中沟道具有沟道长宽比，并且蚀刻第一金属来蚀刻掉浮栅的第二部分，以提供大于沟道长宽比的活跃浮栅区长宽比。
15.如权利要求12所述的方法，包括：
蚀刻在浮栅的第三部分上的第一介电层；
将第一金属布置在浮栅的第三部分上；以及
蚀刻第一金属来蚀刻掉在浮栅的第三部分上的第一金属并且来蚀刻掉浮栅的第三部分，以提供不活跃浮栅区;
其中所述不活跃浮栅区指的是没有连接到浮栅的引线的浮栅部分。
CN201280068671.0A 2012-04-30 2012-04-30 包括小于沟道面积的活跃浮栅区面积的器件 Expired - Fee Related CN104067392B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/035892 WO2013165375A1 (en) 2012-04-30 2012-04-30 Device including active floating gate region area that is smaller than channel area

Publications (2)

Publication Number Publication Date
CN104067392A CN104067392A (zh) 2014-09-24
CN104067392B true CN104067392B (zh) 2016-10-26

Family

ID=49514642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280068671.0A Expired - Fee Related CN104067392B (zh) 2012-04-30 2012-04-30 包括小于沟道面积的活跃浮栅区面积的器件

Country Status (5)

Country Link
US (1) US9252149B2 (zh)
EP (1) EP2815431B1 (zh)
CN (1) CN104067392B (zh)
TW (1) TWI509806B (zh)
WO (1) WO2013165375A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014197891A2 (en) 2013-06-07 2014-12-11 Cornell University Floating gate based sensor apparatus and related floating gate based sensor applications
WO2015030787A1 (en) 2013-08-30 2015-03-05 Hewlett-Packard Development Company, L.P. Semiconductor device and method of making same
WO2015137960A1 (en) * 2014-03-14 2015-09-17 Hewlett-Packard Development Company, L.P. Eprom cell with modified floating gate
US9472288B2 (en) * 2014-10-29 2016-10-18 Hewlett-Packard Development Company, L.P. Mitigating parasitic current while programming a floating gate memory array
US9450052B1 (en) * 2015-07-01 2016-09-20 Chengdu Monolithic Power Systems Co., Ltd. EEPROM memory cell with a coupler region and method of making the same
CN106972021B (zh) * 2016-01-12 2019-12-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
EP4147874A1 (en) * 2017-01-31 2023-03-15 Hewlett-Packard Development Company, L.P. Accessing memory units in a memory bank

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US5939749A (en) * 1996-03-29 1999-08-17 Sanyo Electric Company, Ltd. Split gate transistor array
US6403494B1 (en) * 2000-08-14 2002-06-11 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate self-aligned to STI on EEPROM
CN101346801A (zh) * 2005-10-31 2009-01-14 惠普开发有限公司 具有双层浮栅的eprom单元

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
ATE238609T1 (de) * 1991-08-29 2003-05-15 Hyundai Electronics Ind Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
KR0125113B1 (ko) 1993-02-02 1997-12-11 모리시타 요이찌 불휘발성 반도체 메모리 집적장치 및 그 제조방법
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5460988A (en) 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5482879A (en) * 1995-05-12 1996-01-09 United Microelectronics Corporation Process of fabricating split gate flash memory cell
JPH09237845A (ja) * 1996-02-28 1997-09-09 Ricoh Co Ltd 不揮発性半導体メモリ装置とその製造方法
US6060742A (en) * 1999-06-16 2000-05-09 Worldwide Semiconductor Manufacturing Corporation ETOX cell having bipolar electron injection for substrate-hot-electron program
TW506132B (en) * 1999-12-17 2002-10-11 Matsushita Electric Ind Co Ltd High-voltage semiconductor device
US20070034922A1 (en) * 2005-08-11 2007-02-15 Micron Technology, Inc. Integrated surround gate multifunctional memory device
JP2009016615A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置
JP2009088060A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
CN103503141A (zh) * 2011-03-15 2014-01-08 惠普发展公司，有限责任合伙企业 具有闭合曲线结构的存储器单元
EP2761656A4 (en) * 2011-09-27 2015-06-24 Hewlett Packard Development Co CIRCUIT SELECTING MEMORIES EPROM INDIVIDUALLY AND IN PARALLEL
US8508971B2 (en) * 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
US9184175B2 (en) * 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US5939749A (en) * 1996-03-29 1999-08-17 Sanyo Electric Company, Ltd. Split gate transistor array
US6403494B1 (en) * 2000-08-14 2002-06-11 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate self-aligned to STI on EEPROM
CN101346801A (zh) * 2005-10-31 2009-01-14 惠普开发有限公司 具有双层浮栅的eprom单元

Also Published As

Publication number Publication date
US9252149B2 (en) 2016-02-02
TWI509806B (zh) 2015-11-21
TW201347189A (zh) 2013-11-16
CN104067392A (zh) 2014-09-24
EP2815431A1 (en) 2014-12-24
WO2013165375A1 (en) 2013-11-07
US20140374812A1 (en) 2014-12-25
EP2815431A4 (en) 2015-10-14
EP2815431B1 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
CN104067392B (zh) 包括小于沟道面积的活跃浮栅区面积的器件
US9864524B2 (en) Circuit that selects EPROMs individually and in parallel
CN101390196B (zh) 用于打印头的栅耦合电可编程只读存储器单元
US10618301B2 (en) Semiconductor device including capacitive sensor and ion-sensitive transistor for determining level and ion-concentration of fluid
CN101346801B (zh) 具有双层浮栅的eprom单元
US10504910B2 (en) Memory cell having closed curve structure
TW201615437A (zh) 具有列印頭墨水位準感測器之流體噴射裝置
US8460947B2 (en) Fluid ejection device and method
US7815287B2 (en) Fluid ejection device and method
US11613117B2 (en) Multiple circuits coupled to an interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161026