CN101346801A - 具有双层浮栅的eprom单元 - Google Patents

具有双层浮栅的eprom单元 Download PDF

Info

Publication number
CN101346801A
CN101346801A CNA200680049088XA CN200680049088A CN101346801A CN 101346801 A CN101346801 A CN 101346801A CN A200680049088X A CNA200680049088X A CN A200680049088XA CN 200680049088 A CN200680049088 A CN 200680049088A CN 101346801 A CN101346801 A CN 101346801A
Authority
CN
China
Prior art keywords
unit
eprom
layer
voltage
floating boom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680049088XA
Other languages
English (en)
Other versions
CN101346801B (zh
Inventor
T·L·本杰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101346801A publication Critical patent/CN101346801A/zh
Application granted granted Critical
Publication of CN101346801B publication Critical patent/CN101346801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种EPROM单元(70)，包括：半导体衬底(52)，具有源极区和漏极区(76，74)；浮栅(72)，包括与第一金属层(60)电连接的半导体多晶硅层(56)；和控制栅(64)，包括第二金属层。该浮栅(72)被设置成与该源极区(76)和漏极区(74)邻近并且通过第一介电层(54)与该半导体衬底(52)分隔，并且该控制栅的第二金属层(64)通过设置在它们之间的第二介电层(62)电容耦合到该第一金属层(60)。

Description

具有双层浮栅的EPROM单元
背景技术
可编程只读存储器(PROM)芯片是众所周知的，并且被广泛应用到各种计算机设备中。常规的PROM芯片包括形成行和列的金属导体网格。该行和列被形成在芯片中由介电层隔开的不同层上，并且最初包括将各个行/列交叉点互相连接的导电熔丝。每个交叉点提供1比特位(bit)。为了编程该芯片，将相对较高的电流选择性地路由到特定的熔丝以使得它们烧断。在该电路的二进制逻辑中，仍然保存有熔丝的交叉点的值为1，而那些熔丝烧断的交叉点的值为0。
修正类型的PROM芯片也是已知的。N(negative)沟道金属氧化物半导体(NMOS)芯片被研制出来，其允许单独地而不是在阵列中寻址比特位，并且使用不同的熔丝技术。这种非标准PROM芯片被用于喷墨打印头等设备中。虽然与标准PROM技术有不同，但是基本上是以相同的方式来编程和使用NMOS芯片。熔丝被选择性地烧断以将每个比特位编程为预期的二进制状态。
以这种方式编程和使用ROM芯片有一些缺点。如果最初没有正确对芯片编程，就没有办法来修正它，那么该芯片就必须被丢弃。此外，熔丝相对较大并且不可靠。例如在喷墨打印头电路中，熔丝会在编程期间破坏该喷墨孔层，并且在熔丝烧断后，该熔丝的金属残骸会掉落在墨水中导致笔尖(pen)堵塞或者打印质量变差。
近年来，还研发出了电可编程只读存储器(EPROM)设备。与典型的PROM芯片不同，EPROM芯片不包含熔丝。与典型的ROM芯片相似，EPROM包括行和列的导电网格。每个交叉点的单元具有两个栅极(gate)，其通过作为电介质的薄氧化层相互分隔。该栅极之一称为浮栅(floating gate)，另一个称为控制栅或输入栅。该浮栅到该行的唯一链接是通过控制栅。空(blank)EPROM的所有栅极是完全打开的，每个单元的值被设定为1。也就是说，该浮栅最初完全没有电荷，使得该阈值电压较低。
为了使该比特位的值变为0，向该控制栅和漏极(drain)施加编程电压(例如10-16伏)。该编程电压将激励电子吸引到浮栅，从而增加该阈值电压。该激励电子穿过并俘获到该薄氧化层的另一侧上，向其施加负电荷。这些负电荷电子作为该控制栅和浮栅之间的势垒作用。在该EPROM单元使用期间，单元传感器监视该单元的阈值电压。如果该阈值电压较低(低于阈值水平)，则该单元的值为1。如果该阈值电压较高(高于阈值水平)，则该单元的值为0。
因为EPROM在每个交叉点有两个栅极，所以与标准NMOS或PROM芯片相比，EPROM芯片需要增加额外的层。因此，虽然可以通过在相同的应用中应用EPROM电路来消除NMOS电路中的熔丝的一些缺点，但是该EPROM单元的使用或者需要为该芯片提供额外的层而增加了该芯片的成本和复杂性，或者需要提供单独的EPROM芯片。
附图说明
根据以下说明并结合附图可以清楚本发明的各种特征和优点，它们通过示例的方式说明了本发明的特征，其中：
图1A是一种典型EPROM晶体管的示意图；
图1B是一种典型EPROM晶体管的可选示意图；
图2是示出了一种典型EPROM芯片中的电路层的截面图；
图3是示出了一个喷墨打印头电路实施例中的层的截面图；
图4是能够用于图3所示电路层中的一个EPROM晶体管实施例的示意图；
图5是用于编程图4的EPROM晶体管的电路的示意图；
图6是结合到改进层EPROM晶体管的实施例中的EPROM阵列的示意图。
具体实施方式
现在将对附图所示的典型实施例进行说明，这里将使用特定的语言描述相同部件。然而可以理解这不是对本发明的范围的限制。相关领域的技术人员在本说明书的基础上所作出的对这里所述的发明特征的变体和进一步修改，以及如这里所述本发明的原理的其他应用，都被认为是在本发明的范围之内。
发明人认识到可以使用电可编程只读存储器或EPROM来去除例如在喷墨打印头和其他应用中的NMOS电路中的熔丝。EPROM单元不包含熔丝，并且相对于NMOS比特位具有多个优点。
图1A和1B示出了EPROM单元或比特位10的两个不同的示意图。EPROM单元一般包括输入栅12(也称为控制栅)，浮栅14，以及包括源极18和漏极20的半导体衬底16。如图1B所示，该衬底具有于分别与源极和漏极相邻的N+掺杂区，和在它们之间的p掺杂区22。该控制栅和浮栅通过它们之间的介电材料24电容耦合到一起，从而控制栅电压耦合到该浮栅。在浮栅14和半导体衬底16之间还设置有另一介电材料层26。
漏极20上的高电压偏置产生高能“热”电子。控制栅12和漏极之间的正电压偏置将这些热电子中的一些拉到浮栅14上。由于电子被拉到该浮栅上，所以该单元的阈值电压，也即使得该栅极/漏极传导电流所需的电压，会增加。如果有足够的电子被拉到该浮栅上，那么这些电子将会阻挡电流流动以使得该阈值电压最终增加到超过所需阈值电压(例如该电路的工作电压)的水平。这将导致该单元在该电压电平阻挡电流，从而将该单元的工作状态从1变为0。在对该单元编程后，在正常工作期间使用单元传感器(未示出)来检测该EPROM单元的状态。
因为EPROM单元在每个比特位位置包括两个栅极，所以这些芯片需要比PROM或NMOS芯片更多的层。如图2所示是一种典型EPROM芯片30的层的截面图。在半导体硅衬底32上面设置的是栅氧化层36。在该栅氧化层上面设置的是多晶硅材料38，其中形成浮栅(图1中的14)。当被正确掺杂时，该多晶硅材料作为导体工作。该栅氧化层36作为浮栅和半导体衬底之间的介电层(图1中的26)工作。
在该浮栅层上面设置的是另一栅氧化材料层40，其提供了另一介电层，在其上面是另一多晶硅层42，其中形成控制栅(图1中的12)。在该控制栅层上面设置的是被另一介电层46分隔的一个或多个金属层44、48。该金属层为该EPROM电路提供行和列线，并且形成该控制栅、漏极和该电路其他部件之间的各种电连接。
典型EPROM电路中的这些电路层与典型PROM电路(例如用于喷墨打印头中的)中发现的层形成对比。图3给出了喷墨控制PROM芯片50中的层的截面图。该芯片包括半导体衬底52，在其上面是氧化层54(例如二氧化硅，SiO2)，然后是多晶硅层56，介电层58，然后是金属1层60和金属2层64，这些金属层被介电层62分隔。
该两个金属层60、64为该电路和其他电路连接提供行和列线。显然地，该层结构中缺少形成EPROM单元所需的额外的多晶硅层和栅电介质。在这种电路中实现EPROM的前期尝试集中在增加额外的处理步骤以增加另外的浮栅和栅电介质。另一个选择是增加一个单独的EPROM芯片。这两个选择都增加了复杂性和成本。
有利地，发明人研发出了一种使用这种PROM芯片中的层提供EPROM功能的结构和方法，而不需要增加处理层和成本。如图4所示是使用图3所示的喷墨笔尖控制芯片的已有层设计和制造的EPROM比特位70的示意图。这种结构通过在金属1层60和金属2层64之间形成电容耦合来实现EPROM。在该金属1和金属2层中形成平行相对的电容偏板。在金属2层中形成的该板构成控制栅。由于这种结构，该层中的电压被电容耦合到金属1层。
在多晶硅层56中形成另一相似的平行结构。金属1层下方的介电层58中的断点(break)被形成以使得金属1层与多晶硅层中的该平行结构互相电连接。从而金属1层和该多晶硅层一起构成浮栅72，其通过介电层54与该硅衬底分隔。利用这种结构，提供EPROM单元所需的控制栅/浮栅结构。
如本说明书中所使用的，术语“金属1”层总是指与该浮栅相关的金属层，术语“金属2”层是指与该控制栅相关的顶部金属层。然而，可以理解，如权利要求中使用的术语“第一金属层”和“第二金属层”可以基于该权利要求的方面而互换。例如，当从上到下描述该EPROM单元时(从控制栅开始)，与该控制栅相关的金属层(金属2)将被称为“第一金属层”，与浮栅相关的金属层(金属1)将被称为“第二金属层”。相反，如果从衬底开始向上描述该单元，则“第一金属层”的名称将会对应于金属1，“第二金属层”将是指金属2。
金属1和金属2层之间的电容可以相对较高。发明人使用碳化硅/氮化硅材料用于该介电层62，使其具有大约6-7的中等程度高的介电常数。因此，该金属1和金属2层之间的电容可以在大约1.5×10-16F/μm2的范围内。通过这一范围内的电容，发明人测试了该金属1和金属2的电容器板每个都具有大约400μm2到大约2500μm2的面积的结构。这些测试显示出了0.37pF到0.6pF的总电容。
图5中提供了用于编程该EPROM晶体管70的电路的示意图。与典型的EPROM单元相似，通过向控制栅64和漏极74施加电压脉冲来编程该EPROM单元。这是为了向浮栅72提供足够数量的热电子。我们希望该源极和漏极之间的电压接近于该电路的击穿电压(breakdownvoltage)。该击穿电压是该晶体管开始与低于阈值电压的栅极(零伏的栅极)导通的(漏极)电压。在一个实施例中，发明人在大约16±1V的电压对EPROM电路编程，其中该电路的击穿电压为15伏。
在图5的电路中，控制栅64通过电阻器78(具有例如100欧姆的电阻)连到漏极74以限制该击穿电压。此外，该沟道(栅极)长度的物理大小，也即在两个栅极下的沟道的长度，可以被控制以改变该击穿电压。例如，栅极长度变窄将会降低击穿电压。在一个实施例中，为此目的，发明人使用3.0μm到3.5μm的栅极长度来代替4μm。
该编程所需的时间是该浮栅电压、被吸引到该浮栅的热电子数量、预期的阈值电压变化、总栅极结构电容和该栅氧化层(衬底和浮栅之间的氧化物)的厚度的函数。该栅氧化层厚度决定了能够到达该浮栅的高能热电子的百分比。在一个实施例中，该浮栅电压在5伏到12伏的范围内，但是也可以使用其他电压范围。该浮栅电压取决于控制栅上的电压以及金属1和金属2层的耦合比。虽然对任何栅氧化层厚度将提供预期的热电子，但是有时该栅氧化层的厚度对于给定的芯片结构是固定的。例如，在一个打印头控制芯片的实施例中，该栅氧化层的厚度被固定在
Figure A20068004908800071
当在接近于击穿电压以更高的电流完成编程时，在编程期间提供的该热电子数量会更高。在一个实施例中，发明人利用25mA的电流进行编程，但是也可以使用其他电流。发明人还考虑了例如20mA的编程电流，并且也可以使用其他电流。发明人使用的阈值电压范围是3伏到7伏，但是也可以使用其他阈值电压范围。在上述参数下，发明人发现可以使用10毫秒的编程时间。然而，也可以使用不同的编程时间，特别是当上述各种参数变化时。例如，该编程时间可以从小于100·s到多达几秒钟(例如4秒)。
该EPROM单元的读取是通过使用该电路中某处的单元传感器(未示出)检测该阈值电压来实现的。检测该阈值电压可以通过设定该栅极/漏极电压和测量对应的电流，或者通过设定该电流和测量该电压来实现。发明人发现该EPROM单元的导通电阻(Ron)在编程前后以大约为2的因子变化。
发明人在实验室环境下制造和测试了这种EPROM单元。在测试设置中，制造了改进的单元来监视浮栅电压。向该栅极和漏极施加电压脉冲以将该EPROM单元编程到预期的阈值电压。为了测试该单元检测该栅极电压，第二探测晶体管(未示出)的栅极被连接到该EPROM单元的浮栅。这就使得该检测晶体管的栅极电压与该浮栅电压相同。该第二晶体管的导通电阻(Ron)与该栅极电压成比例。通过监视该第二晶体管的导通电阻，可以确定该浮栅电压。
图6所示是可以使用这里所述的改进层的EPROM单元生产的EPROM阵列80的部分示意图。在该阵列中，EPROM单元82被布置在行和列中。该EPROM单元82的栅极92全都被连到输入电压Vin(标记为93)。该EPROM单元的漏极83全都通过线90a、90b等连到一起，电阻器94串联到Vin以控制电流。该EPROM晶体管的源极85被连到行晶体管96的漏极，其通过它们的源极连接到列晶体管98a、98b的漏极。该行晶体管96和列晶体管98允许选择特定的EPROM单元进行编程和读取。
连接到所有行的栅极的行线84a、84b选择给定行中的晶体管96。在给定列中的所有行晶体管96的源极被连接到该列的列晶体管98的漏极。每个列晶体管98a、98b的栅极通过列线(未示出)连接到电压源(未示出)。该列晶体管98a、98b的源极连接到公共电压例如接地。为了编程单元，通过对一条行线(例如84a)和一条列线(例如到列晶体管98a的栅极)施加电压来选择该单元，然后施加具有相对高的电压Vin(例如16V)的脉冲。为了检测该单元的状态，以同样的方式施加更低的输入电压Vin脉冲(例如5V)，并且监视电流。在该阵列中，除了在编程时之外，没有高电压跨过该EPROM晶体管的漏极到源极。有利地，没有漏极-栅极电压耦合问题，因为该EPROM晶体管的漏极和栅极一起开关。
发明人发现该行选择晶体管96的尺寸是很重要的，因为它们必须处理例如20mA、25mA或更高的编程电流。为此，发明人使用了宽度为150μm的行选择晶体管。很显然，对于更低的编程电流可以使用更小的尺寸，对于更高的电流将需要更大的尺寸。
在工作中，行信号导通该行中的所有行控制晶体管96。列信号导通被选择的列控制晶体管98。然后施加输入电压Vin，只有那些行和列晶体管都被导通的单元将具有跨过它的全部电压。所有其他单元都会使得该EPROM晶体管的源极浮置。也就是说，该EPROM晶体管的源极不会被驱动到任何固定电压，而是只会浮置到另一终端的电压。在该EPROM晶体管两端没有电压。除了行和列控制晶体管，还可以为每个EPROM单元提供单个控制晶体管。这种结构将为每个单元提供一条控制线，通过单独的控制晶体管来控制每个EPROM单元的工作。这种结构将具有更大的物理尺寸，但是将更直接地与当前用于熔丝的一些控制方案相对应。
发明人以上述方式设计了一种用于在喷墨打印头中提供笔尖ID比特位的2×10的EPROM阵列。在这种结构中，可以通过该电路的移位寄存器提供行和列信号。也就是说，除了单独驱动该行和列线，还可以将各个值移位到移位寄存器中，并且根据该移位寄存器的输出进行驱动。该移位寄存器寻址该2×10阵列的行和列选择。半导体设计领域的技术人员将会清楚，可以以各种方式来配置该电路的几何结构。
发明人基于上述设计制造和编程了4比特位的阵列。在编程后，该EPROM单元保持它们的电荷达一年以上。
这里所述的改进层EPROM单元的可靠性和寿命取决于多个因素。因为该提供浮栅和栅介电结构的层与典型用于EPROM电路中的层相比具有不同的类型和厚度，所得到的设计的一些方面会影响其鲁棒性(robustness)。例如，参照图3和4以及上述材料，用于该EPROM单元70的控制栅64和浮栅72比常规EPROM电路中的对应结构更大。这其中有一部分是因为该分隔控制栅和浮栅的介电层62具有相对较高的电介质厚度。更大的栅结构更可能发生层之间的泄漏，并且会影响该浮栅上的电荷的寿命。
此外，层的平坦度会影响它们的性能。层表面的轻微波动和不同层厚度的变化会导致该层之间的电荷集中和泄漏。例如，在利用图3所示的PROM芯片的层配置的笔尖控制电路中，该多晶硅层56和相邻介电层54、58的厚度和平坦度对于该PROM电路的工作并不重要。这个因素影响了应用到这些层的形成中的质量控制水平。然而，在EPROM电路中，这些因素具有更大的影响。
然而，当能够容忍更低水平的可靠性时，这种结构是有用的，而不需要增加质量控制。这对于喷墨笔尖是对的。喷墨笔尖的设计寿命通常是大约18个月，主要是因为墨盒通常是在制造后不久就售出，并且还因为笔尖到那时就被用光了。因此，如果EPROM单元能够在那个时间周期内可靠地保持它们的电荷，那么该设备不正常工作的可能性就会很小。然而，这种结构可以有效地用于其他应用中，其中通过对该层的平坦度和厚度进行更多的控制以期望得到更高的可靠性。
这里公开的EPROM结构可以代替许多类型电路中的熔丝而不需要增加处理层和成本。这种结构提供了比传统EPROM单元更大但是小于熔丝的单元。以这种方式配置的EPROM单元还可以用于其他目的。由于该浮栅上的电荷是累积的，所以这种结构可以用于存储累积的数量。例如，在喷墨打印头中，EPROM单元可以被连续重编程以追踪打印出的页数或用于其他目的。由于对EPROM单元的编程改变了该单元的阈值电压，所以对于这些单元的连续编程可以用于控制模拟电路，例如产生可变时间延迟。其他应用也是可能的。
可以理解，上述布置是对于本发明原理的应用的示例说明。本领域技术人员将会清楚，可以作出很多修改而不脱离如权利要求中所述的本发明的原理和概念。

Claims (10)

1.一种EPROM单元，包括：
半导体衬底，具有源极区和漏极区；
浮栅，设置成与该源极区和漏极区邻近并且通过第一介电层与该半导体衬底分隔，该浮栅包括与第一金属层电互连的半导体多晶硅层；和
控制栅，包括第二金属层，通过设置在它与第一金属层之间的第二介电材料电容耦合到该第一金属层。
2.根据权利要求1所述的EPROM单元，其中该第一介电材料包括二氧化硅。
3.根据权利要求1所述的EPROM单元，其中该第二介电材料包括碳化硅/氮化硅。
4.根据权利要求1所述的EPROM单元，其中该第一和第二金属层具有大约1.5×10-16F/·m2的电容。
5.根据权利要求1所述的EPROM单元，其中该半导体多晶硅层被掺杂以具有大约每平方30欧姆的电阻。
6.根据权利要求1所述的EPROM单元，还包括设置在该半导体多晶硅层和第一导电金属层之间的第三介电层，该第一导电金属层通过在该第三介电层中形成的间隙接触该半导体多晶硅层。
7.根据权利要求1所述的EPROM单元，其中该单元的浮栅电压在大约5伏到大约12伏的范围内。
8.根据权利要求1所述的EPROM单元，其中该单元的阈值电压在大约3伏到大约7伏的范围内。
9.根据权利要求1所述的EPROM单元，其中施加到该浮栅上的编程电荷是累积的，从而可以对该单元连续充电以存储累积值。
10.根据权利要求1所述的EPROM单元，其中该单元被配置成提供大约25毫安的编程电流。
CN200680049088XA 2005-10-31 2006-07-27 具有双层浮栅的eprom单元 Active CN101346801B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/263,337 US7345915B2 (en) 2005-10-31 2005-10-31 Modified-layer EPROM cell
US11/263,337 2005-10-31
PCT/US2006/029502 WO2007053219A1 (en) 2005-10-31 2006-07-27 Eprom cell with double-layer floating gate

Publications (2)

Publication Number Publication Date
CN101346801A true CN101346801A (zh) 2009-01-14
CN101346801B CN101346801B (zh) 2011-12-14

Family

ID=37996076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680049088XA Active CN101346801B (zh) 2005-10-31 2006-07-27 具有双层浮栅的eprom单元

Country Status (7)

Country Link
US (2) US7345915B2 (zh)
EP (2) EP1946357A1 (zh)
JP (2) JP2009514245A (zh)
KR (1) KR101253800B1 (zh)
CN (1) CN101346801B (zh)
BR (1) BRPI0619718A2 (zh)
WO (1) WO2007053219A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067392A (zh) * 2012-04-30 2014-09-24 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
CN106463419A (zh) * 2014-04-30 2017-02-22 惠普发展公司有限责任合伙企业 集成电路
CN108831885A (zh) * 2018-06-29 2018-11-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
PL2209645T3 (pl) * 2007-11-14 2013-10-31 Hewlett Packard Development Co Natryskowa głowica drukująca ze współdzielonymi liniami danych
US9378443B2 (en) 2009-05-14 2016-06-28 Ascensia Diabetes Care Holding Ag Calibration coded sensors and apparatus, systems and methods for reading same
US9632055B2 (en) * 2010-11-12 2017-04-25 Ascensia Diabetes Care Holdings Ag Auto-coded analyte sensors and apparatus, systems, and methods for detecting same
EP2761656A4 (en) 2011-09-27 2015-06-24 Hewlett Packard Development Co CIRCUIT SELECTING MEMORIES EPROM INDIVIDUALLY AND IN PARALLEL
US8864260B1 (en) * 2013-04-25 2014-10-21 Hewlett-Packard Development Company, L.P. EPROM structure using thermal ink jet fire lines on a printhead
US9047960B2 (en) * 2013-08-02 2015-06-02 Qualcomm Incorporated Flash memory cell with capacitive coupling between a metal floating gate and a metal control gate
WO2015108527A1 (en) * 2014-01-17 2015-07-23 Hewlett-Packard Development Company, L.P. Addressing an eprom on a printhead
WO2015137960A1 (en) * 2014-03-14 2015-09-17 Hewlett-Packard Development Company, L.P. Eprom cell with modified floating gate
WO2015160350A1 (en) * 2014-04-17 2015-10-22 Hewlett-Packard Development Company, L.P. Addressing an eprom on a printhead
US9472288B2 (en) 2014-10-29 2016-10-18 Hewlett-Packard Development Company, L.P. Mitigating parasitic current while programming a floating gate memory array
WO2016122507A1 (en) * 2015-01-29 2016-08-04 Hewlett-Packard Development Company, L.P. Dischargeable electrical programmable read only memory (eprom) cell
US10224335B2 (en) 2015-01-29 2019-03-05 Hewlett-Packard Development Company, L.P. Integrated circuits
KR102380811B1 (ko) * 2017-07-06 2022-03-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 노즐 및 메모리 요소의 선택기
CN108215513B (zh) * 2018-02-05 2019-06-21 杭州旗捷科技有限公司 可变阈值的反馈电路、耗材芯片、耗材
US10861550B1 (en) * 2019-06-06 2020-12-08 Microchip Technology Incorporated Flash memory cell adapted for low voltage and/or non-volatile performance
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142674A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Semiconductor memory device
EP0159601A3 (de) * 1984-04-10 1987-08-19 Hartwig Wolfgang Prof.Dr. Thim Logik-Schaltungsanordnung mit dazu angepasst ausgebildeten Feldeffekt-Transistoren
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
JPH0785493B2 (ja) 1985-06-29 1995-09-13 ソニー株式会社 半導体装置
US5015885A (en) 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5115288A (en) * 1990-06-28 1992-05-19 National Semiconductor Corporation Split-gate EPROM cell using polysilicon spacers
US5032881A (en) 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
US5057447A (en) 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
JP2915583B2 (ja) 1991-01-14 1999-07-05 キヤノン株式会社 画像記録装置
JPH05129621A (ja) 1991-10-31 1993-05-25 Sony Corp 不揮発性メモリ装置の製造方法
JPH0629495A (ja) * 1992-01-07 1994-02-04 Mega Chips:Kk 半導体装置及び製造方法
JPH0637284A (ja) * 1992-01-07 1994-02-10 Mega Chips:Kk 半導体装置及びその製造方法
US5371698A (en) 1992-05-13 1994-12-06 Koehler; Dale R. Random access optical memory
JPH05335586A (ja) 1992-05-27 1993-12-17 Sony Corp 不揮発性記憶素子の製造方法
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
JP3109379B2 (ja) * 1993-05-11 2000-11-13 日本鋼管株式会社 不揮発性メモリセル及びその閾値の調整方法、トランジスタの閾値の調整方法並びに不揮発性記憶装置及びその動作方法
US5931335A (en) 1993-06-10 1999-08-03 Cippitani; Luciano Liquid propane gas tanks and, in particular to cylindrical tanks for vehicles
JPH07302851A (ja) 1994-05-02 1995-11-14 Sony Corp 不揮発性メモリの製造方法
CN1086815C (zh) 1994-05-04 2002-06-26 爱特梅尔股份有限公司 带有区域和通用信号线路的可编程逻辑装置
US5610635A (en) * 1994-08-09 1997-03-11 Encad, Inc. Printer ink cartridge with memory storage capacity
JP2663887B2 (ja) * 1994-11-29 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
US5625211A (en) 1995-01-12 1997-04-29 Actel Corporation Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling
JP3108306B2 (ja) * 1995-01-27 2000-11-13 三洋電機株式会社 不揮発性半導体メモリ装置
JP2782501B2 (ja) * 1995-04-14 1998-08-06 株式会社 半導体エネルギー研究所 不揮発性半導体メモリ装置の作製方法
US5716874A (en) 1996-02-20 1998-02-10 United Microelectronics Corporation Method of fabricating EPROM memory by individually forming gate oxide and coupling insulator
US6113208A (en) 1996-05-22 2000-09-05 Hewlett-Packard Company Replaceable cartridge for a printer including resident memory with stored message triggering data
US5773862A (en) 1996-08-27 1998-06-30 Zycad Corporation Floating gate FGPA cell with separated select device
JPH1084053A (ja) 1996-09-09 1998-03-31 Matsushita Electron Corp 半導体記憶装置の製造方法
JPH10200000A (ja) 1997-01-14 1998-07-31 Hitachi Ltd 半導体集積回路装置の製造方法
US5880991A (en) 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
KR100218275B1 (ko) * 1997-05-09 1999-09-01 윤종용 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
JPH11274327A (ja) 1998-03-23 1999-10-08 Oki Electric Ind Co Ltd 不揮発性記憶装置及び不揮発性記憶装置の製造方法
US6543183B1 (en) * 1998-10-02 2003-04-08 Mcnaughton, Incorporated Flexible vase
US6439697B1 (en) 1999-07-30 2002-08-27 Hewlett-Packard Company Dynamic memory based firing cell of thermal ink jet printhead
US6255164B1 (en) 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
US7019866B1 (en) 1999-08-30 2006-03-28 Hewlett-Packard Development Company, L.P. Common communication bus and protocol for multiple injet printheads in a printing system
US6325483B1 (en) 2000-07-19 2001-12-04 Hewlett-Packard Company Techniques for increasing ink-jet pen identification information in an interconnect limited environment
JP2002164447A (ja) * 2000-11-28 2002-06-07 Sharp Corp 不揮発性半導体メモリの製造方法
US6616260B2 (en) 2001-05-25 2003-09-09 Hewlett-Packard Development Company, L.P. Robust bit scheme for a memory of a replaceable printer component
JP2002368139A (ja) 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 不揮発性メモリ素子
DE10141962A1 (de) * 2001-08-28 2003-03-20 Koninkl Philips Electronics Nv Nicht-flüchtiger Halbleiterspeicher
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6528842B1 (en) 2001-12-31 2003-03-04 Jet City Electronics, Inc. Electronically erasable memory cell using CMOS technology
TW535265B (en) 2002-04-29 2003-06-01 Powerchip Semiconductor Corp Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US6794908B2 (en) 2002-05-31 2004-09-21 Honeywell International Inc. Radiation-hard circuit
US6882573B2 (en) * 2002-08-13 2005-04-19 General Semiconductor, Inc. DMOS device with a programmable threshold voltage
US6762093B2 (en) 2002-08-21 2004-07-13 Micron Technology, Inc. High coupling floating gate transistor
US6818936B2 (en) 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US7249825B2 (en) 2003-05-09 2007-07-31 Hewlett-Packard Development Company, L.P. Fluid ejection device with data storage structure
US7311385B2 (en) * 2003-11-12 2007-12-25 Lexmark International, Inc. Micro-fluid ejecting device having embedded memory device
JP2005285225A (ja) * 2004-03-30 2005-10-13 Seiko Instruments Inc 不揮発性メモリ回路及び半導体装置
CN1947253A (zh) * 2004-04-09 2007-04-11 株式会社半导体能源研究所 限幅器以及采用限幅器的半导体器件
US7278703B2 (en) 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Fluid ejection device with identification cells
US7488056B2 (en) 2004-04-19 2009-02-10 Hewlett--Packard Development Company, L.P. Fluid ejection device
US7278715B2 (en) 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Device with gates configured in loop structures
US7497536B2 (en) 2004-04-19 2009-03-03 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7436020B2 (en) 2004-06-30 2008-10-14 Micron Technology, Inc. Flash memory with metal-insulator-metal tunneling program and erase
US7064030B2 (en) * 2004-10-08 2006-06-20 Freescale Semiconductor, Inc. Method for forming a multi-bit non-volatile memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067392A (zh) * 2012-04-30 2014-09-24 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
CN104067392B (zh) * 2012-04-30 2016-10-26 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
CN106463419A (zh) * 2014-04-30 2017-02-22 惠普发展公司有限责任合伙企业 集成电路
CN106463419B (zh) * 2014-04-30 2019-05-14 惠普发展公司有限责任合伙企业 集成电路
CN108831885A (zh) * 2018-06-29 2018-11-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法
CN108831885B (zh) * 2018-06-29 2022-08-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法

Also Published As

Publication number Publication date
KR20080066062A (ko) 2008-07-15
US9899539B2 (en) 2018-02-20
WO2007053219A1 (en) 2007-05-10
US20070097745A1 (en) 2007-05-03
JP5697651B2 (ja) 2015-04-08
JP2013080948A (ja) 2013-05-02
US7345915B2 (en) 2008-03-18
JP2009514245A (ja) 2009-04-02
EP1946357A1 (en) 2008-07-23
BRPI0619718A2 (pt) 2011-10-11
EP3787035A1 (en) 2021-03-03
KR101253800B1 (ko) 2013-04-12
US20080112225A1 (en) 2008-05-15
CN101346801B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
CN101346801B (zh) 具有双层浮栅的eprom单元
EP1994553B1 (en) Gate-coupled eprom cell for printhead
US7742331B2 (en) Nonvolatile semiconductor memory device and data erase/write method thereof
US8067815B2 (en) Aluminum copper oxide based memory devices and methods for manufacture
US8378331B2 (en) Nonvolatile semiconductor memory device
US9478307B2 (en) Memory device, writing method, and reading method
US20170062449A1 (en) Memory cell having closed curve structure
JP2001067885A (ja) フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法
JP2007293969A (ja) 不揮発性メモリセルおよびそれを用いた半導体装置および不揮発性メモリの形成方法
CN101336417A (zh) 致密只读存储器
US7805687B2 (en) One-time programmable (OTP) memory cell
BRPI0619718B1 (pt) Eprom cell
WO2007052207A1 (en) Memory matrix composed of memory cells each constituted by a transistor and a memory element connected in parallel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant