CN108831885B - 改善pmos otp性能的方法 - Google Patents

改善pmos otp性能的方法 Download PDF

Info

Publication number
CN108831885B
CN108831885B CN201810696878.1A CN201810696878A CN108831885B CN 108831885 B CN108831885 B CN 108831885B CN 201810696878 A CN201810696878 A CN 201810696878A CN 108831885 B CN108831885 B CN 108831885B
Authority
CN
China
Prior art keywords
floating gate
metal wire
programming
voltage
improved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810696878.1A
Other languages
English (en)
Other versions
CN108831885A (zh
Inventor
袁苑
陈瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810696878.1A priority Critical patent/CN108831885B/zh
Publication of CN108831885A publication Critical patent/CN108831885A/zh
Application granted granted Critical
Publication of CN108831885B publication Critical patent/CN108831885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

本发明公开了一种改善PMOS OTP性能的方法，在存储器金属层设置一条金属线，所述金属线横跨存储器的浮栅，且两侧包住浮栅，在金属线上接上控制电源。当在浮栅上的金属线上施加正电压时，抵消部分浮栅上的耦合电容，沟道漏电减少，改善编程干扰性能；当在当在浮栅上的金属线上施加负电压时，更多的负电荷耦合在浮栅上，得到同样的电流下编程电压降低，编程速度提高，窗口更大。

Description

改善PMOS OTP性能的方法
技术领域
本发明涉及半导体存储器件制造领域，特别是指一种PMOS的制造方法。
背景技术
在目前的半导体应用领域中，OTP(One Time Program,一次编程)以其和CMOS工艺兼容性高，不增加光刻层数，价格便宜，得到了很多小容量产品设计者的青睐。
目前市场主流的OTP是一个cell单元由PMOS的选择管和PMOS的浮栅管组成，如图1所示，器件包含有4路端口：SG,SL,BL,NW。由于两个管子做在同一个N阱里，没有不同阱之间的隔离考虑，cell的尺寸可以做的很小，尤其对于一些较大容量的产品，更具吸引力。
PMOS OTP的工作原理：在读操作时，PMOS的浮栅是在编程后被充电，cell保持开启状态。PMOS OTP中的开启状态是指，在位线BL上加上-VPP的高电压产生HCI(热载流子注入)，产生的热电子扫入浮栅中，加上N阱，位线BL和源端共同耦合的电容，使得cell电流较大，OTP开启。未编程的cell单元的浮栅无电荷，cell保持关闭状态。
编程操作时，伴随沟道热电子注入，浮栅的电势会被浮栅充电或者被漏端、源端以及阱端所耦合。
在目前设计的IP里，存在金属层的走线包浮栅有0.2微米的宽度的情况。随着逻辑电路部分尺寸越来越小，接触孔介质层的厚度也在相应变薄，金属层到浮栅之间的距离也更小，金属层耦合到浮栅的电容变得不可忽略。
发明内容
本发明所要解决的技术问题在于提供一种改善PMOS OTP性能的方法。
为解决上述问题，本发明所述的改善PMOS OTP性能的方法，是在存储器金属层设置一条金属线，所述金属线横跨存储器的浮栅，且两侧包住浮栅，在金属线上接上控制电源。
进一步地，所述金属线包住存储器的浮栅，重叠范围为0.2～0.4微米.
进一步地，所述在金属线上接上控制电源，是增加一路电源管脚，控制浮栅上的电压，能在正电压与负电压之间转换。
进一步地，在存储器需要减小初始漏电、改善编程干扰时，在浮栅上施加0～5V的正电压；当需要提高编程效率、提高速度时，在浮栅上施加负电压。
进一步地，当在浮栅上的金属线上施加正电压时，抵消部分浮栅上的耦合电容，沟道漏电减少，改善编程干扰性能；当在当在浮栅上的金属线上施加负电压时，更多的负电荷耦合在浮栅上，得到同样的电流下编程电压降低，编程速度提高，窗口更大。
本发明所述的改善PMOS OTP性能的方法，在保持OTP单元尺寸不变大的前提下，通过在金属层上增加一位电源，控制该电源的极性以改变金属层对浮栅的耦合电容，起到改善OTP的编程干扰性能或扩大编程窗口的作用。
附图说明
图1是存储器cell单元的结构示意图，由两个PMOS组成。
图2是本发明所述的方法中的版图，中间增加一道金属线M1。
具体实施方式
本发明所述的改善PMOS OTP性能的方法，如图2所示，在存储器金属层额外设置一条金属线M1，所述金属线横跨存储器的浮栅，且两侧包住浮栅FG，重叠范围为0.2～0.4微米。SAB是金属合金物保护层，其主要材质为氧化硅或者氮化硅或者氮氧化硅，其上方不生长金属硅化物。在金属线上接上控制电源，即在电位设置时，在原有的SL、WL、BL、NW四路电源的基础上，再加入一路浮栅FG的电源，通过M1加入电位，使得浮栅FG上的M1可以加入正电压或者负电压即增加一路电源管脚，控制浮栅上的电压，能在正电压与负电压之间转换。
在存储器需要减小初始漏电、改善编程干扰时，在浮栅上施加0～5V的正电压；当需要提高编程效率、提高速度时，在浮栅上施加负电压。
具体原理是：在浮栅上金属线接不同的电压时，金属线对浮栅的耦合电位不同。当在浮栅上的金属线上施加正电压时，可以中和部分初始状态下浮栅上耦合的电子，减小初始状态的漏电，改善编程干扰性能；当在浮栅上的金属线上施加负电压时，增加了浮栅上耦合的电子数，即增加了编程的有效电子，在获取同样编程电流的情况下，可减短编程的时间，使OTP速度更快，编程效率更高，窗口更大。
从仿真以及实测数据表明，当浮栅上有金属线跨过时，OTP的初始漏电比没有金属线跨过时大两个数量级。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种改善PMOS OTP性能的方法，其特征在于：在存储器金属层设置一条金属线，所述金属线横跨存储器的浮栅，且一侧与浮栅重叠，在金属线上接上控制电源；
所述金属线包住存储器的浮栅，重叠范围为0.2～0.4微米，所述金属线的另一侧与浮栅错开一段距离，即金属线的一侧边沿位于浮栅的上方，另一侧边沿位于浮栅上方投影范围之外；
所述在金属线上接上控制电源，是增加一路电源管脚，控制浮栅上的电压，能在正电压与负电压之间转换；
在存储器需要减小初始漏电、改善编程干扰时，在浮栅上施加0～5V的正电压；当需要提高编程效率、提高速度时，在浮栅上施加负电压；
当在浮栅上的金属线上施加正电压时，抵消部分浮栅上的耦合电容，沟道漏电减少，改善编程干扰性能；当在当在浮栅上的金属线上施加负电压时，更多的负电荷耦合在浮栅上，得到同样的电流下编程电压降低，编程速度提高，窗口更大。
CN201810696878.1A 2018-06-29 2018-06-29 改善pmos otp性能的方法 Active CN108831885B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810696878.1A CN108831885B (zh) 2018-06-29 2018-06-29 改善pmos otp性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810696878.1A CN108831885B (zh) 2018-06-29 2018-06-29 改善pmos otp性能的方法

Publications (2)

Publication Number Publication Date
CN108831885A CN108831885A (zh) 2018-11-16
CN108831885B true CN108831885B (zh) 2022-08-16

Family

ID=64134682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810696878.1A Active CN108831885B (zh) 2018-06-29 2018-06-29 改善pmos otp性能的方法

Country Status (1)

Country Link
CN (1) CN108831885B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
CN1545707A (zh) * 2001-08-25 2004-11-10 非易失性半导体存储器及其操作方法
CN101132025A (zh) * 2007-10-10 2008-02-27 北京芯技佳易微电子科技有限公司 一种非易失性存储器件及其设计方法
CN101335271A (zh) * 2007-06-29 2008-12-31 上海宏力半导体制造有限公司 一次性可编程器件及其制造方法
CN101346801A (zh) * 2005-10-31 2009-01-14 惠普开发有限公司 具有双层浮栅的eprom单元
CN101441889A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 Otp存储器单元及其读取和编程方法
CN102427066A (zh) * 2011-12-05 2012-04-25 上海先进半导体制造股份有限公司 Cmos一次性可编程只读存储器及其制造方法
CN103094282A (zh) * 2011-10-28 2013-05-08 上海华虹Nec电子有限公司 P型一次性可编程器件结构
CN106206591A (zh) * 2014-04-02 2016-12-07 力旺电子股份有限公司 具有辅助栅极的非易失性存储器单元结构
CN107104105A (zh) * 2016-01-28 2017-08-29 台湾积体电路制造股份有限公司 具有浮栅屏蔽部件的一次性可编程（otp）存储单元及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
CN1545707A (zh) * 2001-08-25 2004-11-10 非易失性半导体存储器及其操作方法
CN101346801A (zh) * 2005-10-31 2009-01-14 惠普开发有限公司 具有双层浮栅的eprom单元
CN101335271A (zh) * 2007-06-29 2008-12-31 上海宏力半导体制造有限公司 一次性可编程器件及其制造方法
CN101132025A (zh) * 2007-10-10 2008-02-27 北京芯技佳易微电子科技有限公司 一种非易失性存储器件及其设计方法
CN101441889A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 Otp存储器单元及其读取和编程方法
CN103094282A (zh) * 2011-10-28 2013-05-08 上海华虹Nec电子有限公司 P型一次性可编程器件结构
CN102427066A (zh) * 2011-12-05 2012-04-25 上海先进半导体制造股份有限公司 Cmos一次性可编程只读存储器及其制造方法
CN106206591A (zh) * 2014-04-02 2016-12-07 力旺电子股份有限公司 具有辅助栅极的非易失性存储器单元结构
CN107104105A (zh) * 2016-01-28 2017-08-29 台湾积体电路制造股份有限公司 具有浮栅屏蔽部件的一次性可编程（otp）存储单元及其制造方法

Also Published As

Publication number Publication date
CN108831885A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
JP4068781B2 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US9406689B2 (en) Logic finFET high-K/conductive gate embedded multiple time programmable flash memory
JP5613188B2 (ja) プログラマブルロジックスイッチ
CN108346662B (zh) 单层多晶硅非易失性存储单元的操作方法
US7417897B2 (en) Method for reading a single-poly single-transistor non-volatile memory cell
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
JP2003332475A (ja) 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ
KR100358070B1 (ko) 멀티 비트 플래쉬 메모리 셀 및 이를 이용한 프로그램 방법
CN102427076B (zh) 适用于fpga的栅氧击穿反熔丝配置单元结构
CN108831885B (zh) 改善pmos otp性能的方法
US7772638B2 (en) Non-volatile memory device
CN110021606B (zh) 单层多晶硅非挥发性内存单元
US11973031B2 (en) Reduced pitch memory subsystem for memory device
TWI690927B (zh) 非揮發性記憶體裝置和程式化其之方法
TWI697777B (zh) 快閃記憶體的程式設計電路、程式設計方法及快閃記憶體
KR20090001368A (ko) 불휘발성 반도체 장치
JP6994296B2 (ja) 不揮発性記憶装置及び不揮発性記憶装置のプログラム方法
JP2012060005A (ja) 不揮発性プログラマブルロジックスイッチおよび半導体集積回路
US20110101440A1 (en) Two pfet soi memory cells
JP3998098B2 (ja) 半導体記憶装置
TWI624034B (zh) 單閘極多次寫入非揮發性記憶體的操作方法
CN107658301B (zh) 闪存单元、闪存阵列及其操作方法
JP2004281970A (ja) 電気的に消去可能なプログラマブルロジックデバイス
US8199578B2 (en) Single polysilicon layer non-volatile memory and operating method thereof
US11676917B2 (en) Active protection circuits for semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant