BRPI0619718A2 - célula eprom - Google Patents

célula eprom Download PDF

Info

Publication number
BRPI0619718A2
BRPI0619718A2 BRPI0619718-3A BRPI0619718A BRPI0619718A2 BR PI0619718 A2 BRPI0619718 A2 BR PI0619718A2 BR PI0619718 A BRPI0619718 A BR PI0619718A BR PI0619718 A2 BRPI0619718 A2 BR PI0619718A2
Authority
BR
Brazil
Prior art keywords
eprom
layer
eprom cell
voltage
cell according
Prior art date
Application number
BRPI0619718-3A
Other languages
English (en)
Inventor
Trudy L Benjamin
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of BRPI0619718A2 publication Critical patent/BRPI0619718A2/pt

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

CELULA EPROM. Uma célula EPROM (70) inclui um substrato semicondutor (52) , tendo regiões de fonte e dreno (76, 74) , uma porta flutuante (72) incluindo uma camada de poli-silício semicondutiva (56) interconectada eletricamente com uma primeira camada de metal (60) , e uma porta de controle (64) , incluindo uma segunda camada de metal. A porta flutuante (72) é disposta adjacente às regiões de fonte (76) e dreno (74) e separada do substrato semicondutor (52) por uma primeira camada dielétrica (54) , e a segunda camada de metal (64) da porta de controle é acoplada capacitivamente à primeira camada de metal (60) com uma segunda camada dielétrica (62) entre elas.

Description

"CÉLULA EPROM". Antecedentes
Chips de memória programável somente de leitura (PROM) são bem conhecidos e amplamente usados em uma variedade de dispositivos de computador. Um chip PROM convencional inclui uma grelha de condutores de metal formando colunas e filas. As colunas e filas são formadas em diferentes camadas do chip, separadas por uma camada dielétrica, e inicialmente incluem fusíveis condutores interconectando cada interseção de fila/coluna. Cada interseção provê um bit. Para programar o chip, uma corrente relativamente alta é seletivamente roteada para certos fusíveis para fazê-los queimar. As interseções onde os fusíveis permanecem têm um valor de 1, enquanto aquelas onde os fusíveis foram queimados provêem um valor de 0 na lógica binária do circuito.
Tipos modificados de chips PROM também são conhecidos. Chips de semicondutor de óxido metálico de canal negativo (NMOS) têm sido desenvolvidos os quais permitem bits serem endereçados individualmente, ao invés de em um arranjo, e usam diferente tecnologia de fusível. Tais chips PROM não standard são usados em cabeçotes de impressão de jato de tinta e similares. Não obstante as diferenças com a tecnologia PROM standard, os chips NMOS são programados e usados basicamente do mesmo modo. Os fusíveis são queimados seletivamente para programar cada bit para o estado binário desejado.
Programar e usar chips ROM deste modo tem algumas desvantagens. Se um chip é programado incorretamente inicialmente, não há modo de repará-lo, e o chip deve ser descartado. Adicionalmente, os fusíveis são relativamente grandes, e podem ser não confiáveis. Em circuitos de cabeçote de impressão de jato de tinta, por exemplo, os fusíveis podem danificar a camada de orifícios de jatos durante a programação, e depois que um fusível queima, detritos metálicos do fusível podem ser extraídos para dentro da tinta e provocar um bloqueio em uma caneta, ou resultar em qualidade pobre de impressão.
Em anos recentes, dispositivos programáveis de memória somente de leitura (EPROM) também têm sido desenvolvidos. Ao contrário de chips PROM típicos, os chips EPROM não incluem fusíveis. Como chips ROM típicos, as EPROMs incluem uma grelha condutora de colunas e filas. A célula em cada interseção tem duas portas que são separadas entre si por uma camada fina de óxido que atua como um dielétrico. Uma das portas é chamada uma porta flutuante e a outra é chamada um porta de controle ou porta de entrada. A única ligação da porta flutuante com a fila é através da porta de controle. Uma EPROM em branco tem todas as portas totalmente abertas, proporcionando a cada célula um valor de 1. Isto é, a porta flutuante inicialmente não tem carga, o que faz a voltagem limite ser baixa.
Para mudar o valor do bit para 0, uma voltagem de programação (p.ex., 10 a 16 volts) é aplicada à porta de controle e dreno. Esta voltagem de programação extraí elétrons excitados para a porta flutuante, aumentando assim a voltagem limite. Os elétrons excitados são empurrados por e capturados em o outro lado da camada fina de óxido, proporcionando a ela uma carga negativa. Estes elétrons carregados negativamente atuam como uma barreira entre a porta de controle e a porta flutuante. Durante o uso da célula de EPR0M, um sensor de célula monitora a voltagem limite da célula. Se a voltagem limite for baixa (abaixo do nível limite), a célula tem um valor de 1. Se a voltagem limite for alta (acima do nível limite), a célula tem um valor de zero.
Devido às células EPROM terem duas portas em cada interseção, um chip de EPROM requer camadas adicionais comparado com um chip standard NMOS ou PROM. Conseqüentemente, embora algumas das desvantagens de fusíveis em circuitos NMOS possam ser eliminadas pela aplicação de circuitos de EPROM para a mesma aplicação, o uso de células de EPROM requer ou que chip seja provido com camadas adicionais, o que aumenta o custo e complexidade do chip, ou que um chip EPROM separado seja provido.
Descrição resumida dos desenhos Várias características e vantagens da invenção serão aparentes a partir da descrição detalhada que segue, tomada em conjunção com os desenhos anexos, que juntos ilustram, por meio de exemplo, características da invenção, e onde:
A fig. IA é um diagrama esquemático de um transistor EPROM típico;
A fig. IB é um diagrama esquemático alternativo de um transistor EPROM típico;
A fig. 2 é uma vista de seção transversal mostrando as camadas dos circuitos em um chip EPROM típico;
A fig. 3 é uma vista de seção transversal mostrando as camadas em uma configuração de um circuito de cabeçote de impressão de jato de tinta;
A fig. 4 é um diagrama esquemático de uma configuração de um transistor EPROM que pode ser adaptado para uso com as camadas de circuitos mostradas na fig. 3;
A fig. 5 é um diagrama esquemático de circuitos para programar o transistor EPROM da fig. 4; e
A fig. 6 é um diagrama esquemático de um arranjo de EPROM incorporando uma configuração de um transistor EPROM de camada modificada.
Descrição detalhada
Referência será feita agora a configurações exemplares ilustradas nos desenhos, e linguagem específica será usada aqui para descrever as mesmas. Será todavia entendido que nenhuma limitação do escopo da invenção é dessa forma intencionada. Alterações e modificações adicionais das características inventivas ilustradas aqui, e aplicações adicionais dos princípios da invenção como ilustrados aqui, que ocorreriam a alguém experiente na relevante técnica e em posse desta divulgação, devem ser consideradas dentro do escopo da invenção. O inventor reconheceu que memória somente de leitura programável eletronicamente, ou EPROM, pode ser usada para eliminar fusíveis em circuitos NMOS, tais como em cabeçotes de impressão de jato de tinta e outras aplicações. As células de EPROM não incluem fusíveis, e provêem um número de vantagens em relação a bits NMOS. Dois diagramas esquemáticos diferentes de uma célula ou bit EPROM 10 são mostrados nas figs. IA e IB. Uma célula EPROM geralmente inclui uma porta de entrada 12 (também chamada uma porta de controle) , uma porta flutuante 14, e um substrato semicondutor 16 que inclui uma fonte 18 e um dreno 20. Como mostrado na fig. IB, o substrato é provido com regiões cobertas N+ adjacentes à fonte e dreno, respectivamente e uma região coberta ρ 22 entre elas. A porta de controle e porta flutuante são capacitivamente acopladas entre si, com um material dielétrico 24 entre elas, tal que uma voltagem da porta de controle seja acoplada à porta flutuante. Uma outra camada de material dielétrico 26 também é disposta entre a porta flutuante 144 e o substrato semicondutor 16.
Uma bias [polarização] de alta voltagem no dreno 20 gera elétrons "quentes" energéticos. Uma bias de voltagem positiva entre a porta de controle 12 e o dreno puxa parte destes elétrons quentes para a porta flutuante 14.
À medida que os elétrons são puxados para a porta flutuante, a voltagem limite da célula, isto é, a voltagem requerida para fazer a porta/dreno conduzir corrente, aumenta. Se elétrons suficientes forem puxados para a porta flutuante, aqueles elétrons bloquearão o fluxo de corrente tal que a voltagem limite eventualmente aumentará para um nível acima de uma voltagem limite desejada (p.ex., a voltagem operacional do circuito). Isto fará a célula bloquear a corrente naquele nível de voltagem, o que muda o estado operacional da célula de 1 para zero. Após a programação da célula, um sensor de célula (não mostrado) é usado durante a operação normal para detectar o estado da célula EPROM. Devido as células EPROM incluírem duas portas em cada local de bit, estes chips requerem mais camadas que um chip PROM ou NMOS. É mostrada na fig. 2 uma vista de seção transversal das camadas em um chip EPROM típico 30.
Disposto sobre o topo do substrato de silício semicondutor 32 está um oxido de porta 36. Disposta sobre a camada de óxido de porta está uma camada de material de poli-silício 38, na qual a porta flutuante (14 na fig. 1) é formada. Quando coberto corretamente, este material de poli-silício funciona como um condutor. A camada de óxido de porta 3 6 funciona como uma camada dielétrica (26 na fig. 1) entre a porta flutuante e o substrato semicondutor.
Disposta sobre o topo da camada de porta flutuante está uma outra camada 40 de material de óxido de porta, a qual provê uma outra camada dielétrica, sobre o topo da qual está uma outra camada de poli-silício 42, na qual a porta de controle (12 na fig. 1) é formada. Dispostas sobre o topo da camada de porta de controle estão uma ou mais camadas metálicas 44, 48, separadas por uma outra camada dielétrica 46. As camadas metálicas provêm linhas de filas e colunas para o circuito EPROM, e também produzem as várias conexões elétricas entre a porta de controle, o dreno, e outros componentes do circuito.
Estas camadas de circuito em um circuito EPROM típico estão em contraste com as camadas encontradas em um circuito PROM típico, tal como aquelas usadas em um cabeçote de impressão de jato de tinta. Uma vista de seção transversal destas camadas em um chip PROM de controle de jato de tinta 50 é dada na fig. 3. Este chip inclui um substrato semicondutor 52, sobre o topo do qual está uma camada de óxido 54 (tal como dióxido de silício, SiO2), seguida por uma camada de' poli-silício 56, uma camada dielétrica 58, então uma camada 1 de metal 60 e uma camada 2 de metal 64, estas camadas metálicas sendo separadas por uma camada dielétrica 62.
Estas duas camadas metálicas 60, 64 provêm as linhas de filas e colunas para o circuito, e outras conexões do circuito. Será aparente que esta configuração de camadas carece de uma camada adicional de poli-silício e dielétrica de porta que seriam necessárias para a criação de uma célula EPROM. Tentativas anteriores de implementar EPROM's deste tipo de circuito se focaram em acrescentar etapas adicionais de processo para acrescentar uma porta flutuante e dielétrico de porta extras. Uma outra opção é acrescentar um chip EPROM separado. Ambas destas opções acrescentam complexidade e custos.
Vantajosamente, o inventor desenvolveu uma estrutura e método para prover funcionalidade de EPROM usando as camadas neste chip PR0M, sem acrescentar camadas de processo e custos. É mostrado na fig. 4 um diagrama esquemático de um bit EPR0M 70 que foi projetado e fabricado usando as camadas existentes do chip de controle de caneta de jato de tinta mostrada na fig. 3. Esta configuração implementa EPROM criando um acoplamento capacitivo entre a camada de metal 1 60 e a camada de metal 2 64. Placas capacitoras opostas paralelas são formadas nas camadas de metal 1 e metal 2. A placa formada na camada de metal 2 cria uma porta de controle. Por causa desta configuração, a voltagem nesta camada estará capacitivamente acoplada à camada de metal 1. Uma outra estrutura paralela similar é formada na camada de poli-silício 56. Uma ruptura na camada dielétrica 58 abaixo da camada de metal 1 é criada para permitir a camada de metal um ser interconectada eletricamente com esta estrutura paralela na camada de poli-silício. A camada de metal Iea camada de poli-silício portanto criam juntas uma porta flutuante 72, que é separada do substrato de silício pela camada dielétrica 54. Com este arranjo, a estrutura de porta de controle/porta flutuante necessária para uma célula EPROM é provida. Como usado nesta descrição, o termo camada de "metal 1" sempre se refere à camada de metal que está associada com a porta flutuante, e o termo camada de "metal 2" se refere à camada de metal superior, que está associada com a porta de controle. Entretanto, deve ser entendido que os termos "primeira camada de metal" e "segunda camada de metal" como usados nas reivindicações podem ser trocados entre si, dependendo da perspectiva da reivindicação. Por exemplo, quando descrevendo a célula EPROM de cima para baixo (começando da porta de controle), a camada de metal associada com a porta de controle (metal 2), será referida como a "primeira camada de metal", e a camada de metal associada com a porta flutuante (metal 1) será referida como a "segunda camada de metal".
Reciprocamente, se a célula for descrita a partir do substrato para cima, a designação da "primeira camada de metal" corresponderá ao metal 1, e a "segunda camada de metal" se referirá ao metal 2.
A capacitância entre as camadas de metal 1 e metal 2 pode ser relativamente alta. 0 inventor usou um material de carbeto de silícoi/nitreto de silício para a camada dielétrica 62 que tem uma constante dielétrica moderadamente alta de cerca de 6 a cerca de 7.
Conseqüentemente, a capacitância entre as camadas de metal 1 e metal 2 pode estar na faixa de cerca de 1,5 χ 10^-16 F/μm2. Com uma capacitância nesta faixa, o inventor testou configurações nas quais cada uma das placas de capacitor de metal 1 e metal 2 tem uma área de cerca de 400 μm2 a cerca de 2500 μm2 a 400. Estes testes mostraram uma capacitância total de 0,37 preferivelmente a 0,6 preferivelmente.
Um diagrama esquemático dos circuitos para programar o transistor EPROM 70 é provido na fig. 5. A programação da célula EPROM, como células EPROM típicas, é feita aplicando um pulso de voltagem à porta de controle 64 e dreno 74. Isto é feito para prover uma quantidade adequada de elétrons quentes para a porta flutuante 72. É desejável que a voltagem entre a fonte e o dreno esteja próxima à voltagem de colapso do circuito. A voltagem de colapso é a voltagem (do dreno) na qual o transistor começa a conduzir com a porta abaixo da voltagem limite (portão em zero volts). Em uma configuração, o inventor programou o circuito EPROM em uma voltagem de cerca de 16 ± 1 V onde o circuito tem uma voltagem de colapso de 15 volts.
No circuito da fig. 5, a porta de controle 64 está ligada ao dreno 74 com um resistor 78 (tendo uma resistência de, p.ex., 100 ohms) para limitar a corrente de colapso. Adicionalmente, o tamanho físico do comprimento do canal (porta) - isto é, o comprimento do canal sob ambas as portas - pode ser manipulado para modificar a voltagem de colapso. Por exemplo, um comprimento de porta mais estreito reduzirá a voltagem de colapso. Em uma configuração, o inventor usou um comprimento de porta de 3, 0 μm a 3,5 μm, ao invés de 4 μm para este propósito.
O tempo requerido para programar é uma função da voltagem da porta flutuante, da quantidade de elétrons quentes extraídos para a porta flutuante, da mudança de voltagem limite desejada, da capacitância total da estrutura de portas, e da espessura do óxido de porta (o oxido entre o substrato e a porta flutuante). A espessura de óxido de porta determina a porcentagem de elétrons quentes energéticos que são capazes de alcançar a porta flutuante. Em uma configuração, a voltagem da porta flutuante está na faixa de 5 volts a 12 volts, embora outras faixas de voltagens possam ser usadas. A voltagem da porta flutuante depende da voltagem na porta de controle e da razão de acoplamento das camadas de metal 1 e metal 2. Embora os elétrons quentes desejados sejam providos com qualquer espessura de óxido de porta, a espessura do óxido de porta algumas vezes será fixa para uma dada configuração de chip. Por exemplo, em uma configuração de um chip de controle de cabeçote de impressão, a espessura do óxido de porta é fixa em 700 Á. A quantidade de elétrons quentes providos durante a programação é mais alta quando a programação é feita próxima à voltagem de colapso, e com corrente mais alta. Em uma configuração, o inventor programou com uma corrente de 2 5 mA, embora outras correntes também possam ser usadas. 0 inventor também contemplou uma corrente de programação de 2 0 mA, por exemplo, e outras correntes também podem ser usadas. Uma faixa para a voltagem limite que inventor usou é de 3 volts a 7 volts, mas outras faixas de voltagem limite também podem ser usadas. Sob os parâmetros acima, o inventor descobriu que um tempo de programação de 10 milissegundos pode ser usado.
Entretanto, tempos de programação diferentes também podem ser usados, particularmente se os vários parâmetros mencionados acima forem variados. Por exemplo, o tempo de programação pode variar de menos que 10 0 *s a tanto quanto vários segundos (p.ex., 4 segundos).
A leitura das células EPROM é feita detectando a voltagem limite usando um sensor de célula (não mostrado) em qualquer lugar no circuito. A detecção da voltagem limite pode ser feita ou definindo a voltagem de porta/dreno e medindo a correspondente corrente, ou definindo a corrente e medindo a voltagem. 0 inventor descobriu que a
resistência on (Ron) da célula EPROM muda por um fator de cerca de 2 antes e após a programação.
0 inventor construiu e testou este tipo de célula EPROM em uma preparação de laboratório. Na preparação de teste, uma célula modificada foi construída para monitorar a voltagem da porta flutuante. Um pulso de voltagem foi aplicado à porta e dreno para programar a célula EPROM para uma voltagem limite desejada. Para testar a célula quanto à detecção da voltagem de porta, a porta de um segundo transistor de sentido (não mostrado) foi conectada à porta flutuante da célula EPROM. Isto faz a voltagem de porta do transistor de sentido ser a mesma que a voltagem da porta flutuante. A resistência on (Ron) do segundo transistor é proporcional à voltagem de porta.
Monitorando a resistência on do segundo transistor, a voltagem da porta flutuante pode ser determinada. É mostrado na fig. 6 um diagrama esquemático parcial de um arranjo EPROM 80 que pode ser produzido usando a célula EPROM de camada modificada divulgada aqui. Neste arranjo, as células EPROM 82 são arranjadas em filas e colunas. As portas 92 das células EPROM 82 são todas ligadas à voltagem de entrada Vin (designada em 93) . Os drenos 83 das células EPROM são todos ligados entre si através das linhas 90a, 90b, etc., com um resistor 94 em série com Vin para controlar a corrente. As fontes 85 dos transistores EPROM são ligadas aos drenos dos transistores de fila 96, que são ligados por suas fontes aos drenos dos transistores de coluna 98a, 98b. Os transistores de fila 96 e transistores de coluna 98 permitem a seleção das células EPROM específicas, tanto para a programação quanto a leitura.
As linhas de filas 84a, 84b se conectam às portas de todos os transistores selecionados de fila 96 em uma dada fila. As fontes de todos os transistores de fila 96 em uma dada coluna são conectadas ao dreno do transistor de coluna 98 para aquela coluna. As portas de cada transistor de coluna 98a, 98b são conectadas a uma fonte de voltagem (não mostrada) através das linhas de colunas (não mostradas). As fontes dos transistores de coluna 98a 98b são conectadas a uma voltagem comum, tal como o terra. Para programar uma célula, a célula é selecionada aplicando uma voltagem a uma linha de filas (p.ex., 84a) e uma linha de colunas (p.ex., à porta do transistor de coluna 98a) , e então um pulso de voltagem relativamente alta Vin (p.ex., 16 V) é aplicado. Para detectar a condição da célula, um pulso de voltagem de entrada inferior Vin (p.ex., 5 V) é aplicado do mesmo modo, e a corrente é monitorada. Neste arranjo, não há voltagem alta através do dreno para a fonte do transistor EPROM exceto quando programando. Vantajosamente, não há preocupações com acoplamento de voltagem de porta porque o dreno e porta dos transistores EPROm comutam entre si. O inventor descobriu que o tamanho dos transistores selecionados de fila 96 é significativo porque eles devem lidar com a corrente de programação, tal como 2 0 mA, 2 5 mA, ou mais alta. Para este propósito, o inventor usou transistores selecionados de fila tendo uma largura de 150 μm. Será aparente que tamanhos menores podem ser usados para corrente de programação mais baixa, e tamanhos maiores serão necessários para corrente mais alta.
Em operação, um sinal de fila liga todos os transistores de controle de fila 96 naquela fila. Um sinal de coluna liga um selecionado transistor de controle de coluna 98. Uma voltagem de entrada Vin é então aplicada, e somente a célula com tanto seus transistores de fila e coluna ligados terá uma voltagem total através dela. Todas as outras células terão a fonte do transistor EPROM flutuando. Isto é, a fonte do transistor EPROM não será acionada para qualquer voltagem fixa, mas só flutuará até as voltagens nos outros terminais. Não haverá voltagem através do transistor EPROM. Ao invés dos transistores de controle de fila e coluna, também é possível prover um único transistor de controle com cada célula EPROM. Tal configuração proverá uma linha de controle por célula, com a operação de cada célula EPROM sendo controlada por um transistor de controle individual. Este tipo de configuração teria um tamanho físico maior, mas corresponderá mais diretamente com alguns esquemas de controle que são atualmente usados para fusíveis. O inventor projetou um arranjo EPROM 2 x 10 da maneira descrita acima para uso no fornecimento de bits de ID de caneta em um cabeçote de impressão de jato de tinta. Nesta configuração, os sinais de fila e coluna podem ser fornecidos pelo registrador de deslocamento do circuito. Isto é, ao invés de acionar as linhas de filas e colunas individualmente, os respectivos valores podem ser deslocados em um registrador de deslocamento, e acionados a partir das saídas do registrador de deslocamento. O registrador de deslocamento encaminha as seleções de filas e colunas do arranjo 2 x 10. Será aparente àqueles experientes na técnica de design de semicondutores que a configuração geométrica dos circuitos pode ser configurada de uma variedade de modos.
0 inventor construiu e programou um arranjo de 4 bits baseado no design acima. Após a programação, as células EPROM mantiveram sua carga por mais que um ano. A confiabilidade e longevidade da célula EPROM de camada modificada descrita aqui depende de um número de fatores. Por causa de as camadas provendo estrutura de porta flutuante e dielétrica de porta serem de tipos e espessuras diferentes das que são tipicamente usadas em circuitos EPROM, alguns aspectos do design resultante afetam sua robustez. Por exemplo, referindo-se às figs. 3 e 4 e aos materiais descritos acima, a porta de controle 64 e a porta flutuante 72 para esta célula EPROM 70 são maiores que a estrutura correspondente em um circuito EPROM convencional. Isto é, em parte, por causa da espessura dielétrica relativamente alta da camada dielétrica 62 separando a porta de controle e a porta flutuante. 0 vazamento entre as camadas é mais provável com estruturas de porta maiores, e pode afetar a longevidade da carga na porta flutuante.
Adicionalmente, a planicidade das camadas pode afetar sua performance. Leves ondulações nas superfícies de camada e variações na espessura das diferentes camadas podem provocar concentrações de carga e vazamento entre as camadas. Em um circuito de controle de caneta configurado com as camadas do chip PROm mostrado na fig. 3, por exemplo, a espessura e planicidade da camada de poli- silício 56 e camadas dielétricas adjacentes 54, 58, não são tão críticas para a operação do circuito PROM. Este fator afeta o nível do controle de qualidade aplicado para a formação destas camadas. Entretanto, em um circuito EPROM, estes fatores têm um efeito maior. Todavia, onde um nível mais baixo de confiabilidade possa ser tolerado, esta configuração pode ser útil sem a necessidade de aumentar o controle de qualidade. Isto é verdade para canetas de jato de tinta. A vida de projeto para uma caneta de jato de tinta é usualmente cerca de 18 meses, primariamente porque os cartuchos de jato de tinta são usualmente vendidos logo após a fabricação, e porque a caneta é então usada. Conseqüentemente, se as células EPROM puderem confiavelmente manter sua carga por aquele período de tempo, existe pouca probabilidade que o dispositivo não funcione como intencionado. Entretanto, esta mesma estrutura pode ser efetivamente usada em outras aplicações onde confiabilidade maior seja desejada exercendo maior controle sobre a planicidade e espessura das camadas.
A estrutura EPROM divulgada aqui pode substituir fusíveis em muitos tipos de circuitos sem acrescentar camadas de processo e custos. Esta configuração provê células que são maiores que células EPROM tradicionais, mas menores que fusíveis. As células EPROM configuradas deste modo também podem ser usadas para outros propósitos. Visto que a carga na porta flutuante é acumulativa, esta configuração pode ser usada para armazenar quantidades cumulativas. Por exemplo, em um cabeçote de impressão de jato de tinta, as células EPROM podem ser sucessivamente reprogramadas para rastrear o número de páginas impressas, ou para outros propósitos. Uma vez que a programação de células EPROM modifica a voltagem limite da célula, a programação sucessiva destas células pode ser usada para controlar circuitos analógicos, tal como para criar um retardo de tempo variável. Outras aplicações também são possíveis. Deve ser entendido que os arranjos acima descritos são ilustrativos da aplicação dos princípios da presente invenção. Será aparente àqueles de experiência na técnica que numerosas modificações podem ser feitas sem se desviar dos princípios e conceitos da invenção como registrados nas reivindicações.

Claims (10)

1. Célula EPROM, caracterizada pelo fato de compreender: - um substrato semicondutor, tendo regiões de fonte e dreno; - uma porta flutuante, disposta adjacente às regiões de fonte e dreno e separada do substrato semicondutor por uma primeira camada dielétrica, a porta flutuante compreendendo uma camada de poli-silício semicondutiva interconectada eletricamente com uma primeira camada de metal; e - uma porta de controle, compreendendo uma segunda camada de metal, acoplada capacitivamente à primeira camada de metal via um segundo material dielétrico disposto entre elas.
2. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de o primeiro material dielétrico compreender dióxido de silício.
3. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de o segundo material dielétrico compreender carboneto de silício/nitreto de silício.
4. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de a primeira e segunda camadas de metal terem uma capacitância de cerca de 1,5 χ 10~1S F/μm2 .
5. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de a camada de poli-silício semicondutiva ser coberta para ter uma resistência de cerca de 30 ohms por quadrado.
6. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de adicionalmente compreender uma terceira camada dielétrica, disposta entre a camada de poli-silício semicondutiva e a primeira camada de metal condutiva, a primeira camada de metal condutiva contatando a camada de poli-silício semicondutiva através de uma folga formada na terceira camada dielétrica.
7. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de a voltagem da porta flutuante da célula estar na faixa de cerca de 5 volts a cerca de -12 volts.
8. Célula EPROM, de acordo com a reivindicação I1 caracterizada pelo fato de uma voltagem limite da célula estar na faixa de cerca de 3 volts a cerca de 7 volts.
9. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de uma carga de programação aplicada à porta flutuante ser acumulativa, tal que a célula possa ser sucessivamente carregada para armazenar valores cumulativos.
10. Célula EPROM, de acordo com a reivindicação 1, caracterizada pelo fato de a célula ser configurada para acomodar uma corrente de programação de cerca de 2 5 miliampéres.
BRPI0619718-3A 2005-10-31 2006-07-27 célula eprom BRPI0619718A2 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/263,337 2005-10-31
US11/263,337 US7345915B2 (en) 2005-10-31 2005-10-31 Modified-layer EPROM cell
PCT/US2006/029502 WO2007053219A1 (en) 2005-10-31 2006-07-27 Eprom cell with double-layer floating gate

Publications (1)

Publication Number Publication Date
BRPI0619718A2 true BRPI0619718A2 (pt) 2011-10-11

Family

ID=37996076

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0619718-3A BRPI0619718A2 (pt) 2005-10-31 2006-07-27 célula eprom

Country Status (7)

Country Link
US (2) US7345915B2 (pt)
EP (2) EP1946357A1 (pt)
JP (2) JP2009514245A (pt)
KR (1) KR101253800B1 (pt)
CN (1) CN101346801B (pt)
BR (1) BRPI0619718A2 (pt)
WO (1) WO2007053219A1 (pt)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
PL2209645T3 (pl) * 2007-11-14 2013-10-31 Hewlett Packard Development Co Natryskowa głowica drukująca ze współdzielonymi liniami danych
US9378443B2 (en) 2009-05-14 2016-06-28 Ascensia Diabetes Care Holding Ag Calibration coded sensors and apparatus, systems and methods for reading same
US9632055B2 (en) * 2010-11-12 2017-04-25 Ascensia Diabetes Care Holdings Ag Auto-coded analyte sensors and apparatus, systems, and methods for detecting same
EP2761656A4 (en) * 2011-09-27 2015-06-24 Hewlett Packard Development Co CIRCUIT SELECTING MEMORIES EPROM INDIVIDUALLY AND IN PARALLEL
CN104067392B (zh) * 2012-04-30 2016-10-26 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
US8864260B1 (en) * 2013-04-25 2014-10-21 Hewlett-Packard Development Company, L.P. EPROM structure using thermal ink jet fire lines on a printhead
US9047960B2 (en) * 2013-08-02 2015-06-02 Qualcomm Incorporated Flash memory cell with capacitive coupling between a metal floating gate and a metal control gate
US9919517B2 (en) 2014-01-17 2018-03-20 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
US9953991B2 (en) 2014-03-14 2018-04-24 Hewlett-Packard Development Company, L.P. EPROM cell with modified floating gate
US9776397B2 (en) 2014-04-17 2017-10-03 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
EP3138121B1 (en) * 2014-04-30 2022-02-23 Hewlett-Packard Development Company, L.P. Integrated circuits
US9472288B2 (en) 2014-10-29 2016-10-18 Hewlett-Packard Development Company, L.P. Mitigating parasitic current while programming a floating gate memory array
US10636800B2 (en) 2015-01-29 2020-04-28 Hewlett-Packard Development Company, L.P. Dischargeable electrical programmable read only memory (EPROM) cell
WO2016122509A1 (en) * 2015-01-29 2016-08-04 Hewlett-Packard Development Company, L.P. Integrated circuits
HUE054602T2 (hu) 2017-07-06 2021-09-28 Hewlett Packard Development Co Szelektor fúvókákhoz és memória elemekhez
CN108215513B (zh) * 2018-02-05 2019-06-21 杭州旗捷科技有限公司 可变阈值的反馈电路、耗材芯片、耗材
CN108831885B (zh) * 2018-06-29 2022-08-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法
US10861550B1 (en) * 2019-06-06 2020-12-08 Microchip Technology Incorporated Flash memory cell adapted for low voltage and/or non-volatile performance
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142674A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Semiconductor memory device
EP0159601A3 (de) * 1984-04-10 1987-08-19 Hartwig Wolfgang Prof.Dr. Thim Logik-Schaltungsanordnung mit dazu angepasst ausgebildeten Feldeffekt-Transistoren
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
JPH0785493B2 (ja) 1985-06-29 1995-09-13 ソニー株式会社 半導体装置
US5015885A (en) 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5115288A (en) * 1990-06-28 1992-05-19 National Semiconductor Corporation Split-gate EPROM cell using polysilicon spacers
US5032881A (en) 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
US5057447A (en) 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
JP2915583B2 (ja) 1991-01-14 1999-07-05 キヤノン株式会社 画像記録装置
JPH05129621A (ja) 1991-10-31 1993-05-25 Sony Corp 不揮発性メモリ装置の製造方法
JPH0629495A (ja) * 1992-01-07 1994-02-04 Mega Chips:Kk 半導体装置及び製造方法
JPH0637284A (ja) * 1992-01-07 1994-02-10 Mega Chips:Kk 半導体装置及びその製造方法
US5371698A (en) 1992-05-13 1994-12-06 Koehler; Dale R. Random access optical memory
JPH05335586A (ja) 1992-05-27 1993-12-17 Sony Corp 不揮発性記憶素子の製造方法
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
JP3109379B2 (ja) * 1993-05-11 2000-11-13 日本鋼管株式会社 不揮発性メモリセル及びその閾値の調整方法、トランジスタの閾値の調整方法並びに不揮発性記憶装置及びその動作方法
US5931335A (en) 1993-06-10 1999-08-03 Cippitani; Luciano Liquid propane gas tanks and, in particular to cylindrical tanks for vehicles
JPH07302851A (ja) 1994-05-02 1995-11-14 Sony Corp 不揮発性メモリの製造方法
EP0707721B1 (en) 1994-05-04 2002-01-30 Atmel Corporation Programmable logic device with regional and universal signal routing
US5610635A (en) * 1994-08-09 1997-03-11 Encad, Inc. Printer ink cartridge with memory storage capacity
JP2663887B2 (ja) * 1994-11-29 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
US5625211A (en) 1995-01-12 1997-04-29 Actel Corporation Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling
JP3108306B2 (ja) * 1995-01-27 2000-11-13 三洋電機株式会社 不揮発性半導体メモリ装置
JP2782501B2 (ja) * 1995-04-14 1998-08-06 株式会社 半導体エネルギー研究所 不揮発性半導体メモリ装置の作製方法
US5716874A (en) 1996-02-20 1998-02-10 United Microelectronics Corporation Method of fabricating EPROM memory by individually forming gate oxide and coupling insulator
US6113208A (en) 1996-05-22 2000-09-05 Hewlett-Packard Company Replaceable cartridge for a printer including resident memory with stored message triggering data
US5773862A (en) 1996-08-27 1998-06-30 Zycad Corporation Floating gate FGPA cell with separated select device
JPH1084053A (ja) 1996-09-09 1998-03-31 Matsushita Electron Corp 半導体記憶装置の製造方法
JPH10200000A (ja) 1997-01-14 1998-07-31 Hitachi Ltd 半導体集積回路装置の製造方法
US5880991A (en) 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
KR100218275B1 (ko) * 1997-05-09 1999-09-01 윤종용 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
JPH11274327A (ja) 1998-03-23 1999-10-08 Oki Electric Ind Co Ltd 不揮発性記憶装置及び不揮発性記憶装置の製造方法
US6543183B1 (en) * 1998-10-02 2003-04-08 Mcnaughton, Incorporated Flexible vase
US6439697B1 (en) 1999-07-30 2002-08-27 Hewlett-Packard Company Dynamic memory based firing cell of thermal ink jet printhead
US6255164B1 (en) 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
US7019866B1 (en) 1999-08-30 2006-03-28 Hewlett-Packard Development Company, L.P. Common communication bus and protocol for multiple injet printheads in a printing system
US6325483B1 (en) 2000-07-19 2001-12-04 Hewlett-Packard Company Techniques for increasing ink-jet pen identification information in an interconnect limited environment
JP2002164447A (ja) * 2000-11-28 2002-06-07 Sharp Corp 不揮発性半導体メモリの製造方法
US6616260B2 (en) 2001-05-25 2003-09-09 Hewlett-Packard Development Company, L.P. Robust bit scheme for a memory of a replaceable printer component
JP2002368139A (ja) 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 不揮発性メモリ素子
DE10141962A1 (de) * 2001-08-28 2003-03-20 Koninkl Philips Electronics Nv Nicht-flüchtiger Halbleiterspeicher
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6528842B1 (en) 2001-12-31 2003-03-04 Jet City Electronics, Inc. Electronically erasable memory cell using CMOS technology
TW535265B (en) 2002-04-29 2003-06-01 Powerchip Semiconductor Corp Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US6794908B2 (en) 2002-05-31 2004-09-21 Honeywell International Inc. Radiation-hard circuit
US6882573B2 (en) * 2002-08-13 2005-04-19 General Semiconductor, Inc. DMOS device with a programmable threshold voltage
US6762093B2 (en) 2002-08-21 2004-07-13 Micron Technology, Inc. High coupling floating gate transistor
US6818936B2 (en) 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US7249825B2 (en) 2003-05-09 2007-07-31 Hewlett-Packard Development Company, L.P. Fluid ejection device with data storage structure
US7311385B2 (en) * 2003-11-12 2007-12-25 Lexmark International, Inc. Micro-fluid ejecting device having embedded memory device
JP2005285225A (ja) * 2004-03-30 2005-10-13 Seiko Instruments Inc 不揮発性メモリ回路及び半導体装置
WO2005098955A1 (en) * 2004-04-09 2005-10-20 Semiconductor Energy Laboratory Co., Ltd. Limiter and semiconductor device using the same
US7278703B2 (en) 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Fluid ejection device with identification cells
US7278715B2 (en) 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Device with gates configured in loop structures
US7488056B2 (en) 2004-04-19 2009-02-10 Hewlett--Packard Development Company, L.P. Fluid ejection device
US7497536B2 (en) 2004-04-19 2009-03-03 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7436020B2 (en) 2004-06-30 2008-10-14 Micron Technology, Inc. Flash memory with metal-insulator-metal tunneling program and erase
US7064030B2 (en) * 2004-10-08 2006-06-20 Freescale Semiconductor, Inc. Method for forming a multi-bit non-volatile memory device

Also Published As

Publication number Publication date
JP2013080948A (ja) 2013-05-02
EP1946357A1 (en) 2008-07-23
US20070097745A1 (en) 2007-05-03
US9899539B2 (en) 2018-02-20
JP2009514245A (ja) 2009-04-02
CN101346801A (zh) 2009-01-14
EP3787035A1 (en) 2021-03-03
CN101346801B (zh) 2011-12-14
KR20080066062A (ko) 2008-07-15
WO2007053219A1 (en) 2007-05-10
JP5697651B2 (ja) 2015-04-08
KR101253800B1 (ko) 2013-04-12
US20080112225A1 (en) 2008-05-15
US7345915B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
BRPI0619718A2 (pt) célula eprom
US10424598B2 (en) Three-dimensional memory device and manufacturing method thereof
JP3854348B2 (ja) Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法
US10763273B2 (en) Vertical GAA flash memory including two-transistor memory cells
US7366024B2 (en) Method and apparatus for operating a string of charge trapping memory cells
US7307880B2 (en) One time programming memory cell using MOS device
CN1799130A (zh) 熔丝及其形成方法
KR20100089857A (ko) 메모리 셀
US20080137418A1 (en) Method and Apparatus for Sensing In Charge Trapping Non-Volatile Memory
US10504910B2 (en) Memory cell having closed curve structure
JP2011216837A (ja) 半導体記憶装置
US7804352B2 (en) Multi-level anti-fuse and methods of operating and fabricating the same
US7072219B1 (en) Method and apparatus for operating a non-volatile memory array
JP4504518B2 (ja) フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法
US20050167728A1 (en) Single-poly 2-transistor based fuse element
US4780750A (en) Electrically alterable non-volatile memory device
US7075839B2 (en) Semiconductor memory device
BRPI0619718B1 (pt) Eprom cell
JP4177084B2 (ja) フラッシュメモリセルの製造方法及びプログラム方法／消去方法／読出方法
US20230064518A1 (en) Novel metal fuse structure by via landing
KR20240006965A (ko) 반도체 장치
US5901080A (en) Nonvolatile semiconductor memory device
JP2005116976A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 6A ANUIDADE.

B08H Application fees: decision cancelled [chapter 8.8 patent gazette]

Free format text: REFERENTE A DESPACHO 8.6 NA RPI 2163 DE 19/06/2012.

B65X Notification of requirement for priority examination of patent application
B65Y Grant of priority examination of the patent application (request complies with dec. 132/06 of 20061117)
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09B Patent application refused [chapter 9.2 patent gazette]

Free format text: INDEFIRO O PEDIDO DE ACORDO COM O ART .8O COMBINADO COM ART. 13 DA LPI

B12B Appeal against refusal [chapter 12.2 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]