JP3854348B2 - Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法 - Google Patents
Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法 Download PDFInfo
- Publication number
- JP3854348B2 JP3854348B2 JP30322796A JP30322796A JP3854348B2 JP 3854348 B2 JP3854348 B2 JP 3854348B2 JP 30322796 A JP30322796 A JP 30322796A JP 30322796 A JP30322796 A JP 30322796A JP 3854348 B2 JP3854348 B2 JP 3854348B2
- Authority
- JP
- Japan
- Prior art keywords
- string
- selection
- transistor
- selection transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 230000002265 prevention Effects 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims 4
- 229910021332 silicide Inorganic materials 0.000 claims 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 2
- 230000005764 inhibitory process Effects 0.000 claims 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 23
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 23
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 22
- 101150064834 ssl1 gene Proteins 0.000 description 22
- 101150062870 ssl3 gene Proteins 0.000 description 13
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Description
【０００１】
【発明の属する技術分野】
本発明は不揮発性メモリ素子及びその駆動方法に係り、特にＮＡＮＤ型のフラッシュメモリ素子及びその駆動方法に関する。
【０００２】
【従来の技術】
半導体記憶素子の種類には、電源供給が遮断されてもメモリセルに貯蔵された情報を消去されないＲＯＭ素子（Read Only Memory Device ）及び電源供給が遮断されれば、メモリセルに貯蔵された情報が消去されるＲＡＭ素子（Random Access Memory）がある。前記ＲＯＭ素子の種類には様々なものがある。そのうち、メモリセルに情報を電気的にプログラムさせるか、消去する不揮発性メモリ素子、すなわち、フラッシュメモリ素子はコンピュータまたはメモリカードなどに多用されている。
【０００３】
このフラッシュメモリ素子は一般の半導体素子と共に高集積化されつつある。一般に、フラッシュメモリ素子のセルに該当するセルトランジスタは、電荷を貯蔵させるフローティングゲートと前記フローティングゲートに所定の電圧を誘起させるコントローラゲートを有し、情報を伝送する手段であるビットラインに連結される。前記フラッシュメモリ素子はビットラインの連結型に応じてＮＯＲ型とＮＡＮＤ型に大別される。
【０００４】
前記ＮＯＲ型のフラッシュメモリ素子は一本のビットラインに多数のメモリセルが並列に連結された構造を有し、メモリセルに情報を貯蔵（プログラム）させる場合にはチャンネルホット電子（channel hot electron）現象を用い、情報を消去する場合にはＦ−Ｎトンネル（Fowler-Nordheim tunneling)現象を用いる。このようにＮＯＲ型のフラッシュメモリ素子のビットラインは各々のメモリセルと並列に連結されているため、高いセル電流が得られるが、セルアレイ領域が大きい面積を占める。したがって、ＮＯＲ型のフラッシュメモリ素子は動作速度は速いが、高集積のフラッシュメモリ素子に不向きである。
【０００５】
一方、前記ＮＡＮＤ型のフラッシュメモリ素子は一本のビットラインに複数のセルストリングが連結され、一つのセルストリングには複数のセルトランジスタが直列に連結される。前記ＮＡＮＤ型のフラッシュメモリ素子はコントロールゲート及び基板、すなわちウェル領域に印加される電圧の極性に応じて電荷が基板とフローティングゲートとの間に介されたトンネル酸化膜を通るＦ−Ｎトンネル現象を用いて情報を貯蔵または消去する。
【０００６】
前記ＮＡＮＤ型のフラッシュメモリ素子はビットラインに複数のセルトランジスタが直列に連結されているため、ＮＯＲ型のフラッシュメモリ素子に比べてセル電流が低い。したがって、ＮＯＲ型のフラッシュメモリ素子より動作速度が遅いが、集積度は向上させることができる。
結論的に、ＮＡＮＤ型のフラッシュメモリ素子はＮＯＲ型のフラッシュメモリ素子に比べて集積度を増加させ得るため、高集積のフラッシュメモリ素子に好適である。
【０００７】
以下、通常のＮＡＮＤ型のフラッシュメモリ素子のセルストリング構造を添付した図面に基づき詳しく説明する。
図１は一つのストリングのレイアウトを示す平面図であり、図２は図１の等価回路図である。かつ、図３Ａはセルトランジスタの平面図であり、図３Ｂは図３Ａの切断線ＸーＸによる断面図である。
【０００８】
図３Ａ及び図３Ｂを参照すれば、前記ストリングに情報を貯蔵するための各々のセルトランジスタＣ１，……，Ｃｎは、Ｐ型のシリコン基板２１０またはＰ型のウェル領域上にトンネル酸化膜により離隔されるフローティングゲート２２０と、前記フローティングゲート２２０上に誘電膜、例えば酸化膜により離隔されたコントロールゲート２３０と、前記フローティングゲート２２０の両側のシリコン基板は２１０の表面に形成され、前記フローティングゲート２３０の下方のＰ型のシリコン基板２１０の表面にチャンネル領域を限定するＮ+ 型のソース／ドレイン領域２４０とよりなる。
【０００９】
このような構造のセルトランジスタのうち、選択されたセルトランジスタをプログラムさせる動作を調べる。第１セルトランジスタＣ１に選択的に情報をプログラムさせる場合、先ず、前記ストリング選択トランジスタＳ１のゲートにＶｃｃを印加して“オン”させ、前記ソース選択トランジスタＳ２のゲートに０〔Ｖ〕を印加して“オフ”させる。さらに、前記第１セルトランジスタＣ１のコントロールゲート２３０に所定のプログラム電圧Ｖｐｇｍを印加して前記基板（図３の２１０）のチャンネル領域からフローティングゲート（図３の２２０）に電子を移動させることにより、前記第１セルトランジスタＣ１のスレショルド電圧Ｖｔｈを増加させる。
【００１０】
一方、読出し動作は選択されたセルトランジスタが“オン”または“オフ”状態であるかを感知することである。例えば、第１セルトランジスタＣ１に貯蔵された情報を読出すとき、ビットラインＢ／Ｌは特定の電圧（１Ｖ〜Ｖｃｃ）で充電させ、前記ストリング選択トランジスタＳ１のゲート電極、ソース選択トランジスタＳ２のゲート電極及び選択されないセルトランジスタＣ２，……，ＣｎのコントロールゲートにはＶｃｃを印加してストリング選択トランジスタＳ１、ソース選択トランジスタＳ２及び選択されないセルトランジスタＣ２，……，Ｃｎを“オン”させる。さらに、前記選択された第１セルトランジスタＣ１のコントロールゲートにはプログラムされたセルトランジスタのスレショルド電圧と消去されたセルトランジスタのスレショルド電圧の間の電圧、例えば０〔Ｖ〕を印加する。その結果、前記第１セルトランジスタＣ１が“オン”されてビットラインＢ／ＬからソースラインＳ／Ｌへの電流の流れが感知されると、情報が消去された状態、例えば、論理“１”と判断する。前記第１セルトランジスタＣ１が“オフ”されてビットラインＢ／ＬからソースラインＳ／Ｌへの電流の流れが感知されなければ、情報がプログラムされた状態、例えば、論理“０”と判断する。
【００１１】
一方、前記第１セルトランジスタＣ１に貯蔵された情報を消去させる動作は、ビットラインＢ／Ｌ、ソースラインＳ／Ｌ、ストリング選択トランジスタＳ１のゲート電極及びソース選択トランジスタＳ２のゲートはフローティングさせ、前記選択された第１セルトランジスタＣ１のコントロールゲート（図３の２３０）及びＰ型のシリコン基板（図３の２１０）にそれぞれ０〔Ｖ〕及び消去電圧を印加させることにより、前記フローティングゲート（図３の２２０）内に貯蔵された電荷を前記基板（図３の２１０）に移動させてスレショルド電圧を負（−）の値に変化させる。
【００１２】
以下、従来の技術によるフラッシュメモリ素子を添付した図面に基づき詳しく説明する。
図４は従来の技術によるＮＡＮＤ型のフラッシュメモリ素子のセルアレイ領域の一部を示す等価回路図であり、図５は選択されないセルトランジスタのスレショルド電圧Ｖｔｈの変化をパス電圧Ｖｐａｓｓに応じて示したグラフである。
【００１３】
図４を参照すれば、従来の技術によるフラッシュメモリ素子の第１ストリング１１０は、第１ビットラインＢ／Ｌ１、共通ソースラインＳ／Ｌ、前記第１ビットラインＢ／Ｌ１と前記共通ソースラインＳ／Ｌの間に直列に連結されたストリング選択トランジスタＳ１、複数のセルトランジスタＣ１，……，Ｃｎ及びソース選択トランジスタＳ２で構成される。さらに、第２ストリング１２０は、第２ビットラインＢ／Ｌ２、前記共通ソースラインＳ／Ｌ、前記第１ビットラインＢ／Ｌ１と前記共通ソースラインＳ／Ｌの間に直列に連結されたストリング選択トランジスタＳ１′、複数のセルトランジスタＣ１′，……，Ｃｎ′及びソース選択トランジスタＳ２′で構成される。ここで、前記第１ストリング１１０及び前記第２ストリング１２０は互いに隣接するように配置されて共通ソースラインＳ／Ｌを共有する。そして、前記第１ストリング１１０を構成するストリング選択トランジスタＳ１のゲート電極と第２ストリング１２０を構成するストリング選択トランジスタＳ１′のゲート電極はストリング選択ラインＳＳＬ１により連結される。ここで、第１ストリング１１０を構成する複数のセルトランジスタＣ１，……，Ｃｎのコントロールゲートと第２ストリング１２０を構成する複数のセルトランジスタＣ１′，……，Ｃｎ′のコントロールゲートは第１ワードラインＷ／Ｌ１乃至ｎ番目のワードラインＷ／Ｌｎにより１：１に連結される。さらに、第１ストリング１１０を構成するソース選択トランジスタＳ２のゲート電極と第２ストリング１２０を構成するソース選択トランジスタＳ２′のゲート電極はソース選択ラインＳＳＬ２により連結される。
【００１４】
前記ストリング選択トランジスタＳ１，Ｓ１′及びソース選択トランジスタＳ２，Ｓ２′はチャンネル増加型のＮＭＯＳトランジスタで構成される。
上述した従来のフラッシュメモリ素子は一つのボディー、すなわち一つのＰウェル領域上に形成されて全てのストリング１１０，１２０が前記一つのボディーを共通に用い、前記ストリング１１０，１２０のソースは互いに連結される。ここで、一つのＰウェル領域にウェルピックアップラインＷＰＬを通して所定の電圧が印加される。
【００１５】
以下、上述した従来のＮＡＮＤ型のフラッシュメモリ素子の動作を詳しく説明する。
従来のセルトランジスタから選択された一つのセルトランジスタ、例えば第１ストリング１１０のセルトランジスタＣ１をプログラムさせる動作を調べる。先ず、第１ビットラインＢ／Ｌ１及び第２ビットラインＢ／Ｌ２にそれぞれ０〔Ｖ〕及び電源電圧Ｖｃｃを印加し、ストリング選択ラインＳＳＬ１に電源電圧Ｖｃｃを印加することにより、前記ストリング選択トランジスタＳ１を“オン”させる。さらに、前記ソース選択ラインＳＳＬ２に０〔Ｖ〕を印加して前記ソース選択トランジスタＳ２，Ｓ２′を“オフ”させる。
【００１６】
その後、第１ワードラインＷ／Ｌ１を通して選択されたセルトランジスタＣ１のコントロールゲートに約１８〔Ｖ〕のプログラム電圧を印加し、前記ウェルピックアップラインＷＰＬを通してボディーには０〔Ｖ〕を印加することにより、前記セルトランジスタＣ１のチャンネル領域からフローティングゲートに電子を移動させるＦ−Ｎトンネル効果を発生させる。
【００１７】
ここで、選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには約１０〔Ｖ〕程度のパス電圧Ｖｐａｓｓを印加する。この際、第１ストリング１１０を構成するセルトランジスタＣ１，……，Ｃｎのチャンネル領域には０〔Ｖ〕の電圧が印加されて選択されないセルトランジスタＣ２，……，Ｃｎのチャンネル領域からフローティングゲートに小量の電子が流れ込む微細なＦ−Ｎトンネル電流が発生する。これにより、第１ストリング１１０内の選択されないセルトランジスタＣ２，……，Ｃｎのスレショルド電圧Ｖｔｈは、図５の曲線（ａ）のように一定の電圧以上でパス電圧Ｖｐａｓｓが増えるほど、急激に増える。
【００１８】
一方、第２ストリング１２０を構成するストリング選択トランジスタＳ１′とこれに隣接するセルトランジスタＣ１′の間のソース／ドレイン領域、すなわち、ノードＮは初期の電圧が〔電源電圧Ｖｃｃ−ソース選択トランジスタＳ２′のスレショルド電圧〕の値を示す。その後、選択された第１ワードラインＷ／Ｌ１及び選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎにそれぞれプログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓが印加されると、前記ノードＮは第２ストリング１２０を構成するセルトランジスタＣ１′，……，Ｃｎのソース／ドレイン領域及びチャンネル領域と共に第２ストリング１２０のセルトランジスタのゲートキャパシタンスによる容量性結合により前記パス電圧Ｖｐａｓｓとプログラム電圧Ｖｐｇｍの間の値を有するブスート電圧Ｖｂｏｏｓｔに増える。これに対する測定結果は図５の曲線（ｂ）のように示された。
【００１９】
結果的に、選択されないセルトランジスタのスレショルド電圧の変化量を極小とするためには、図５からパス電圧Ｖｐａｓｓが１０〔Ｖ〕〜１２〔Ｖ〕の値でなければならないということがわかる。
さらに、前記ブスート電圧Ｖｂｏｏｓｔは電源電圧Ｖｃｃが減少すると、これと共に減少する。これにより、低電力フラッシュメモリ素子に適するように電源電圧を減少させると、前記セルトランジスタＣ１′のスレショルド電圧がより増える問題点が発生する。
【００２０】
その上、一つのストリングがより多いセルトランジスタで構成される場合には、容量性結合が変化して第２ストリング１２０内のセルトランジスタのチャンネル領域及びソース／ドレイン領域の電圧、すなわち、ブスート電圧Ｖｂｏｏｓｔはパス電圧Ｖｐａｓｓにより近い値を有するため、セルトランジスタＣ１′のスレショルド電圧をさらに立上げる。
【００２１】
従来の技術によるＮＡＮＤ型のフラッシュメモリ素子の読出し動作を説明すると、次のとおりである。例えば、第１ストリング１１０のセルトランジスタＣ１に貯蔵された情報を読出すためには、先ず、ストリング選択ラインＳＳＬ１及びソース選択ラインＳＳＬ２にはいずれも電源電圧Ｖｃｃを印加して前記ストリング選択トランジスタＳ１及びソース選択トランジスタＳ２を“オン”させ、共通ソースラインＳ／Ｌに０〔Ｖ〕を印加する。
【００２２】
その後、選択された第１ワードラインＷ／Ｌ１及び選択されないワードラインＷ／Ｌ２，……，Ｗ／ｎにはそれぞれ０〔Ｖ〕及び電源電圧Ｖｃｃを印加し、ボディーには０〔Ｖ〕を印加する。選択された第１ビットラインＢ／Ｌ１には所定の読出し電圧Ｖｒｅａｄを印加してセルトランジスタＣ１を通して流れる電流を感知して論理“１”または論理“０”の状態を判別する。
【００２３】
従来の技術による消去動作は、例えば、第１ストリング１１０のセルトランジスタＣ１に貯蔵された情報を消去する場合、前記選択されたセルトランジスタＣ１のコントロールゲートに連結される第１ワードラインＷ／Ｌ１には０〔Ｖ〕を印加し、ボディーにはウェルピックアップラインＷＰＬを通して２０Ｖの消去電圧を印加し、全ての他のラインはフローティングさせて前記選択されたセルトランジスタＣ１のフローティングゲートからチャンネル領域にＦ−Ｎトンネル現象により電子を注入させることによりなる。この際、全てのストリングは一つのボディーを共有するため、前記選択された第１ワードラインＷ／Ｌ１に連結された非選択されたトランジスタＣ１′の情報も消去される問題点がある。
【００２４】
一方、従来の技術によるスタンバイ動作は、ボディーには０〔Ｖ〕を印加し、他の全てのラインはフローティングさせることにより現在の状態を保つ。
上述した動作の従来の技術によるフラッシュメモリ素子は、プログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓにより選択されないセルトランジスタのスレショルド電圧が変化する。ストリング内のセルトランジスタの数が増えるほど、容量性結合の効率が減少することを防止するために低い電源電圧を用いにくいので、最近の低電力素子の具現には不向きである。
【００２５】
さらに、ボディーが共通に連結されるため、消去動作時に選択されたワードラインに連結された全てのセルトランジスタの情報が同時に消去されて望まないセルトランジスタの情報も消去されるという問題点がある。
【００２６】
【発明が解決しようとする課題】
したがって、本発明は上述した問題点を解決するために案出されたものであり、互いに独立したボディー上に各々のストリングを形成し、独立したボディーとそのボディーに形成されたストリングのソース領域をソースボディーラインで連結させることにより、プログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓによるストレスを最小化して選択されないセルトランジスタのスレショルド電圧が変化する現象を極小とし、所望のストリング内の選択されたセルトランジスタのみを消去させるのみならず、ストリング内のセルトランジスタの数を増やしても、安定するプログラム動作を実現することのできるフラッシュメモリ素子を提供することを目的とする。
【００２７】
本発明の他の目的は前記フラッシュメモリ素子の正確な動作遂行に好適なフラッシュメモリ素子の駆動方法を提供することにある。
【００２８】
【課題を解決するための手段】
前記目的を達成するために本発明のフラッシュメモリ素子は、順次に直列に連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び第２選択トランジスタで構成されて第１ボディーに形成された第１ストリングと、順次に直列に連結された第３選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び第４選択トランジスタで構成されて前記第１ボディーから独立した第２ボディーに形成された第２ストリングとよりなる一対のストリングがマトリックス状に配列されたセルアレイ領域を備えるフラッシュメモリ素子において、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第２選択トランジスタのドレイン領域と前記第３選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第４選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第３選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインとを含むことを特徴とする。
【００２９】
前記目的を達成するために本発明のさらに他のフラッシュメモリ素子は、順次に直列に連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第２選択トランジスタ及び第３選択トランジスタで構成されて第１ボディーに形成された第１ストリングと、順次に直列に連結された第４選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第５選択トランジスタ及び第６選択トランジスタで構成されて前記第１ボディーから隔離された第２ボディーに形成された第２ストリングとよりなる一対のストリングがマトリックス状に配列されたセルアレイ領域を備えるフラッシュメモリ素子である。
【００３０】
前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第３選択トランジスタのドレイン領域と前記第４選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第６選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第５選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第３選択トランジスタのゲート電極と前記第６選択トランジスタのゲート電極を連結する第３ストリング選択ラインと、前記第１ストリングを備える各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインとを含むことを特徴とする。
【００３１】
前記他の目的を達成するための本発明のフラッシュメモリ素子の駆動方法は、第１ボディーに順次に直列連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び前記第１選択トランジスタと異なるスレショルド電圧を有する第２選択トランジスタで構成された第１ストリングと、前記第１ボディーから隔離された第２ボディーに順次に直列連結された第３選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び前記第３選択トランジスタと異なるスレショルド電圧を有する第４選択トランジスタで構成された第２ストリングと、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前第２選択トランジスタのドレイン領域と前記第３選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第４選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第３選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結する複数本のワードラインとを備えるフラッシュメモリ素子の駆動方法である。
【００３２】
前記ビットラインに０Ｖを印加し、前記第１及び第２ストリング選択ラインに相異なる第１及び第２電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれプログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓを印加し、前記選択されたストリングに連結されるソースボディーライン及び前記選択されないストリングに連結されるソースボディーラインにそれぞれ０Ｖ及びプログラム防止電圧Ｖｐｉを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的にプログラムさせる動作と、前記複数本のワードラインのうち、選択されたワードラインに０Ｖを印加し、前記一対のストリングのうち、選択されたストリングに連結されたソースボディーラインに消去電圧Ｖｅｒａｓｅを印加し、前記複数本のワードラインのうち、前記選択されたワードラインを除いた選択されないワードラインはフローティングさせるか、消去防止電圧Ｖｅｉを印加し、前記ビットライン、前記第１及び第２ストリング選択ライン及び前記選択されないストリングに連結されたソースボディーラインはフローティングさせることにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的に消去させる動作と、前記ビットラインにＶｃｃを印加し、前記第１及び第２ストリング選択ラインに相異なる第３及び第４電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれ０Ｖ及び読出し電圧Ｖｒｅａｄを印加し、前記第１及び第２ソースボディーラインに０Ｖを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタの情報を選択的に読出す動作のうち、少なくともいずれか一つの動作を行うことを特徴とする。
【００３３】
前記他の目的を達成するための本発明のさらに他のフラッシュメモリ素子の駆動方法は、第１ボディーに順次に直列連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第２選択トランジスタ及び第３選択トランジスタで構成された第１ストリングと、前記第１ボディーから隔離された第２ボディーに順次に直列連結された第４選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第５選択トランジスタ及び第６選択トランジスタで構成された第２ストリングと、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第３選択トランジスタのドレイン領域と前記第４選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第６選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第５選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第３選択トランジスタのゲート電極と前記第６選択トランジスタのゲート電極を連結する第３ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインを備えるフラッシュメモリ素子の駆動方法である。
【００３４】
前記ビットラインに０Ｖを印加し、前記各々のストリング選択ラインに０Ｖ及びＶｃｃのうち、いずれか一つの電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択さらないワードラインにそれぞれプログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓを印加し、前記選択されたストリングに連結されるソースボディーライン及び前記選択されないストリングに連結されるソースボディーラインにそれぞれ０Ｖ及びプログラム防止電圧Ｖｐｉを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的にプログラムさせる動作と、前記複数本のワードラインのうち、選択されたワードラインに０Ｖを印加し、前記一対のストリングのうち、選択されたストリングに連結されたソースボディーラインに消去電圧Ｖｅｒａｓｅを印加し、前記複数本のワードラインのうち、前記選択されたワードラインを除いた選択されないワードラインはフローティングさせるか、消去防止電圧Ｖｅｉを印加し、前記ビットライン、前記第１乃至第３ストリング選択ライン及び前記選択されないストリングに連結されたソースボディーラインはフローティングさせることにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的に消去させる動作と、前記ビットラインにＶｃｃを印加し、前記各々のストリング選択ラインに読出し電圧Ｖｒｅａｄ及び０Ｖのうち、いずれか一つの電圧を印加してストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれ０Ｖ及び読出し電圧Ｖｒｅａｄを印加し、前記第１及び第２ソースボディーラインに０Ｖを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタの情報を選択的に読出す動作のうち、いずれか一つの動作を行うことを特徴とする。
【００３５】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
図６及び図７はそれぞれ本発明の第１実施例によるフラッシュメモリ素子のストリングブロック及び第２実施例によるフラッシュメモリ素子のストリングブロックを示す等価回路図であり、図８は本発明によるセルトランジスタのスレショルド電圧Ｖｔｈの特性をプログラム防止電圧Ｖｐｉに対して示すグラフである。
【００３６】
（第１実施例）
図６を参照すれば、本発明の第１実施例によるフラッシュメモリ素子の一対のストリングブロックは、一本のビットラインＢ／Ｌ、前記ビットラインＢ／Ｌを共有しつつ相異なるボディー、例えば互いに隣接する第１Ｐウェル領域及び第２Ｐウェル領域にそれぞれ形成された第１ストリング１０及び第２ストリング２０で構成される。前記第１ストリング１０は前記ビットラインＢ／Ｌに連結された第２選択トランジスタ部、前記第２選択トランジスタ部に連結された第１セルトランジスタ部及び前記第１セルトランジスタ部に連結された第１選択トランジスタ部で構成される。ここで、前記第１選択トランジスタ部は一つの第１選択トランジスタ１１で構成され、前記第１選択トランジスタ１１のソース領域と前記第１Ｐウェル領域は第１ソースボディーラインＳＢＬ１を通して互いに連結される。かつ、前記第２選択トランジスタ部は一つの第２選択トランジスタ１２で構成され、前記第１セルトランジスタ部は直列に連結された複数のセルトランジスタＣｎ，……，Ｃ１で構成される。
【００３７】
さらに、前記第２ストリング２０は前記ビットラインＢ／Ｌに連結された第３選択トランジスタ部、前記第３選択トランジスタ部に連結された第２セルトランジスタ部及び前記第２セルトランジスタ部に連結された第４選択トランジスタ部で構成される。ここで、前記第３選択トランジスタ部は一つの第３選択トランジスタ２１で構成され、前記第４選択トランジスタ部は一つの第４選択トランジスタ２２で形成される。前記第４選択トランジスタ２２のソース領域と前記第２Ｐウェル領域は第２ソースボディーラインＳＢＬ２を通して互いに連結される。ここで、前記第２セルトランジスタ部は直列に連結された複数のセルトランジスタＣ１′，……，Ｃｎ′で構成される。
【００３８】
このように構成された第１ストリング１０及び第２ストリング２０は、第１ストリング１０の第１選択トランジスタ１１と第２ストリング２０の第３選択トランジスタ２１が互いに隣接し、第１ストリング１０の第２選択トランジスタ１２と第２ストリング２０の第４選択トランジスタ２２が互いに隣接するように配置される。前記第１選択トランジスタ１１のゲート電極及び第３選択トランジスタ２１のゲート電極は第１ストリング選択ラインＳＳＬ１により連結される。前記第２選択トランジスタ１２のゲート電極及び第４選択トランジスタ２２のゲート電極は第２ストリング選択ラインＳＳＬ２により連結される。前記第１ストリング１０を構成するセルトランジスタＣ１，……，Ｃｎのコントロールゲート電極及び前記第２ストリング２０を構成するセルトランジスタＣ１′，……，Ｃｎ′のコントロールゲート電極は前記第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２に平行に配置された第１ワードライン乃至ｎ番目のワードラインＷ／Ｌ１，……Ｗ／Ｌｎを通して１：１に連結される。
【００３９】
前記第１ストリン１０及び第２ストリング２０の各選択トランジスタ１１，１２，２１，２２はチャンネル増加型のＮＭＯＳトランジスタで構成される。前記第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２はビットラインＢ／Ｌとは相異なる配線層で形成される。
本発明において、前記選択トランジスタ及びセルトランジスタのソース／ドレイン領域はＮ型の不純物でドーピングされ、前記ボディーはＰ型領域、例えばＰウェル領域である。かつ、前記ビットラインＢ／Ｌ及び前記ソースボディラインＳＢＬ１，ＳＢＬ２はそれぞれポリサイドなどの耐熱性金属及びアルミニウムで形成することが望ましい。
【００４０】
さらに、第１及び第２選択トランジスタ１１，１２は相異なるスレショルド電圧を有するように形成することが望ましい。同様に第３及び第４選択トランジスタ２１，２２も相異なるスレショルド電圧を有するように形成することが望ましい。より具体的に説明すると、第１及び第４選択トランジスタ１１，２２のスレショルド電圧は２〔Ｖ〕であり、第２及び第３選択トランジスタ１２，２１のスレショルド電圧は０．５〔Ｖ〕であることが望ましい。
【００４１】
このような構成を有する本発明によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１にのみ選択的に情報を貯蔵させるプログラム動作について説明する。先ず、前記第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２にそれぞれ０〔Ｖ〕及び電源電圧Ｖｃｃを印加して第１及び第２選択トランジスタ１１，１２をそれぞれ“オフ”及び“オン”させ、第３及び第４選択トランジスタ２１，２２をそれぞれ“オフ”及び“オン”させることにより、第１ストリング１０を選択する。ここで、第２ストリング２０を選択する場合には、第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２にそれぞれ電源電圧Ｖｃｃ及び０〔Ｖ〕を印加する。引き続き、ビットラインＢ／Ｌ及び選択された第１ワードラインＷ／Ｌ１にそれぞれ０〔Ｖ〕及び１５〔Ｖ〕〜２０〔Ｖ〕程度のプログラム電圧Ｖｐｇｍを印加し、選択されない第２ストリング２０の第２ソースボディーラインＳＢＬ２には第２ストリング２０のセルトランジスタＣ１′，……，Ｃｎ′がプログラムされる現象を防止するため、電源電圧Ｖｃｃ〜７〔Ｖ〕のプログラム防止電圧Ｖｐｉを印加する。そして、選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには選択されないセルトランジスタをターンオンさせることのできる低い電圧、例えば１〔Ｖ〕〜電源電圧Ｖｃｃのパス電圧Ｖｐａｓｓを印加する。かつ、第１ソースボディーラインＳＢＬ１には０〔Ｖ〕を印加する。
【００４２】
上述したように、各々の制御ラインに所定の電圧を加えると、選択されたセルトランジスタＣ１のチャンネル領域はターンオンされた第２選択トランジスタ１２及びターンオンされた複数のセルトランジスタＣ２，……，Ｃｎを通して０〔Ｖ〕が印加されたビットラインＢ／Ｌに電気的に連結された状態であるため、ビットラインＢ／Ｌと同一な０〔Ｖ〕の電圧を有する。前記選択されたセルトランジスタＣ１のコントロールゲートには第１ワードラインＷ／Ｌ１を通して１５〔Ｖ〕〜２０〔Ｖ〕の高いプログラム電圧Ｖｐｇｍが印加されるため、前記選択されたセルトランジスタＣ１のチャンネル領域からフローティングゲートにトンネル酸化膜を通過するトンネル電子が注入される。これにより、選択されたセルトランジスタＣ１は少なくとも１〔Ｖ〕以上のスレショルド電圧を有する。この際、前記第１ワードラインＷ／Ｌ１に印加されるプログラム電圧Ｖｐｇｍにより前記第２ストリング２０のセルトランジスタＣ１′がプログラムされる現象を防止するため、上述したように第２ソースボディーラインＳＢＬ２には電源電圧Ｖｃｃ〜７〔Ｖ〕のプログラム防止電圧Ｖｐｉを印加する。これにより、前記プログラム防止電圧Ｖｐｉはターンオンされた第４選択トランジスタ２２及びこれに連結されてパス電圧Ｖｐａｓｓによりターンオンされた複数のセルトランジスタＣ２′，……，Ｃｎ′を通して前記セルトランジスタＣ１′のチャンネル領域に印加される。その結果、前記セルトランジスタＣ１′のコントロールゲート電極とチャンネル領域との間にはプログラム電圧Ｖｐｇｍとプログラム防止電圧Ｖｐｉとの差に該当する電界が形成される。この電界はセルトランジスタＣ１′のフローティングゲートの下方に形成されたトンネル酸化膜を通して電子のトンネル現象を発生させるには充分でない。かつ、前記選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎに加えられたパス電圧Ｖｐａｓｓが変化しても、セルトランジスタＣ１′のチャンネル領域に印加されたプログラム防止電圧Ｖｐｉは変化しない。したがって、パス電圧Ｖｐａｓｓの変化は選択されないセルトランジスタＣ１′のスレショルド電圧の変化に影響を及ぼさない。これに対する結果が図８に示され、本発明の効果の説明時に詳しく説明する。
【００４３】
上述したように前記選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには１〔Ｖ〕〜電源電圧Ｖｃｃの低いパス電圧Ｖｐａｓｓが加えられるため、前記パス電圧Ｖｐａｓｓが電源電圧Ｖｃｃ以下の範囲で変化しても、前記第１ストリング１０内の選択されないセルトランジスタＣ２，Ｃ３，．，ＣｎはＦ−Ｎトンネル現象を発生しない。
【００４４】
さらに、第２ストリング２０内の選択されないセルトランジスタＣ２′，……，Ｃｎ′はコントロールゲートに印加されたパス電圧Ｖｐａｓｓとチャンネル領域に印加されたプログラム防止電圧Ｖｐｉとの差が少なくてフローティングゲートからチャンネル領域へのＦ−Ｎトンネル現象は発生しない。
一方、本発明の消去動作は、選択されたワードラインに０〔Ｖ〕を印加し、選択されたストリングのソースボディーラインには消去電圧を印加することにより行われる。
【００４５】
前記消去動作時、選択されないワードラインにはフローティングゲートからチャンネル領域へのトンネル現象が発生しないようにする消去防止電圧Ｖｅｉを印加するか、フローティングさせる。この際、前記消去防止電圧Ｖｅｉとしては、Ｖｃｃ乃至１０〔Ｖ〕を用いる。
例えば、前記第１ストリング１０のセルトランジスタＣ１に貯蔵された情報を消去させる場合、第１ワードラインＷ／Ｌ１に０〔Ｖ〕を印加すると共に、前記第１ソースボディーラインＳＢＬ１には前記セルトランジスタＣ１のフローティングゲートからチャンネル領域にＦ−Ｎトンネル現象を発生させるために１５〔Ｖ〕〜２０〔Ｖ〕程度の消去電圧を印加する。この際、前記第１ワードラインＷ／Ｌ１を除く選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには、選択されないセルトランジスタＣ２，……，Ｃｎの情報が消去される現象を発生しないように５Ｖ〜１０Ｖの消去防止電圧Ｖｅｉを印加することが望ましくい。この際、その他の制御ライン、例えば第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２、第２ソースボディーラインＳＢＬ２及びビットラインＢ／Ｌはフローティングさせる。このように各々のストリングごとに独立的にソースボディーラインを備えて選択されないストリングのソースボディーラインをフローティングさせることにより、選択されたワードラインに連結され、選択されないストリングに含まれたセルトランジスタが消去される現象を防止することができる。上述したように消去動作を行うと、選択されたセルトランジスタのスレショルド電圧は−３〔Ｖ〕以下の値を有する。
【００４６】
一方、本発明の読だし動作を説明すると、次のとおりである。例えば、第１ストリング１０のセルトランジスタＣ１に貯蔵された情報を読出すためには、先ず、第１ストリング選択ラインＳＳＬ１には第１読出し電圧Ｖｒｅａｄ１、例えば電源電圧Ｖｃｃと等しいか、高い電圧を印加し、第２ストリング選択ラインＳＳＬ２には第２読出し電圧Ｖｒｅａｄ２、例えば第２及び第３選択トランジスタ１２，２１のスレショルド電圧より大きく、第１及び第４選択トランジスタ１１，２２のスレショルド電圧よりは小さい電圧を印加する。その結果、前記第１、第２及び第３選択トランジスタ１１，１２，３１はターンオンされ、前記第４選択トランジスタ２２はターンオフされる。したがって、選択されたセルトランジスタＣ１を備える第１ストリング１０の第１及び第２選択トランジスタ１１，１２はいずれもターンオンされるが、第２ストリング２０の第４選択トランジスタ２２はターンオフされて第１ストリング１０が選択される。第２ストリング２０を選択しようとする場合には第１ストリング選択ラインＳＳＬ１には第２読出し電圧Ｖｒｅａｄ２を印加し、第２ストリング選択ラインＳＳＬ２には第１読出し電圧Ｖｒｅａｄ１を印加する。
【００４７】
引き続き、ビットラインＢ／Ｌには電源電圧Ｖｃｃを印加し、選択された第１ワードラインＷ／Ｌ１には０〔Ｖ〕を印加し、選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには所定の電圧、例えば２〔Ｖ〕〜電源電圧Ｖｃｃの読出し電圧Ｖｒｅａｄを印加する。そして、第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２には０〔Ｖ〕を印加する。
【００４８】
このように選択されたセルトランジスタＣ１に貯蔵された情報を読出すため、各々の制御ラインに所定の電圧を印加すると、前記選択されたセルトランジスタＣ１がプログラムされて１〔Ｖ〕より高いスレショルド電圧を有する場合、前記ビットラインＢ／Ｌと前記第１ソースボディーラインＳＢＬ１との間には電流が流れない。一方、前記選択されたセルトランジスタＣ１が消去されて−３〔Ｖ〕以下の低いスレショルド電圧を有する場合、前記ビットラインＢ／Ｌと前記第１ソースボディーラインＳＢＬ１との間には電流が流れる。したがって、ビットラインＢ／Ｌに流れる電流を感知することにより、選択されたセルトランジスタＣ１の情報を判断することができる。
【００４９】
一方、本発明の第１実施例によるフラッシュメモリ素子のスタンバイ動作は、全てのソースボディーライン、すなわち第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２に０〔Ｖ〕を印加し、その他の制御ラインはフローティングさせることにより行われる。
上述した本発明の動作は下記の表１のように要約できる。
【００５０】
【表１】
【００５１】
表１で選択されないビットラインは図６に示された一対のストリングの周辺に配置された他のビットライン（図示せず）を指す。
（第２実施例）
図７を参照すれば、本発明の第２実施例によるフラッシュメモリ素子の一対のストリングブロックは、一本のビットラインＢ／Ｌ、前記ビットラインＢ／Ｌを共有しつつ、相異なるボディー、例えば互いに隣接する第１Ｐウェル領域及び第２Ｐウェル領域にそれぞれ形成された第１ストリング１０及び第２ストリング ２０で構成される。前記第１ストリング１０は前記ビットラインＢ／Ｌに連結された第２選択トランジスタ部、前記第２選択トランジスタ部に連結された第１セルトランジスタ部及び前記第１セルトランジスタ部に連結された第１選択トランジスタ部で構成される。ここで、前記第１選択トランジスタ部は一つの第１選択トランジスタ１１で構成され、前記第２選択トランジスタ部は互いに直立に連結された第２及び第３選択トランジスタ１２，１３で構成される。前記第２選択トランジスタ１２は前記第１セルトランジスタ部に連結され、前記第３選択トランジスタ１３は前記ビットラインＢ／Ｌに連結される。かつ、前記第１セルトランジスタ部は複数のセルトランジスタＣｎ，……，Ｃ１で構成され、前記第１選択トランジスタ１１のソース領域と前記第１Ｐウェル領域は第１ソースボディーラインＳＢＬ１を通して互いに連結される。
【００５２】
さらに、前記第２ストリング２０は前記ビットラインＢ／Ｌに連結された第３選択トランジスタ部、前記第３選択トランジスタ部に連結された第２セルトランジスタ部及び前第２セルトランジスタ部に連結された第４選択トランジスタ部で構成される。ここで、前記第３選択トランジスタ部は一つの第４選択トランジスタ２１で構成され、前記第４選択トランジスタ部は互いに直列に連結された第５及び第６選択トランジスタ２２，２３で構成される。前記第５選択トランジスタ２２は前記第２セルトランジスタ部に連結され、前記第６選択トランジスタ２３は前記ビットラインＢ／Ｌに連結される。かつ、前記第２セルトランジスタ部は複数のセルトランジスタＣ１′，……，Ｃｎ′で構成され、前記６選択トランジスタ２３のソース領域と前記第２Ｐウェル領域は第２ソースボディーラインＳＢＬ２を通して互いに連結される。
【００５３】
このように構成された第１ストリング１０及び第２ストリング２０は、第１ストリング１０の第１選択トランジスタ１１と第２ストリング２０の第４選択トランジスタ２１が互いに隣接し、第１ストリング１０の第３選択トランジスタ１３と第２ストリング２０の第６選択トランジスタ２３が互いに隣接するように配置される。前記第１選択トランジスタ１１のゲート電極及び第４選択トランジスタ２１のゲート電極は第１ストリング選択ラインＳＳＬ１により連結される。前記第２選択トランジスタ１２のゲート電極及び第５選択トランジスタ２２のゲート電極は第２ストリング選択ラインＳＳＬ２により連結される。前記第３選択トランジスタ１３のゲート電極及び前記第６選択トランジスタ２３のゲート電極は第３ストリング選択ラインＳＳＬ３により互いに連結される。ここで、前記第２及び第６選択トランジスタ１２，２３はチャンネル空乏型のＮＭＯＳトランジスタであり、前記第１及び第３選択トランジスタ１１，１３と前記第４及び第５選択トランジスタ２１，２２はチャンネル増加型のＮＭＯＳトランジスタであることが望ましい。一方、前記第３及び第５選択トランジスタ１３，２２はチャンネル空乏型のトランジスタであり、前記第１及び第２選択トランジスタと前記第４及び第６選択トランジスタ２１，２３はチャンネル増加型のＮＭＯＳトランジスタであってもよい。
【００５４】
前記第１ストリング１０を構成するセルトランジスタＣ１，……，Ｃｎのコントロールゲート電極及び前記第２ストリング２０を構成するセルトランジスタＣ１′，……，Ｃｎ′のコントロールゲート電極は前記第１、第２及び第３ストリング選択ラインＳＳＬ１，ＳＳＬ２，ＳＳＬ３に平行に配置された第１ワードライン乃至ｎ番目のワードラインＷ／Ｌ１，……Ｗ／Ｌｎを通して互いに１：１に連結される。
【００５５】
前記第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２はビットラインＢ／Ｌと相異なる配線層で形成される。
本発明において、前記選択トランジスタ及びセルトランジスタのソース／ドレイン領域はＮ型の不純物でドーピングされ、前記ボディーはＰ型領域、例えばＰウェル領域である。かつ、前記ビットラインＢ／Ｌ及び前記ソースボディーラインＳＢＬ１，ＳＢＬ２はそれぞれポリサイドなどの耐熱性金属及びアルミニウムで形成することが望ましい。
【００５６】
前記のような構成を有する本発明の第２実施例によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１にのみ選択的に情報を貯蔵させるプログラム動作においては、図６における第１実施例とは所望のストリングを選択するため、各々のストリング選択ラトンイＳＳＬ１，ＳＳＬ２，ＳＳＬ３に電圧を印加する方法のみが異なり、ほかの制御ラインに印加する電圧及びこれによる動作原理は同様である。したがって、ここでは所望のストリングを選択する方法のみを説明する。さらに、この説明は前記第２及び第６選択トランジスタ１２，２３がチャンネル空乏型のＮＭＯＳトランジスタの場合に限る。第３及び第５選択トランジスタ１３，２２がチャンネル空乏型のトランジスタの場合には、第２及び第３ストリング選択ラインＳＳＬ２，ＳＳＬ３に印加する電圧を互いに取り替えればよい。
【００５７】
前記選択されたセルトランジスタＣ１にのみ情報を貯蔵させるためには第１ストリング１０を選択すべきである。このため、第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２には０〔Ｖ〕を印加し、第３ストリング選択ラインＳＳＬ３には電源電圧Ｖｃｃを印加する。これにより、第１ソースボディーラインＳＢＬ１に連結された第１選択トランジスタ１１はターンオフされるが、ビットラインＢ／Ｌに連結された第３選択トランジスタ１３及び前記第３選択トランジスタ１３に連結された第２選択トランジスタ１２はいずれもターンオンされて第１ストリング１０が選択される。この際、ビットラインＢ／Ｌに連結された第４選択トランジスタ２１はターンオフされて第２ストリングは選択されない。第２ストリング２０を選択しようとする場合には、第１ストリング選択ラトンシＳＳＬ１には電源電圧Ｖｃｃを印加し、第２及び第３ストリング選択ラインＳＳＬ２，ＳＳＬ３には０〔Ｖ〕を印加することにより、ビットラインＢ／Ｌに連結された第４選択トランジスタ２１をターンオンさせ、第５選択トランジスタ２２をターンオンさせて第２ストリング２０を選択する。この際、ビットラインＢ／Ｌに連結された第３選択トランジスタ１３はターンオフされて第１ストリング１０は選択されない。
【００５８】
一方、本発明の第２実施例によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１に貯蔵された情報のみを選択的に消去する消去動作は、図６における第１実施例と同様である。この際、第１実施例よりさらに配置された第３ストリング選択ラインＳＳＬ３は第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２と共にフローティングされる。
【００５９】
さらに、本発明の第２実施例によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１に貯蔵された情報のみを選択的に読出すための動作においては、図６における第１実施例とは所望のストリングを選択するため、各々のストリング選択ラインＳＳＬ１，ＳＳＬ２，ＳＳＬ３に電圧を印加する方法のみが異なり、前記第１乃至第３ストリング選択ラインＳＳＬ１，ＳＳＬ２，ＳＳＬ３のほかの制御ラインに印加する電圧及びこれによる動作原理は同様である。したがって、ここでは所望のストリングを選択する方法のみを説明する。
【００６０】
前記選択されたセルトランジスタＣ１に貯蔵された情報のみを選択的に読出すためには第ストリング１０を選択すべきである。このため、第１及び第３ストリング選択ラインＳＳＬ１，ＳＳＬ３には所定の電圧、例えば２〔Ｖ〕乃至電源電圧Ｖｃｃの読出し電圧Ｖｒｅａｄを印加し、第２ストリング選択ラインＳＳＬ２には０〔Ｖ〕を印加する。これにより、第１乃至第３選択トランジスタ１１，１２，１３はいずれもターンオンされて第１ストリング１０が選択される。この際、第５選択トランジスタ２２はターンオフされて第２ストリング２０は選択されない。
【００６１】
第２ストリング２０を選択しようとする場合には、第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２に前記読出し電圧Ｖｒｅａｄを印加し、第３ストリング選択ラインＳＳＬ３には０〔Ｖ〕を印加する。これにより、第４乃至第６選択トランジスタ２１，２２，２３はいずれもターンオンされて第２ストリング２０が選択される。この際、第３選択トランジスタ１３はターンオフされて第１ストリング１０は選択されない。
【００６２】
一方、本発明の第２実施例によるフラッシュメモリ素子のスタンバイ動作は、図６における第１実施例と同様である。この際、第１実施例よりさらに配置された第３ストリング選択ラインＳＳＬ３は第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２と共にフローティングされる。
上述したように本発明の第２実施例によるフラッシュメモリ素子を駆動させるための条件は第１実施例に類似しており、下記の表２のように要約できる。
【００６３】
Ｌ１，ＳＢＬ２に０〔Ｖ〕を印加し、その他の制御ラインはフローティングさせることにより行われる。
【００６４】
【表２】
【００６５】
上述したように、本発明によるフラッシュメモリ素子は、各々のストリングが互いに独立した各々のボディー内に形成され、一つのストリングの共通ソース領域はそのストリングが形成された独立したボディーに互いに連結される。したがって、所望のストリングが選択されたセルトランジスタに貯蔵された情報のみを選択的に消去させることができる。さらに、選択されたセルトランジスタに情報を貯蔵させるプログラムの動作時、選択されないセルトランジスタのスレショルド電圧が変化する現象を大幅に低減させ得る。これに対する測定結果が図８に示された。
【００６６】
図８を参照すれば、横軸はプログラム防止電圧Ｖｐｉを、縦軸は選択されないセルトランジスタのスレショルド電圧Ｖｔｈを示す。参照符号ａ，ｂで示された曲線は、それぞれ選択されたセルトランジスタに情報を貯蔵させた後、選択されないセルトランジスタのうち、既にプログラムされたセルトランジスタのスレショルド電圧及び既に情報が消去されたセルトランジスタのスレショルド電圧を測定した結果を示す。さらに、選択されないワードラインに印加するパス電圧Ｖｐａｓｓを１〔Ｖ〕から５〔Ｖ〕まで変化させつつ、選択されないセルトランジスタのスレショルド電圧の変化を測定して示した。図８から、１〔Ｖ〕から５〔Ｖ〕範囲のパス電圧Ｖｐａｓｓを選択されないワードラインに印加する場合、プログラム防止電圧Ｖｐｉを４〔Ｖ〕から１７〔Ｖ〕まで変化させても、選択されないセルトランジスタのスレショルド電圧はほぼ変わらないことがわかる。したがって、プログラム動作時に優れる信頼性を有するフラッシュメモリ素子を具現することができる。
【００６７】
【発明の効果】
上述したように、プログラム防止電圧Ｖｐｉ及びパス電圧Ｖｐａｓｓによるストレスを最小とするため、ＮＡＮＤ型のフラッシュメモリ素子の場合、一つのストリング内に直列に連結されるセルトランジスタの数を増やせることができる。これにより、高集積のフラッシュメモリ素子の容易な具現が可能になる。
【００６８】
かつ、互いに隣接する一対のストリングごとに一本のビットラインが配置されるため、ビットラインの幅をより広く形成することができる。これにより、ビットラインによるＲＣ遅延時間を減少させ得るため、素子の動作速度を向上させることができる。
【図面の簡単な説明】
【図１】従来のＮＡＮＤ型のフラッシュメモリ素子を構成する一つのストリングを示すレイアウトの平面図である。
【図２】図１の等価回路図である。
【図３】図１の一つのセルトランジスタを示す図面であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｘ線による断面図である。
【図４】従来の技術によるＮＡＮＤ型のフラッシュメモリ素子の一部を示す等価回路図である。
【図５】従来の技術による選択されないセルトランジスタのスレショルド電圧Ｖｔｈの変化をパス電圧Ｖｐａｓｓに応じて示すグラフである。
【図６】本発明の第１実施例によるＮＡＮＤ型のフラッシュメモリ素子の一部を示す等価回路図である。
【図７】本発明の第２実施例によるＮＡＮＤ型のフラッシュメモリ素子の一部を示す等価回路図である。
【図８】本発明による選択されないセルトランジスタのスレショルド電圧Ｖｔｈの変化をプログラム防止電圧Ｖｐｉ及びパス電圧Ｖｐａｓｓに応じて示すグラフである。
【符号の説明】
１０，２０ ストリング
１１，１２，１３ 選択トランジスタ
２１，２２，２３ 選択トランジスタ
Ｂ／Ｌ ビットライン
Ｃ１ ，……，Ｃｎ セルトランジスタ
Ｃ１′，……，Ｃｎ′ セルトランジスタ
ＳＢＬ１，ＳＢＬ２ ソースボディーライン
ＳＳＬ１，ＳＳＬ２，ＳＳＬ３ ストリング選択ライン
Ｗ／Ｌ１，……，Ｗ／Ｌｎ ワードライン
【発明の属する技術分野】
本発明は不揮発性メモリ素子及びその駆動方法に係り、特にＮＡＮＤ型のフラッシュメモリ素子及びその駆動方法に関する。
【０００２】
【従来の技術】
半導体記憶素子の種類には、電源供給が遮断されてもメモリセルに貯蔵された情報を消去されないＲＯＭ素子（Read Only Memory Device ）及び電源供給が遮断されれば、メモリセルに貯蔵された情報が消去されるＲＡＭ素子（Random Access Memory）がある。前記ＲＯＭ素子の種類には様々なものがある。そのうち、メモリセルに情報を電気的にプログラムさせるか、消去する不揮発性メモリ素子、すなわち、フラッシュメモリ素子はコンピュータまたはメモリカードなどに多用されている。
【０００３】
このフラッシュメモリ素子は一般の半導体素子と共に高集積化されつつある。一般に、フラッシュメモリ素子のセルに該当するセルトランジスタは、電荷を貯蔵させるフローティングゲートと前記フローティングゲートに所定の電圧を誘起させるコントローラゲートを有し、情報を伝送する手段であるビットラインに連結される。前記フラッシュメモリ素子はビットラインの連結型に応じてＮＯＲ型とＮＡＮＤ型に大別される。
【０００４】
前記ＮＯＲ型のフラッシュメモリ素子は一本のビットラインに多数のメモリセルが並列に連結された構造を有し、メモリセルに情報を貯蔵（プログラム）させる場合にはチャンネルホット電子（channel hot electron）現象を用い、情報を消去する場合にはＦ−Ｎトンネル（Fowler-Nordheim tunneling)現象を用いる。このようにＮＯＲ型のフラッシュメモリ素子のビットラインは各々のメモリセルと並列に連結されているため、高いセル電流が得られるが、セルアレイ領域が大きい面積を占める。したがって、ＮＯＲ型のフラッシュメモリ素子は動作速度は速いが、高集積のフラッシュメモリ素子に不向きである。
【０００５】
一方、前記ＮＡＮＤ型のフラッシュメモリ素子は一本のビットラインに複数のセルストリングが連結され、一つのセルストリングには複数のセルトランジスタが直列に連結される。前記ＮＡＮＤ型のフラッシュメモリ素子はコントロールゲート及び基板、すなわちウェル領域に印加される電圧の極性に応じて電荷が基板とフローティングゲートとの間に介されたトンネル酸化膜を通るＦ−Ｎトンネル現象を用いて情報を貯蔵または消去する。
【０００６】
前記ＮＡＮＤ型のフラッシュメモリ素子はビットラインに複数のセルトランジスタが直列に連結されているため、ＮＯＲ型のフラッシュメモリ素子に比べてセル電流が低い。したがって、ＮＯＲ型のフラッシュメモリ素子より動作速度が遅いが、集積度は向上させることができる。
結論的に、ＮＡＮＤ型のフラッシュメモリ素子はＮＯＲ型のフラッシュメモリ素子に比べて集積度を増加させ得るため、高集積のフラッシュメモリ素子に好適である。
【０００７】
以下、通常のＮＡＮＤ型のフラッシュメモリ素子のセルストリング構造を添付した図面に基づき詳しく説明する。
図１は一つのストリングのレイアウトを示す平面図であり、図２は図１の等価回路図である。かつ、図３Ａはセルトランジスタの平面図であり、図３Ｂは図３Ａの切断線ＸーＸによる断面図である。
【０００８】
図３Ａ及び図３Ｂを参照すれば、前記ストリングに情報を貯蔵するための各々のセルトランジスタＣ１，……，Ｃｎは、Ｐ型のシリコン基板２１０またはＰ型のウェル領域上にトンネル酸化膜により離隔されるフローティングゲート２２０と、前記フローティングゲート２２０上に誘電膜、例えば酸化膜により離隔されたコントロールゲート２３０と、前記フローティングゲート２２０の両側のシリコン基板は２１０の表面に形成され、前記フローティングゲート２３０の下方のＰ型のシリコン基板２１０の表面にチャンネル領域を限定するＮ+ 型のソース／ドレイン領域２４０とよりなる。
【０００９】
このような構造のセルトランジスタのうち、選択されたセルトランジスタをプログラムさせる動作を調べる。第１セルトランジスタＣ１に選択的に情報をプログラムさせる場合、先ず、前記ストリング選択トランジスタＳ１のゲートにＶｃｃを印加して“オン”させ、前記ソース選択トランジスタＳ２のゲートに０〔Ｖ〕を印加して“オフ”させる。さらに、前記第１セルトランジスタＣ１のコントロールゲート２３０に所定のプログラム電圧Ｖｐｇｍを印加して前記基板（図３の２１０）のチャンネル領域からフローティングゲート（図３の２２０）に電子を移動させることにより、前記第１セルトランジスタＣ１のスレショルド電圧Ｖｔｈを増加させる。
【００１０】
一方、読出し動作は選択されたセルトランジスタが“オン”または“オフ”状態であるかを感知することである。例えば、第１セルトランジスタＣ１に貯蔵された情報を読出すとき、ビットラインＢ／Ｌは特定の電圧（１Ｖ〜Ｖｃｃ）で充電させ、前記ストリング選択トランジスタＳ１のゲート電極、ソース選択トランジスタＳ２のゲート電極及び選択されないセルトランジスタＣ２，……，ＣｎのコントロールゲートにはＶｃｃを印加してストリング選択トランジスタＳ１、ソース選択トランジスタＳ２及び選択されないセルトランジスタＣ２，……，Ｃｎを“オン”させる。さらに、前記選択された第１セルトランジスタＣ１のコントロールゲートにはプログラムされたセルトランジスタのスレショルド電圧と消去されたセルトランジスタのスレショルド電圧の間の電圧、例えば０〔Ｖ〕を印加する。その結果、前記第１セルトランジスタＣ１が“オン”されてビットラインＢ／ＬからソースラインＳ／Ｌへの電流の流れが感知されると、情報が消去された状態、例えば、論理“１”と判断する。前記第１セルトランジスタＣ１が“オフ”されてビットラインＢ／ＬからソースラインＳ／Ｌへの電流の流れが感知されなければ、情報がプログラムされた状態、例えば、論理“０”と判断する。
【００１１】
一方、前記第１セルトランジスタＣ１に貯蔵された情報を消去させる動作は、ビットラインＢ／Ｌ、ソースラインＳ／Ｌ、ストリング選択トランジスタＳ１のゲート電極及びソース選択トランジスタＳ２のゲートはフローティングさせ、前記選択された第１セルトランジスタＣ１のコントロールゲート（図３の２３０）及びＰ型のシリコン基板（図３の２１０）にそれぞれ０〔Ｖ〕及び消去電圧を印加させることにより、前記フローティングゲート（図３の２２０）内に貯蔵された電荷を前記基板（図３の２１０）に移動させてスレショルド電圧を負（−）の値に変化させる。
【００１２】
以下、従来の技術によるフラッシュメモリ素子を添付した図面に基づき詳しく説明する。
図４は従来の技術によるＮＡＮＤ型のフラッシュメモリ素子のセルアレイ領域の一部を示す等価回路図であり、図５は選択されないセルトランジスタのスレショルド電圧Ｖｔｈの変化をパス電圧Ｖｐａｓｓに応じて示したグラフである。
【００１３】
図４を参照すれば、従来の技術によるフラッシュメモリ素子の第１ストリング１１０は、第１ビットラインＢ／Ｌ１、共通ソースラインＳ／Ｌ、前記第１ビットラインＢ／Ｌ１と前記共通ソースラインＳ／Ｌの間に直列に連結されたストリング選択トランジスタＳ１、複数のセルトランジスタＣ１，……，Ｃｎ及びソース選択トランジスタＳ２で構成される。さらに、第２ストリング１２０は、第２ビットラインＢ／Ｌ２、前記共通ソースラインＳ／Ｌ、前記第１ビットラインＢ／Ｌ１と前記共通ソースラインＳ／Ｌの間に直列に連結されたストリング選択トランジスタＳ１′、複数のセルトランジスタＣ１′，……，Ｃｎ′及びソース選択トランジスタＳ２′で構成される。ここで、前記第１ストリング１１０及び前記第２ストリング１２０は互いに隣接するように配置されて共通ソースラインＳ／Ｌを共有する。そして、前記第１ストリング１１０を構成するストリング選択トランジスタＳ１のゲート電極と第２ストリング１２０を構成するストリング選択トランジスタＳ１′のゲート電極はストリング選択ラインＳＳＬ１により連結される。ここで、第１ストリング１１０を構成する複数のセルトランジスタＣ１，……，Ｃｎのコントロールゲートと第２ストリング１２０を構成する複数のセルトランジスタＣ１′，……，Ｃｎ′のコントロールゲートは第１ワードラインＷ／Ｌ１乃至ｎ番目のワードラインＷ／Ｌｎにより１：１に連結される。さらに、第１ストリング１１０を構成するソース選択トランジスタＳ２のゲート電極と第２ストリング１２０を構成するソース選択トランジスタＳ２′のゲート電極はソース選択ラインＳＳＬ２により連結される。
【００１４】
前記ストリング選択トランジスタＳ１，Ｓ１′及びソース選択トランジスタＳ２，Ｓ２′はチャンネル増加型のＮＭＯＳトランジスタで構成される。
上述した従来のフラッシュメモリ素子は一つのボディー、すなわち一つのＰウェル領域上に形成されて全てのストリング１１０，１２０が前記一つのボディーを共通に用い、前記ストリング１１０，１２０のソースは互いに連結される。ここで、一つのＰウェル領域にウェルピックアップラインＷＰＬを通して所定の電圧が印加される。
【００１５】
以下、上述した従来のＮＡＮＤ型のフラッシュメモリ素子の動作を詳しく説明する。
従来のセルトランジスタから選択された一つのセルトランジスタ、例えば第１ストリング１１０のセルトランジスタＣ１をプログラムさせる動作を調べる。先ず、第１ビットラインＢ／Ｌ１及び第２ビットラインＢ／Ｌ２にそれぞれ０〔Ｖ〕及び電源電圧Ｖｃｃを印加し、ストリング選択ラインＳＳＬ１に電源電圧Ｖｃｃを印加することにより、前記ストリング選択トランジスタＳ１を“オン”させる。さらに、前記ソース選択ラインＳＳＬ２に０〔Ｖ〕を印加して前記ソース選択トランジスタＳ２，Ｓ２′を“オフ”させる。
【００１６】
その後、第１ワードラインＷ／Ｌ１を通して選択されたセルトランジスタＣ１のコントロールゲートに約１８〔Ｖ〕のプログラム電圧を印加し、前記ウェルピックアップラインＷＰＬを通してボディーには０〔Ｖ〕を印加することにより、前記セルトランジスタＣ１のチャンネル領域からフローティングゲートに電子を移動させるＦ−Ｎトンネル効果を発生させる。
【００１７】
ここで、選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには約１０〔Ｖ〕程度のパス電圧Ｖｐａｓｓを印加する。この際、第１ストリング１１０を構成するセルトランジスタＣ１，……，Ｃｎのチャンネル領域には０〔Ｖ〕の電圧が印加されて選択されないセルトランジスタＣ２，……，Ｃｎのチャンネル領域からフローティングゲートに小量の電子が流れ込む微細なＦ−Ｎトンネル電流が発生する。これにより、第１ストリング１１０内の選択されないセルトランジスタＣ２，……，Ｃｎのスレショルド電圧Ｖｔｈは、図５の曲線（ａ）のように一定の電圧以上でパス電圧Ｖｐａｓｓが増えるほど、急激に増える。
【００１８】
一方、第２ストリング１２０を構成するストリング選択トランジスタＳ１′とこれに隣接するセルトランジスタＣ１′の間のソース／ドレイン領域、すなわち、ノードＮは初期の電圧が〔電源電圧Ｖｃｃ−ソース選択トランジスタＳ２′のスレショルド電圧〕の値を示す。その後、選択された第１ワードラインＷ／Ｌ１及び選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎにそれぞれプログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓが印加されると、前記ノードＮは第２ストリング１２０を構成するセルトランジスタＣ１′，……，Ｃｎのソース／ドレイン領域及びチャンネル領域と共に第２ストリング１２０のセルトランジスタのゲートキャパシタンスによる容量性結合により前記パス電圧Ｖｐａｓｓとプログラム電圧Ｖｐｇｍの間の値を有するブスート電圧Ｖｂｏｏｓｔに増える。これに対する測定結果は図５の曲線（ｂ）のように示された。
【００１９】
結果的に、選択されないセルトランジスタのスレショルド電圧の変化量を極小とするためには、図５からパス電圧Ｖｐａｓｓが１０〔Ｖ〕〜１２〔Ｖ〕の値でなければならないということがわかる。
さらに、前記ブスート電圧Ｖｂｏｏｓｔは電源電圧Ｖｃｃが減少すると、これと共に減少する。これにより、低電力フラッシュメモリ素子に適するように電源電圧を減少させると、前記セルトランジスタＣ１′のスレショルド電圧がより増える問題点が発生する。
【００２０】
その上、一つのストリングがより多いセルトランジスタで構成される場合には、容量性結合が変化して第２ストリング１２０内のセルトランジスタのチャンネル領域及びソース／ドレイン領域の電圧、すなわち、ブスート電圧Ｖｂｏｏｓｔはパス電圧Ｖｐａｓｓにより近い値を有するため、セルトランジスタＣ１′のスレショルド電圧をさらに立上げる。
【００２１】
従来の技術によるＮＡＮＤ型のフラッシュメモリ素子の読出し動作を説明すると、次のとおりである。例えば、第１ストリング１１０のセルトランジスタＣ１に貯蔵された情報を読出すためには、先ず、ストリング選択ラインＳＳＬ１及びソース選択ラインＳＳＬ２にはいずれも電源電圧Ｖｃｃを印加して前記ストリング選択トランジスタＳ１及びソース選択トランジスタＳ２を“オン”させ、共通ソースラインＳ／Ｌに０〔Ｖ〕を印加する。
【００２２】
その後、選択された第１ワードラインＷ／Ｌ１及び選択されないワードラインＷ／Ｌ２，……，Ｗ／ｎにはそれぞれ０〔Ｖ〕及び電源電圧Ｖｃｃを印加し、ボディーには０〔Ｖ〕を印加する。選択された第１ビットラインＢ／Ｌ１には所定の読出し電圧Ｖｒｅａｄを印加してセルトランジスタＣ１を通して流れる電流を感知して論理“１”または論理“０”の状態を判別する。
【００２３】
従来の技術による消去動作は、例えば、第１ストリング１１０のセルトランジスタＣ１に貯蔵された情報を消去する場合、前記選択されたセルトランジスタＣ１のコントロールゲートに連結される第１ワードラインＷ／Ｌ１には０〔Ｖ〕を印加し、ボディーにはウェルピックアップラインＷＰＬを通して２０Ｖの消去電圧を印加し、全ての他のラインはフローティングさせて前記選択されたセルトランジスタＣ１のフローティングゲートからチャンネル領域にＦ−Ｎトンネル現象により電子を注入させることによりなる。この際、全てのストリングは一つのボディーを共有するため、前記選択された第１ワードラインＷ／Ｌ１に連結された非選択されたトランジスタＣ１′の情報も消去される問題点がある。
【００２４】
一方、従来の技術によるスタンバイ動作は、ボディーには０〔Ｖ〕を印加し、他の全てのラインはフローティングさせることにより現在の状態を保つ。
上述した動作の従来の技術によるフラッシュメモリ素子は、プログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓにより選択されないセルトランジスタのスレショルド電圧が変化する。ストリング内のセルトランジスタの数が増えるほど、容量性結合の効率が減少することを防止するために低い電源電圧を用いにくいので、最近の低電力素子の具現には不向きである。
【００２５】
さらに、ボディーが共通に連結されるため、消去動作時に選択されたワードラインに連結された全てのセルトランジスタの情報が同時に消去されて望まないセルトランジスタの情報も消去されるという問題点がある。
【００２６】
【発明が解決しようとする課題】
したがって、本発明は上述した問題点を解決するために案出されたものであり、互いに独立したボディー上に各々のストリングを形成し、独立したボディーとそのボディーに形成されたストリングのソース領域をソースボディーラインで連結させることにより、プログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓによるストレスを最小化して選択されないセルトランジスタのスレショルド電圧が変化する現象を極小とし、所望のストリング内の選択されたセルトランジスタのみを消去させるのみならず、ストリング内のセルトランジスタの数を増やしても、安定するプログラム動作を実現することのできるフラッシュメモリ素子を提供することを目的とする。
【００２７】
本発明の他の目的は前記フラッシュメモリ素子の正確な動作遂行に好適なフラッシュメモリ素子の駆動方法を提供することにある。
【００２８】
【課題を解決するための手段】
前記目的を達成するために本発明のフラッシュメモリ素子は、順次に直列に連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び第２選択トランジスタで構成されて第１ボディーに形成された第１ストリングと、順次に直列に連結された第３選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び第４選択トランジスタで構成されて前記第１ボディーから独立した第２ボディーに形成された第２ストリングとよりなる一対のストリングがマトリックス状に配列されたセルアレイ領域を備えるフラッシュメモリ素子において、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第２選択トランジスタのドレイン領域と前記第３選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第４選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第３選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインとを含むことを特徴とする。
【００２９】
前記目的を達成するために本発明のさらに他のフラッシュメモリ素子は、順次に直列に連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第２選択トランジスタ及び第３選択トランジスタで構成されて第１ボディーに形成された第１ストリングと、順次に直列に連結された第４選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第５選択トランジスタ及び第６選択トランジスタで構成されて前記第１ボディーから隔離された第２ボディーに形成された第２ストリングとよりなる一対のストリングがマトリックス状に配列されたセルアレイ領域を備えるフラッシュメモリ素子である。
【００３０】
前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第３選択トランジスタのドレイン領域と前記第４選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第６選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第５選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第３選択トランジスタのゲート電極と前記第６選択トランジスタのゲート電極を連結する第３ストリング選択ラインと、前記第１ストリングを備える各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインとを含むことを特徴とする。
【００３１】
前記他の目的を達成するための本発明のフラッシュメモリ素子の駆動方法は、第１ボディーに順次に直列連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び前記第１選択トランジスタと異なるスレショルド電圧を有する第２選択トランジスタで構成された第１ストリングと、前記第１ボディーから隔離された第２ボディーに順次に直列連結された第３選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び前記第３選択トランジスタと異なるスレショルド電圧を有する第４選択トランジスタで構成された第２ストリングと、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前第２選択トランジスタのドレイン領域と前記第３選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第４選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第３選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結する複数本のワードラインとを備えるフラッシュメモリ素子の駆動方法である。
【００３２】
前記ビットラインに０Ｖを印加し、前記第１及び第２ストリング選択ラインに相異なる第１及び第２電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれプログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓを印加し、前記選択されたストリングに連結されるソースボディーライン及び前記選択されないストリングに連結されるソースボディーラインにそれぞれ０Ｖ及びプログラム防止電圧Ｖｐｉを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的にプログラムさせる動作と、前記複数本のワードラインのうち、選択されたワードラインに０Ｖを印加し、前記一対のストリングのうち、選択されたストリングに連結されたソースボディーラインに消去電圧Ｖｅｒａｓｅを印加し、前記複数本のワードラインのうち、前記選択されたワードラインを除いた選択されないワードラインはフローティングさせるか、消去防止電圧Ｖｅｉを印加し、前記ビットライン、前記第１及び第２ストリング選択ライン及び前記選択されないストリングに連結されたソースボディーラインはフローティングさせることにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的に消去させる動作と、前記ビットラインにＶｃｃを印加し、前記第１及び第２ストリング選択ラインに相異なる第３及び第４電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれ０Ｖ及び読出し電圧Ｖｒｅａｄを印加し、前記第１及び第２ソースボディーラインに０Ｖを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタの情報を選択的に読出す動作のうち、少なくともいずれか一つの動作を行うことを特徴とする。
【００３３】
前記他の目的を達成するための本発明のさらに他のフラッシュメモリ素子の駆動方法は、第１ボディーに順次に直列連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第２選択トランジスタ及び第３選択トランジスタで構成された第１ストリングと、前記第１ボディーから隔離された第２ボディーに順次に直列連結された第４選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第５選択トランジスタ及び第６選択トランジスタで構成された第２ストリングと、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第３選択トランジスタのドレイン領域と前記第４選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第６選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第５選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第３選択トランジスタのゲート電極と前記第６選択トランジスタのゲート電極を連結する第３ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインを備えるフラッシュメモリ素子の駆動方法である。
【００３４】
前記ビットラインに０Ｖを印加し、前記各々のストリング選択ラインに０Ｖ及びＶｃｃのうち、いずれか一つの電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択さらないワードラインにそれぞれプログラム電圧Ｖｐｇｍ及びパス電圧Ｖｐａｓｓを印加し、前記選択されたストリングに連結されるソースボディーライン及び前記選択されないストリングに連結されるソースボディーラインにそれぞれ０Ｖ及びプログラム防止電圧Ｖｐｉを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的にプログラムさせる動作と、前記複数本のワードラインのうち、選択されたワードラインに０Ｖを印加し、前記一対のストリングのうち、選択されたストリングに連結されたソースボディーラインに消去電圧Ｖｅｒａｓｅを印加し、前記複数本のワードラインのうち、前記選択されたワードラインを除いた選択されないワードラインはフローティングさせるか、消去防止電圧Ｖｅｉを印加し、前記ビットライン、前記第１乃至第３ストリング選択ライン及び前記選択されないストリングに連結されたソースボディーラインはフローティングさせることにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的に消去させる動作と、前記ビットラインにＶｃｃを印加し、前記各々のストリング選択ラインに読出し電圧Ｖｒｅａｄ及び０Ｖのうち、いずれか一つの電圧を印加してストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれ０Ｖ及び読出し電圧Ｖｒｅａｄを印加し、前記第１及び第２ソースボディーラインに０Ｖを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタの情報を選択的に読出す動作のうち、いずれか一つの動作を行うことを特徴とする。
【００３５】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
図６及び図７はそれぞれ本発明の第１実施例によるフラッシュメモリ素子のストリングブロック及び第２実施例によるフラッシュメモリ素子のストリングブロックを示す等価回路図であり、図８は本発明によるセルトランジスタのスレショルド電圧Ｖｔｈの特性をプログラム防止電圧Ｖｐｉに対して示すグラフである。
【００３６】
（第１実施例）
図６を参照すれば、本発明の第１実施例によるフラッシュメモリ素子の一対のストリングブロックは、一本のビットラインＢ／Ｌ、前記ビットラインＢ／Ｌを共有しつつ相異なるボディー、例えば互いに隣接する第１Ｐウェル領域及び第２Ｐウェル領域にそれぞれ形成された第１ストリング１０及び第２ストリング２０で構成される。前記第１ストリング１０は前記ビットラインＢ／Ｌに連結された第２選択トランジスタ部、前記第２選択トランジスタ部に連結された第１セルトランジスタ部及び前記第１セルトランジスタ部に連結された第１選択トランジスタ部で構成される。ここで、前記第１選択トランジスタ部は一つの第１選択トランジスタ１１で構成され、前記第１選択トランジスタ１１のソース領域と前記第１Ｐウェル領域は第１ソースボディーラインＳＢＬ１を通して互いに連結される。かつ、前記第２選択トランジスタ部は一つの第２選択トランジスタ１２で構成され、前記第１セルトランジスタ部は直列に連結された複数のセルトランジスタＣｎ，……，Ｃ１で構成される。
【００３７】
さらに、前記第２ストリング２０は前記ビットラインＢ／Ｌに連結された第３選択トランジスタ部、前記第３選択トランジスタ部に連結された第２セルトランジスタ部及び前記第２セルトランジスタ部に連結された第４選択トランジスタ部で構成される。ここで、前記第３選択トランジスタ部は一つの第３選択トランジスタ２１で構成され、前記第４選択トランジスタ部は一つの第４選択トランジスタ２２で形成される。前記第４選択トランジスタ２２のソース領域と前記第２Ｐウェル領域は第２ソースボディーラインＳＢＬ２を通して互いに連結される。ここで、前記第２セルトランジスタ部は直列に連結された複数のセルトランジスタＣ１′，……，Ｃｎ′で構成される。
【００３８】
このように構成された第１ストリング１０及び第２ストリング２０は、第１ストリング１０の第１選択トランジスタ１１と第２ストリング２０の第３選択トランジスタ２１が互いに隣接し、第１ストリング１０の第２選択トランジスタ１２と第２ストリング２０の第４選択トランジスタ２２が互いに隣接するように配置される。前記第１選択トランジスタ１１のゲート電極及び第３選択トランジスタ２１のゲート電極は第１ストリング選択ラインＳＳＬ１により連結される。前記第２選択トランジスタ１２のゲート電極及び第４選択トランジスタ２２のゲート電極は第２ストリング選択ラインＳＳＬ２により連結される。前記第１ストリング１０を構成するセルトランジスタＣ１，……，Ｃｎのコントロールゲート電極及び前記第２ストリング２０を構成するセルトランジスタＣ１′，……，Ｃｎ′のコントロールゲート電極は前記第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２に平行に配置された第１ワードライン乃至ｎ番目のワードラインＷ／Ｌ１，……Ｗ／Ｌｎを通して１：１に連結される。
【００３９】
前記第１ストリン１０及び第２ストリング２０の各選択トランジスタ１１，１２，２１，２２はチャンネル増加型のＮＭＯＳトランジスタで構成される。前記第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２はビットラインＢ／Ｌとは相異なる配線層で形成される。
本発明において、前記選択トランジスタ及びセルトランジスタのソース／ドレイン領域はＮ型の不純物でドーピングされ、前記ボディーはＰ型領域、例えばＰウェル領域である。かつ、前記ビットラインＢ／Ｌ及び前記ソースボディラインＳＢＬ１，ＳＢＬ２はそれぞれポリサイドなどの耐熱性金属及びアルミニウムで形成することが望ましい。
【００４０】
さらに、第１及び第２選択トランジスタ１１，１２は相異なるスレショルド電圧を有するように形成することが望ましい。同様に第３及び第４選択トランジスタ２１，２２も相異なるスレショルド電圧を有するように形成することが望ましい。より具体的に説明すると、第１及び第４選択トランジスタ１１，２２のスレショルド電圧は２〔Ｖ〕であり、第２及び第３選択トランジスタ１２，２１のスレショルド電圧は０．５〔Ｖ〕であることが望ましい。
【００４１】
このような構成を有する本発明によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１にのみ選択的に情報を貯蔵させるプログラム動作について説明する。先ず、前記第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２にそれぞれ０〔Ｖ〕及び電源電圧Ｖｃｃを印加して第１及び第２選択トランジスタ１１，１２をそれぞれ“オフ”及び“オン”させ、第３及び第４選択トランジスタ２１，２２をそれぞれ“オフ”及び“オン”させることにより、第１ストリング１０を選択する。ここで、第２ストリング２０を選択する場合には、第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２にそれぞれ電源電圧Ｖｃｃ及び０〔Ｖ〕を印加する。引き続き、ビットラインＢ／Ｌ及び選択された第１ワードラインＷ／Ｌ１にそれぞれ０〔Ｖ〕及び１５〔Ｖ〕〜２０〔Ｖ〕程度のプログラム電圧Ｖｐｇｍを印加し、選択されない第２ストリング２０の第２ソースボディーラインＳＢＬ２には第２ストリング２０のセルトランジスタＣ１′，……，Ｃｎ′がプログラムされる現象を防止するため、電源電圧Ｖｃｃ〜７〔Ｖ〕のプログラム防止電圧Ｖｐｉを印加する。そして、選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには選択されないセルトランジスタをターンオンさせることのできる低い電圧、例えば１〔Ｖ〕〜電源電圧Ｖｃｃのパス電圧Ｖｐａｓｓを印加する。かつ、第１ソースボディーラインＳＢＬ１には０〔Ｖ〕を印加する。
【００４２】
上述したように、各々の制御ラインに所定の電圧を加えると、選択されたセルトランジスタＣ１のチャンネル領域はターンオンされた第２選択トランジスタ１２及びターンオンされた複数のセルトランジスタＣ２，……，Ｃｎを通して０〔Ｖ〕が印加されたビットラインＢ／Ｌに電気的に連結された状態であるため、ビットラインＢ／Ｌと同一な０〔Ｖ〕の電圧を有する。前記選択されたセルトランジスタＣ１のコントロールゲートには第１ワードラインＷ／Ｌ１を通して１５〔Ｖ〕〜２０〔Ｖ〕の高いプログラム電圧Ｖｐｇｍが印加されるため、前記選択されたセルトランジスタＣ１のチャンネル領域からフローティングゲートにトンネル酸化膜を通過するトンネル電子が注入される。これにより、選択されたセルトランジスタＣ１は少なくとも１〔Ｖ〕以上のスレショルド電圧を有する。この際、前記第１ワードラインＷ／Ｌ１に印加されるプログラム電圧Ｖｐｇｍにより前記第２ストリング２０のセルトランジスタＣ１′がプログラムされる現象を防止するため、上述したように第２ソースボディーラインＳＢＬ２には電源電圧Ｖｃｃ〜７〔Ｖ〕のプログラム防止電圧Ｖｐｉを印加する。これにより、前記プログラム防止電圧Ｖｐｉはターンオンされた第４選択トランジスタ２２及びこれに連結されてパス電圧Ｖｐａｓｓによりターンオンされた複数のセルトランジスタＣ２′，……，Ｃｎ′を通して前記セルトランジスタＣ１′のチャンネル領域に印加される。その結果、前記セルトランジスタＣ１′のコントロールゲート電極とチャンネル領域との間にはプログラム電圧Ｖｐｇｍとプログラム防止電圧Ｖｐｉとの差に該当する電界が形成される。この電界はセルトランジスタＣ１′のフローティングゲートの下方に形成されたトンネル酸化膜を通して電子のトンネル現象を発生させるには充分でない。かつ、前記選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎに加えられたパス電圧Ｖｐａｓｓが変化しても、セルトランジスタＣ１′のチャンネル領域に印加されたプログラム防止電圧Ｖｐｉは変化しない。したがって、パス電圧Ｖｐａｓｓの変化は選択されないセルトランジスタＣ１′のスレショルド電圧の変化に影響を及ぼさない。これに対する結果が図８に示され、本発明の効果の説明時に詳しく説明する。
【００４３】
上述したように前記選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには１〔Ｖ〕〜電源電圧Ｖｃｃの低いパス電圧Ｖｐａｓｓが加えられるため、前記パス電圧Ｖｐａｓｓが電源電圧Ｖｃｃ以下の範囲で変化しても、前記第１ストリング１０内の選択されないセルトランジスタＣ２，Ｃ３，．，ＣｎはＦ−Ｎトンネル現象を発生しない。
【００４４】
さらに、第２ストリング２０内の選択されないセルトランジスタＣ２′，……，Ｃｎ′はコントロールゲートに印加されたパス電圧Ｖｐａｓｓとチャンネル領域に印加されたプログラム防止電圧Ｖｐｉとの差が少なくてフローティングゲートからチャンネル領域へのＦ−Ｎトンネル現象は発生しない。
一方、本発明の消去動作は、選択されたワードラインに０〔Ｖ〕を印加し、選択されたストリングのソースボディーラインには消去電圧を印加することにより行われる。
【００４５】
前記消去動作時、選択されないワードラインにはフローティングゲートからチャンネル領域へのトンネル現象が発生しないようにする消去防止電圧Ｖｅｉを印加するか、フローティングさせる。この際、前記消去防止電圧Ｖｅｉとしては、Ｖｃｃ乃至１０〔Ｖ〕を用いる。
例えば、前記第１ストリング１０のセルトランジスタＣ１に貯蔵された情報を消去させる場合、第１ワードラインＷ／Ｌ１に０〔Ｖ〕を印加すると共に、前記第１ソースボディーラインＳＢＬ１には前記セルトランジスタＣ１のフローティングゲートからチャンネル領域にＦ−Ｎトンネル現象を発生させるために１５〔Ｖ〕〜２０〔Ｖ〕程度の消去電圧を印加する。この際、前記第１ワードラインＷ／Ｌ１を除く選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには、選択されないセルトランジスタＣ２，……，Ｃｎの情報が消去される現象を発生しないように５Ｖ〜１０Ｖの消去防止電圧Ｖｅｉを印加することが望ましくい。この際、その他の制御ライン、例えば第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２、第２ソースボディーラインＳＢＬ２及びビットラインＢ／Ｌはフローティングさせる。このように各々のストリングごとに独立的にソースボディーラインを備えて選択されないストリングのソースボディーラインをフローティングさせることにより、選択されたワードラインに連結され、選択されないストリングに含まれたセルトランジスタが消去される現象を防止することができる。上述したように消去動作を行うと、選択されたセルトランジスタのスレショルド電圧は−３〔Ｖ〕以下の値を有する。
【００４６】
一方、本発明の読だし動作を説明すると、次のとおりである。例えば、第１ストリング１０のセルトランジスタＣ１に貯蔵された情報を読出すためには、先ず、第１ストリング選択ラインＳＳＬ１には第１読出し電圧Ｖｒｅａｄ１、例えば電源電圧Ｖｃｃと等しいか、高い電圧を印加し、第２ストリング選択ラインＳＳＬ２には第２読出し電圧Ｖｒｅａｄ２、例えば第２及び第３選択トランジスタ１２，２１のスレショルド電圧より大きく、第１及び第４選択トランジスタ１１，２２のスレショルド電圧よりは小さい電圧を印加する。その結果、前記第１、第２及び第３選択トランジスタ１１，１２，３１はターンオンされ、前記第４選択トランジスタ２２はターンオフされる。したがって、選択されたセルトランジスタＣ１を備える第１ストリング１０の第１及び第２選択トランジスタ１１，１２はいずれもターンオンされるが、第２ストリング２０の第４選択トランジスタ２２はターンオフされて第１ストリング１０が選択される。第２ストリング２０を選択しようとする場合には第１ストリング選択ラインＳＳＬ１には第２読出し電圧Ｖｒｅａｄ２を印加し、第２ストリング選択ラインＳＳＬ２には第１読出し電圧Ｖｒｅａｄ１を印加する。
【００４７】
引き続き、ビットラインＢ／Ｌには電源電圧Ｖｃｃを印加し、選択された第１ワードラインＷ／Ｌ１には０〔Ｖ〕を印加し、選択されないワードラインＷ／Ｌ２，……，Ｗ／Ｌｎには所定の電圧、例えば２〔Ｖ〕〜電源電圧Ｖｃｃの読出し電圧Ｖｒｅａｄを印加する。そして、第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２には０〔Ｖ〕を印加する。
【００４８】
このように選択されたセルトランジスタＣ１に貯蔵された情報を読出すため、各々の制御ラインに所定の電圧を印加すると、前記選択されたセルトランジスタＣ１がプログラムされて１〔Ｖ〕より高いスレショルド電圧を有する場合、前記ビットラインＢ／Ｌと前記第１ソースボディーラインＳＢＬ１との間には電流が流れない。一方、前記選択されたセルトランジスタＣ１が消去されて−３〔Ｖ〕以下の低いスレショルド電圧を有する場合、前記ビットラインＢ／Ｌと前記第１ソースボディーラインＳＢＬ１との間には電流が流れる。したがって、ビットラインＢ／Ｌに流れる電流を感知することにより、選択されたセルトランジスタＣ１の情報を判断することができる。
【００４９】
一方、本発明の第１実施例によるフラッシュメモリ素子のスタンバイ動作は、全てのソースボディーライン、すなわち第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２に０〔Ｖ〕を印加し、その他の制御ラインはフローティングさせることにより行われる。
上述した本発明の動作は下記の表１のように要約できる。
【００５０】
【表１】
表１で選択されないビットラインは図６に示された一対のストリングの周辺に配置された他のビットライン（図示せず）を指す。
（第２実施例）
図７を参照すれば、本発明の第２実施例によるフラッシュメモリ素子の一対のストリングブロックは、一本のビットラインＢ／Ｌ、前記ビットラインＢ／Ｌを共有しつつ、相異なるボディー、例えば互いに隣接する第１Ｐウェル領域及び第２Ｐウェル領域にそれぞれ形成された第１ストリング１０及び第２ストリング ２０で構成される。前記第１ストリング１０は前記ビットラインＢ／Ｌに連結された第２選択トランジスタ部、前記第２選択トランジスタ部に連結された第１セルトランジスタ部及び前記第１セルトランジスタ部に連結された第１選択トランジスタ部で構成される。ここで、前記第１選択トランジスタ部は一つの第１選択トランジスタ１１で構成され、前記第２選択トランジスタ部は互いに直立に連結された第２及び第３選択トランジスタ１２，１３で構成される。前記第２選択トランジスタ１２は前記第１セルトランジスタ部に連結され、前記第３選択トランジスタ１３は前記ビットラインＢ／Ｌに連結される。かつ、前記第１セルトランジスタ部は複数のセルトランジスタＣｎ，……，Ｃ１で構成され、前記第１選択トランジスタ１１のソース領域と前記第１Ｐウェル領域は第１ソースボディーラインＳＢＬ１を通して互いに連結される。
【００５２】
さらに、前記第２ストリング２０は前記ビットラインＢ／Ｌに連結された第３選択トランジスタ部、前記第３選択トランジスタ部に連結された第２セルトランジスタ部及び前第２セルトランジスタ部に連結された第４選択トランジスタ部で構成される。ここで、前記第３選択トランジスタ部は一つの第４選択トランジスタ２１で構成され、前記第４選択トランジスタ部は互いに直列に連結された第５及び第６選択トランジスタ２２，２３で構成される。前記第５選択トランジスタ２２は前記第２セルトランジスタ部に連結され、前記第６選択トランジスタ２３は前記ビットラインＢ／Ｌに連結される。かつ、前記第２セルトランジスタ部は複数のセルトランジスタＣ１′，……，Ｃｎ′で構成され、前記６選択トランジスタ２３のソース領域と前記第２Ｐウェル領域は第２ソースボディーラインＳＢＬ２を通して互いに連結される。
【００５３】
このように構成された第１ストリング１０及び第２ストリング２０は、第１ストリング１０の第１選択トランジスタ１１と第２ストリング２０の第４選択トランジスタ２１が互いに隣接し、第１ストリング１０の第３選択トランジスタ１３と第２ストリング２０の第６選択トランジスタ２３が互いに隣接するように配置される。前記第１選択トランジスタ１１のゲート電極及び第４選択トランジスタ２１のゲート電極は第１ストリング選択ラインＳＳＬ１により連結される。前記第２選択トランジスタ１２のゲート電極及び第５選択トランジスタ２２のゲート電極は第２ストリング選択ラインＳＳＬ２により連結される。前記第３選択トランジスタ１３のゲート電極及び前記第６選択トランジスタ２３のゲート電極は第３ストリング選択ラインＳＳＬ３により互いに連結される。ここで、前記第２及び第６選択トランジスタ１２，２３はチャンネル空乏型のＮＭＯＳトランジスタであり、前記第１及び第３選択トランジスタ１１，１３と前記第４及び第５選択トランジスタ２１，２２はチャンネル増加型のＮＭＯＳトランジスタであることが望ましい。一方、前記第３及び第５選択トランジスタ１３，２２はチャンネル空乏型のトランジスタであり、前記第１及び第２選択トランジスタと前記第４及び第６選択トランジスタ２１，２３はチャンネル増加型のＮＭＯＳトランジスタであってもよい。
【００５４】
前記第１ストリング１０を構成するセルトランジスタＣ１，……，Ｃｎのコントロールゲート電極及び前記第２ストリング２０を構成するセルトランジスタＣ１′，……，Ｃｎ′のコントロールゲート電極は前記第１、第２及び第３ストリング選択ラインＳＳＬ１，ＳＳＬ２，ＳＳＬ３に平行に配置された第１ワードライン乃至ｎ番目のワードラインＷ／Ｌ１，……Ｗ／Ｌｎを通して互いに１：１に連結される。
【００５５】
前記第１及び第２ソースボディーラインＳＢＬ１，ＳＢＬ２はビットラインＢ／Ｌと相異なる配線層で形成される。
本発明において、前記選択トランジスタ及びセルトランジスタのソース／ドレイン領域はＮ型の不純物でドーピングされ、前記ボディーはＰ型領域、例えばＰウェル領域である。かつ、前記ビットラインＢ／Ｌ及び前記ソースボディーラインＳＢＬ１，ＳＢＬ２はそれぞれポリサイドなどの耐熱性金属及びアルミニウムで形成することが望ましい。
【００５６】
前記のような構成を有する本発明の第２実施例によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１にのみ選択的に情報を貯蔵させるプログラム動作においては、図６における第１実施例とは所望のストリングを選択するため、各々のストリング選択ラトンイＳＳＬ１，ＳＳＬ２，ＳＳＬ３に電圧を印加する方法のみが異なり、ほかの制御ラインに印加する電圧及びこれによる動作原理は同様である。したがって、ここでは所望のストリングを選択する方法のみを説明する。さらに、この説明は前記第２及び第６選択トランジスタ１２，２３がチャンネル空乏型のＮＭＯＳトランジスタの場合に限る。第３及び第５選択トランジスタ１３，２２がチャンネル空乏型のトランジスタの場合には、第２及び第３ストリング選択ラインＳＳＬ２，ＳＳＬ３に印加する電圧を互いに取り替えればよい。
【００５７】
前記選択されたセルトランジスタＣ１にのみ情報を貯蔵させるためには第１ストリング１０を選択すべきである。このため、第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２には０〔Ｖ〕を印加し、第３ストリング選択ラインＳＳＬ３には電源電圧Ｖｃｃを印加する。これにより、第１ソースボディーラインＳＢＬ１に連結された第１選択トランジスタ１１はターンオフされるが、ビットラインＢ／Ｌに連結された第３選択トランジスタ１３及び前記第３選択トランジスタ１３に連結された第２選択トランジスタ１２はいずれもターンオンされて第１ストリング１０が選択される。この際、ビットラインＢ／Ｌに連結された第４選択トランジスタ２１はターンオフされて第２ストリングは選択されない。第２ストリング２０を選択しようとする場合には、第１ストリング選択ラトンシＳＳＬ１には電源電圧Ｖｃｃを印加し、第２及び第３ストリング選択ラインＳＳＬ２，ＳＳＬ３には０〔Ｖ〕を印加することにより、ビットラインＢ／Ｌに連結された第４選択トランジスタ２１をターンオンさせ、第５選択トランジスタ２２をターンオンさせて第２ストリング２０を選択する。この際、ビットラインＢ／Ｌに連結された第３選択トランジスタ１３はターンオフされて第１ストリング１０は選択されない。
【００５８】
一方、本発明の第２実施例によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１に貯蔵された情報のみを選択的に消去する消去動作は、図６における第１実施例と同様である。この際、第１実施例よりさらに配置された第３ストリング選択ラインＳＳＬ３は第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２と共にフローティングされる。
【００５９】
さらに、本発明の第２実施例によるフラッシュメモリ素子の選択されたセルトランジスタ、例えばセルトランジスタＣ１に貯蔵された情報のみを選択的に読出すための動作においては、図６における第１実施例とは所望のストリングを選択するため、各々のストリング選択ラインＳＳＬ１，ＳＳＬ２，ＳＳＬ３に電圧を印加する方法のみが異なり、前記第１乃至第３ストリング選択ラインＳＳＬ１，ＳＳＬ２，ＳＳＬ３のほかの制御ラインに印加する電圧及びこれによる動作原理は同様である。したがって、ここでは所望のストリングを選択する方法のみを説明する。
【００６０】
前記選択されたセルトランジスタＣ１に貯蔵された情報のみを選択的に読出すためには第ストリング１０を選択すべきである。このため、第１及び第３ストリング選択ラインＳＳＬ１，ＳＳＬ３には所定の電圧、例えば２〔Ｖ〕乃至電源電圧Ｖｃｃの読出し電圧Ｖｒｅａｄを印加し、第２ストリング選択ラインＳＳＬ２には０〔Ｖ〕を印加する。これにより、第１乃至第３選択トランジスタ１１，１２，１３はいずれもターンオンされて第１ストリング１０が選択される。この際、第５選択トランジスタ２２はターンオフされて第２ストリング２０は選択されない。
【００６１】
第２ストリング２０を選択しようとする場合には、第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２に前記読出し電圧Ｖｒｅａｄを印加し、第３ストリング選択ラインＳＳＬ３には０〔Ｖ〕を印加する。これにより、第４乃至第６選択トランジスタ２１，２２，２３はいずれもターンオンされて第２ストリング２０が選択される。この際、第３選択トランジスタ１３はターンオフされて第１ストリング１０は選択されない。
【００６２】
一方、本発明の第２実施例によるフラッシュメモリ素子のスタンバイ動作は、図６における第１実施例と同様である。この際、第１実施例よりさらに配置された第３ストリング選択ラインＳＳＬ３は第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２と共にフローティングされる。
上述したように本発明の第２実施例によるフラッシュメモリ素子を駆動させるための条件は第１実施例に類似しており、下記の表２のように要約できる。
【００６３】
Ｌ１，ＳＢＬ２に０〔Ｖ〕を印加し、その他の制御ラインはフローティングさせることにより行われる。
【００６４】
【表２】
上述したように、本発明によるフラッシュメモリ素子は、各々のストリングが互いに独立した各々のボディー内に形成され、一つのストリングの共通ソース領域はそのストリングが形成された独立したボディーに互いに連結される。したがって、所望のストリングが選択されたセルトランジスタに貯蔵された情報のみを選択的に消去させることができる。さらに、選択されたセルトランジスタに情報を貯蔵させるプログラムの動作時、選択されないセルトランジスタのスレショルド電圧が変化する現象を大幅に低減させ得る。これに対する測定結果が図８に示された。
【００６６】
図８を参照すれば、横軸はプログラム防止電圧Ｖｐｉを、縦軸は選択されないセルトランジスタのスレショルド電圧Ｖｔｈを示す。参照符号ａ，ｂで示された曲線は、それぞれ選択されたセルトランジスタに情報を貯蔵させた後、選択されないセルトランジスタのうち、既にプログラムされたセルトランジスタのスレショルド電圧及び既に情報が消去されたセルトランジスタのスレショルド電圧を測定した結果を示す。さらに、選択されないワードラインに印加するパス電圧Ｖｐａｓｓを１〔Ｖ〕から５〔Ｖ〕まで変化させつつ、選択されないセルトランジスタのスレショルド電圧の変化を測定して示した。図８から、１〔Ｖ〕から５〔Ｖ〕範囲のパス電圧Ｖｐａｓｓを選択されないワードラインに印加する場合、プログラム防止電圧Ｖｐｉを４〔Ｖ〕から１７〔Ｖ〕まで変化させても、選択されないセルトランジスタのスレショルド電圧はほぼ変わらないことがわかる。したがって、プログラム動作時に優れる信頼性を有するフラッシュメモリ素子を具現することができる。
【００６７】
【発明の効果】
上述したように、プログラム防止電圧Ｖｐｉ及びパス電圧Ｖｐａｓｓによるストレスを最小とするため、ＮＡＮＤ型のフラッシュメモリ素子の場合、一つのストリング内に直列に連結されるセルトランジスタの数を増やせることができる。これにより、高集積のフラッシュメモリ素子の容易な具現が可能になる。
【００６８】
かつ、互いに隣接する一対のストリングごとに一本のビットラインが配置されるため、ビットラインの幅をより広く形成することができる。これにより、ビットラインによるＲＣ遅延時間を減少させ得るため、素子の動作速度を向上させることができる。
【図面の簡単な説明】
【図１】従来のＮＡＮＤ型のフラッシュメモリ素子を構成する一つのストリングを示すレイアウトの平面図である。
【図２】図１の等価回路図である。
【図３】図１の一つのセルトランジスタを示す図面であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｘ線による断面図である。
【図４】従来の技術によるＮＡＮＤ型のフラッシュメモリ素子の一部を示す等価回路図である。
【図５】従来の技術による選択されないセルトランジスタのスレショルド電圧Ｖｔｈの変化をパス電圧Ｖｐａｓｓに応じて示すグラフである。
【図６】本発明の第１実施例によるＮＡＮＤ型のフラッシュメモリ素子の一部を示す等価回路図である。
【図７】本発明の第２実施例によるＮＡＮＤ型のフラッシュメモリ素子の一部を示す等価回路図である。
【図８】本発明による選択されないセルトランジスタのスレショルド電圧Ｖｔｈの変化をプログラム防止電圧Ｖｐｉ及びパス電圧Ｖｐａｓｓに応じて示すグラフである。
【符号の説明】
１０，２０ ストリング
１１，１２，１３ 選択トランジスタ
２１，２２，２３ 選択トランジスタ
Ｂ／Ｌ ビットライン
Ｃ１ ，……，Ｃｎ セルトランジスタ
Ｃ１′，……，Ｃｎ′ セルトランジスタ
ＳＢＬ１，ＳＢＬ２ ソースボディーライン
ＳＳＬ１，ＳＳＬ２，ＳＳＬ３ ストリング選択ライン
Ｗ／Ｌ１，……，Ｗ／Ｌｎ ワードライン
Claims (36)
- 順次に直列に連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び第２選択トランジスタで構成されて第１ボディーに形成された第１ストリングと、順次に直列に連結された第３選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び第４選択トランジスタで構成されて前記第１ボディーから電気的に隔離された第２ボディーに形成された第２ストリングとよりなる一対のストリングがマトリックス状に配列されたセルアレイ領域を備えるフラッシュメモリ素子において、
前記第１選択トランジスタのソース領域と前記第１ボディーを連結し、可変電圧が印加される第１ソースボディーラインと、
前記第２選択トランジスタのドレイン領域と前記第３選択トランジスタのドレイン領域を連結する一本のビットラインと、
前記第４選択トランジスタのソース領域と前記第２ボディーを連結し、可変電圧が印加される第２ソースボディーラインと、
前記第１選択トランジスタのゲート電極と前記第３選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、
前記第２選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、
前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインとを含むことを特徴とするフラッシュメモリ素子。 - 前記第１乃至第４選択トランジスタはいずれもチャンネル増加型のＮＭＯＳトランジスタであることを特徴とする請求項１に記載のフラッシュメモリ素子。
- 前記第１ボディー及び第２ボディーはＰウェル領域であることを特徴とする請求項１に記載のフラッシュメモリ素子。
- 前記ビットラインは耐熱性金属シリサイド膜を含むポリサイド膜で形成されることを特徴とする請求項１に記載のフラッシュメモリ素子。
- 前記耐熱性金属シリサイド膜はタングステンシリサイド膜であることを特徴とする請求項４に記載のフラッシュメモリ素子。
- 前記第１及び第２ソースボディーラインはアルミニウム膜で形成されることを特徴とする請求項１に記載のフラッシュメモリ素子。
- 前記第１及び第４選択トランジスタのスレショルド電圧は、前記第２及び第３選択トランジスタのスレショルド電圧よりも高いことを特徴とする請求項１に記載のフラッシュメモリ素子。
- 前記第１及び第４選択トランジスタのスレショルド電圧は２〔Ｖ〕であり、前記第２及び第３選択トランジスタのスレショルド電圧は０．５〔Ｖ〕であることを特徴とする請求項７に記載のフラッシュメモリ素子。
- 順次に直列に連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第２選択トランジスタ及び第３選択トランジスタで構成されて第１ボディーに形成された第１ストリングと、順次に直列に連結された第４選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第５選択トランジスタ及び第６選択トランジスタで構成されて前記第１ボディーから電気的に隔離された第２ボディーに形成された第２ストリングとよりなる一対のストリングがマトリックス状に配列されたセルアレイ領域を備えるフラッシュメモリ素子において、
前記第１選択トランジスタのソース領域と前記第１ボディーを連結し、可変電圧が印加される第１ソースボディーラインと、
前記第３選択トランジスタのドレイン領域と前記第４選択トランジスタのドレイン領域を連結する一本のビットラインと、
前記第６選択トランジスタのソース領域と前記第２ボディーを連結し、可変電圧が印加される第２ソースボディーラインと、
前記第１選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、
前記第２選択トランジスタのゲート電極と前記第５選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、
前記第３選択トランジスタのゲート電極と前記第６選択トランジスタのゲート電極を連結する第３ストリング選択ラインと、
前記第１ストリングを備える各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインとを含むことを特徴とするフラッシュメモリ素子。 - 前記第１及び第４選択トランジスタはチャンネル増加型のＮＭＯＳトランジスタであることを特徴とする請求項９に記載のフラッシュメモリ素子。
- 前記第２選択トランジスタ及び前記第６選択トランジスタはチャンネル空乏型のＮＭＯＳトランジスタであり、前記第３選択トランジスタ及び前記第５選択トランジスタはチャンネル増加型のＮＭＯＳトランジスタであることを特徴とする請求項１０に記載のフラッシュメモリ素子。
- 前記第３選択トランジスタ及び前記第５選択トランジスタはチャンネル空乏型のＮＭＯＳトランジスタであり、前記第２選択トランジスタ及び前記第６選択トランジスタはチャンネル増加型のＮＭＯＳトランジスタであることを特徴とする請求項１０に記載のフラッシュメモリ素子。
- 前記第１ボディー及び第２ボディーはＰウェル領域であることを特徴とする請求項９に記載のフラッシュメモリ素子。
- 前記ビットラインは耐熱性金属シリサイド膜を含むポリサイド膜で形成されることを特徴とする請求項９に記載のフラッシュメモリ素子。
- 前記耐熱性金属シリサイド膜はタングステンシリサイド膜であることを特徴とする請求項１４に記載のフラッシュメモリ素子。
- 前記第１及び第２ソースボディーラインはアルミニウム膜で形成されることを特徴とする請求項９に記載のフラッシュメモリ素子。
- 第１ボディーに形成され順次に直列連結された第１選択トランジスタ、各々がフローティングゲートとコントロールゲート電極とを有する複数のセルトランジスタ及び前記第１選択トランジスタより低いスレショルド電圧を有する第２選択トランジスタで構成された第１ストリングと、前記第１ボディーから電気的に隔離された第２ボディーに形成され順次に直列連結された第３選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ及び前記第３選択トランジスタより高いスレショルド電圧を有する第４選択トランジスタで構成された第２ストリングと、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前第２選択トランジスタのドレイン領域と前記第３選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第４選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第３選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結する複数本のワードラインとを備えるフラッシュメモリ素子の駆動方法において、
前記ビットラインに０Ｖを印加し、前記第１及び第２ストリング選択ラインに相異なる第１及び第２電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれプログラム電圧及びパス電圧を印加し、前記選択されたストリングに連結されるソースボディーライン及び前記選択されないストリングに連結されるソースボディーラインにそれぞれ０Ｖ及びプログラム防止電圧を印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的にプログラムさせる動作と、
前記複数本のワードラインのうち、選択されたワードラインに０Ｖを印加し、前記一対のストリングのうち、選択されたストリングに連結されたソースボディーラインに消去電圧を印加し、前記複数本のワードラインのうち、前記選択されたワードラインを除いた選択されないワードラインはフローティングさせるか、消去防止電圧を印加し、前記ビットライン、前記第１及び第２ストリング選択ライン及び前記選択されないストリングに連結されたソースボディーラインはフローティングさせることにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的に消去させる動作と、
前記ビットラインに電源電圧Ｖｃｃを印加し、前記第１及び第２ストリング選択ラインに相異なる第３及び第４電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれ０Ｖ及び読出し電圧を印加し、前記第１及び第２ソースボディーラインに０Ｖを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタの情報を選択的に読出す動作のうち、少なくともいずれか一つの動作を行うことを特徴とするフラッシュメモリ素子の駆動方法。 - 前記第１及び第４選択トランジスタのスレショルド電圧は２Ｖであり、前記第２及び第３選択トランジスタのスレショルド電圧は０．５Ｖであることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記第１電圧及び第２電圧がそれぞれ０Ｖ及びＶｃｃの場合は、前記第１ストリングが選択されることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記第１電圧及び第２電圧がそれぞれＶｃｃ及び０Ｖの場合は、前記第２ストリングが選択されることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記プログラム電圧は１５Ｖ〜２０Ｖであることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記パス電圧は１Ｖ〜Ｖｃｃであることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記プログラム防止電圧はＶｃｃ〜７Ｖであることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記消去電圧及び前記消去防止電圧はそれぞれ１５Ｖ〜２０Ｖ及びＶｃｃ〜１０Ｖであることを特徴とする請求項１７に記載のフラッシュメモリ素子の駆動方法。
- 前記第３及び第４電圧は第１及び第２読出し電圧であることを特徴とする請求項１８に記載のフラッシュメモリ素子の駆動方法。
- 前記第１及び第２読出し電圧はそれぞれＶｃｃ以上及び０．５Ｖ〜２Ｖであることを特徴とする請求項２５に記載のフラッシュメモリ素子の駆動方法。
- 前記読出し電圧は２Ｖ〜Ｖｃｃであることを特徴とする請求項１８に記載のフラッシュメモリ素子の駆動方法。
- 第１ボディーに形成され順次に直列連結された第１選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第２選択トランジスタ及び第３選択トランジスタで構成された第１ストリングと、前記第１ボディーから電気的に隔離された第２ボディーに形成され順次に直列連結された第４選択トランジスタ、各々がフローティングゲート及びコントロールゲート電極を有する複数のセルトランジスタ、第５選択トランジスタ及び第６選択トランジスタで構成された第２ストリングと、前記第１選択トランジスタのソース領域と前記第１ボディーを連結する第１ソースボディーラインと、前記第３選択トランジスタのドレイン領域と前記第４選択トランジスタのドレイン領域を連結する一本のビットラインと、前記第６選択トランジスタのソース領域と前記第２ボディーを連結する第２ソースボディーラインと、前記第１選択トランジスタのゲート電極と前記第４選択トランジスタのゲート電極を連結する第１ストリング選択ラインと、前記第２選択トランジスタのゲート電極と前記第５選択トランジスタのゲート電極を連結する第２ストリング選択ラインと、前記第３選択トランジスタのゲート電極と前記第６選択トランジスタのゲート電極を連結する第３ストリング選択ラインと、前記第１ストリングを構成する各々のセルトランジスタのコントロールゲート電極と前記第２ストリングを構成する各々のセルトランジスタのコントロールゲート電極を１：１に連結させる複数本のワードラインを備えるフラッシュメモリ素子の駆動方法において、
前記ビットラインに０Ｖを印加し、前記各々のストリング選択ラインに０Ｖ及び電源電圧Ｖｃｃのうち、いずれか一つの電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれプログラム電圧及びパス電圧を印加し、前記選択されたストリングに連結されるソースボディーライン及び前記選択されないストリングに連結されるソースボディーラインにそれぞれ０Ｖ及びプログラム防止電圧を印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的にプログラムさせる動作と、
前記複数本のワードラインのうち、選択されたワードラインに０Ｖを印加し、前記一対のストリングのうち、選択されたストリングに連結されたソースボディーラインに消去電圧を印加し、前記複数本のワードラインのうち、前記選択されたワードラインを除いた選択されないワードラインはフローティングさせるか、消去防止電圧を印加し、前記ビットライン、前記第１乃至第３ストリング選択ライン及び前記選択されないストリングに連結されたソースボディーラインはフローティングさせることにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタを選択的に消去させる動作と、
前記ビットラインにＶｃｃを印加し、前記各々のストリング選択ラインに読出し電圧及び０Ｖのうち、いずれか一つの電圧を印加して一つのストリングを選択し、前記複数本のワードラインのうち、選択されたワードライン及び選択されないワードラインにそれぞれ０Ｖ及び読出し電圧を印加し、前記第１及び第２ソースボディーラインに０Ｖを印加することにより、前記選択されたストリングのセルトランジスタのうち、前記選択されたワードラインと交叉するセルトランジスタの情報を選択的に読出す動作のうち、いずれか一つの動作を行うことを特徴とするフラッシュメモリ素子の駆動方法。 - 前記第１選択トランジスタ、前記第３選択トランジスタ乃至前記第５選択トランジスタはチャンネル増加型のＮＭＯＳトランジスタであり、前記第２選択トランジスタ及び前記第６選択トランジスタはチャンネル空乏型のＮＭＯＳトランジスタであることを特徴とする請求項２８に記載のフラッシュメモリ素子の駆動方法。
- 前記プログラムさせる動作において、前記第１及び第２ストリング選択ラインに０Ｖを印加し、前記第３ストリング選択ラインにＶｃｃを印加する場合には前記第１ストリングが選択され、前記第１ストリング選択ラインにＶｃｃを印加し、前記第２及び第３ストリング選択ラインに０Ｖを印加する場合には前記第２ストリングが選択されることを特徴とする請求項２９に記載のフラッシュメモリ素子の駆動方法。
- 前記プログラム電圧は１５Ｖ〜２０Ｖであることを特徴とする請求項２９に記載のフラッシュメモリ素子の駆動方法。
- 前記パス電圧は１Ｖ〜Ｖｃｃであることを特徴とする請求項２９に記載のフラッシュメモリ素子の駆動方法。
- 前記プログラム防止電圧はＶｃｃ〜７Ｖであることを特徴とする請求項２９に記載のフラッシュメモリ素子の駆動方法。
- 前記消去電圧及び前記消去防止電圧はそれぞれ１５Ｖ〜２０Ｖ及びＶｃｃ〜１０Ｖであることを特徴とする請求項２８に記載のフラッシュメモリ素子の駆動方法。
- 前記読出す動作において、前記第１及び第３ストリング選択ラインに読出し電圧を印加し、前記第２ストリング選択ラインに０Ｖを印加する場合には第１ストリングが選択され、前記第１及び第２ストリング選択ラインに読出し電圧を印加し、前記第３ストリング選択ラインに０Ｖを印加する場合には第２ストリングが選択されることを特徴とする請求項２８に記載のフラッシュメモリ素子の駆動方法。
- 前記読出し電圧は２Ｖ〜Ｖｃｃであることを特徴とする請求項２８に記載のフラッシュメモリ素子の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044894A KR0170707B1 (ko) | 1995-11-29 | 1995-11-29 | 비휘발성 메모리 소자 및 그 구동 방법 |
| KR1995P44894 | 1995-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181283A JPH09181283A (ja) | 1997-07-11 |
| JP3854348B2 true JP3854348B2 (ja) | 2006-12-06 |
Family
ID=19436531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30322796A Expired - Fee Related JP3854348B2 (ja) | 1995-11-29 | 1996-11-14 | Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5734609A (ja) |
| JP (1) | JP3854348B2 (ja) |
| KR (1) | KR0170707B1 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190089B1 (ko) * | 1996-08-30 | 1999-06-01 | 윤종용 | 플래쉬 메모리장치 및 그 구동방법 |
| US5953254A (en) * | 1996-09-09 | 1999-09-14 | Azalea Microelectronics Corp. | Serial flash memory |
| KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
| US5729491A (en) * | 1996-11-12 | 1998-03-17 | Samsung Electronics Co., Ltd. | Nonvolatile integrated circuit memory devices having ground interconnect lattices with reduced lateral dimensions |
| US6134140A (en) * | 1997-05-14 | 2000-10-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with soft-programming to adjust erased state of memory cells |
| KR100496797B1 (ko) * | 1997-12-29 | 2005-09-05 | 삼성전자주식회사 | 반도체메모리장치의프로그램방법 |
| US5978267A (en) * | 1998-10-20 | 1999-11-02 | Advanced Micro Devices, Inc. | Bit line biasing method to eliminate program disturbance in a non-volatile memory device and memory device employing the same |
| KR100290283B1 (ko) | 1998-10-30 | 2001-05-15 | 윤종용 | 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법 |
| KR100305030B1 (ko) * | 1999-06-24 | 2001-11-14 | 윤종용 | 플래시 메모리 장치 |
| US6501684B1 (en) * | 1999-09-24 | 2002-12-31 | Azalea Microelectronics Corporation | Integrated circuit having an EEPROM and flash EPROM |
| US6175522B1 (en) * | 1999-09-30 | 2001-01-16 | Advanced Micro Devices, Inc. | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device |
| US6327183B1 (en) | 2000-01-10 | 2001-12-04 | Advanced Micro Devices, Inc. | Nonlinear stepped programming voltage |
| US6269025B1 (en) | 2000-02-09 | 2001-07-31 | Advanced Micro Devices, Inc. | Memory system having a program and erase voltage modifier |
| US6246610B1 (en) * | 2000-02-22 | 2001-06-12 | Advanced Micro Devices, Inc. | Symmetrical program and erase scheme to improve erase time degradation in NAND devices |
| US6295228B1 (en) | 2000-02-28 | 2001-09-25 | Advanced Micro Devices, Inc. | System for programming memory cells |
| US6246611B1 (en) | 2000-02-28 | 2001-06-12 | Advanced Micro Devices, Inc. | System for erasing a memory cell |
| US6304487B1 (en) | 2000-02-28 | 2001-10-16 | Advanced Micro Devices, Inc. | Register driven means to control programming voltages |
| US6215698B1 (en) * | 2000-05-30 | 2001-04-10 | National Semiconductor Corporation | Flash eprom with byte-wide erasure |
| KR100449953B1 (ko) * | 2002-05-16 | 2004-09-30 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치의 셀어레이 |
| US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
| US7505321B2 (en) * | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
| US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
| US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
| US7221588B2 (en) * | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
| US6878991B1 (en) * | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
| US7075146B2 (en) * | 2004-02-24 | 2006-07-11 | Micron Technology, Inc. | 4F2 EEPROM NROM memory arrays with vertical devices |
| JP4817617B2 (ja) * | 2004-06-14 | 2011-11-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6987696B1 (en) * | 2004-07-06 | 2006-01-17 | Advanced Micro Devices, Inc. | Method of improving erase voltage distribution for a flash memory array having dummy wordlines |
| KR100666174B1 (ko) * | 2005-04-27 | 2007-01-09 | 삼성전자주식회사 | 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법 |
| US7203092B2 (en) * | 2005-05-12 | 2007-04-10 | Micron Technology, Inc. | Flash memory array using adjacent bit line as source |
| JP2007059024A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置 |
| JP2007058772A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 |
| JP2007060544A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度係数が小さいパワー・オン・リセットを生成する方法及び装置 |
| US7710774B2 (en) * | 2005-11-23 | 2010-05-04 | Macronix International Co., Ltd. | NAND type multi-bit charge storage memory array and methods for operating and fabricating the same |
| US7692973B2 (en) * | 2006-03-31 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US7489556B2 (en) * | 2006-05-12 | 2009-02-10 | Micron Technology, Inc. | Method and apparatus for generating read and verify operations in non-volatile memories |
| US20080112231A1 (en) * | 2006-11-09 | 2008-05-15 | Danny Pak-Chum Shum | Semiconductor devices and methods of manufacture thereof |
| KR100895855B1 (ko) | 2007-05-18 | 2009-05-06 | 삼성전자주식회사 | 메모리 셀들의 소거 속도 편차를 줄이는 플래시 메모리장치 및 그것의 소거 방법 |
| KR101274207B1 (ko) * | 2007-06-14 | 2013-06-14 | 삼성전자주식회사 | 비휘발성 메모리 소자의 동작 방법 |
| KR101391881B1 (ko) * | 2007-10-23 | 2014-05-07 | 삼성전자주식회사 | 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법 |
| US7920419B2 (en) * | 2009-01-30 | 2011-04-05 | Intel Corporation | Isolated P-well architecture for a memory device |
| US7983085B2 (en) * | 2009-02-06 | 2011-07-19 | Micron Technology, Inc. | Memory array with inverted data-line pairs |
| KR101036300B1 (ko) * | 2009-04-30 | 2011-05-23 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 프로그램 방법 |
| JP2011227976A (ja) * | 2010-04-22 | 2011-11-10 | Elpida Memory Inc | 不揮発性半導体メモリ装置、及びそのメモリ装置を有するメモリシステム |
| US9171627B2 (en) | 2012-04-11 | 2015-10-27 | Aplus Flash Technology, Inc. | Non-boosting program inhibit scheme in NAND design |
| US9087595B2 (en) | 2012-04-20 | 2015-07-21 | Aplus Flash Technology, Inc. | Shielding 2-cycle half-page read and program schemes for advanced NAND flash design |
| US9183940B2 (en) | 2013-05-21 | 2015-11-10 | Aplus Flash Technology, Inc. | Low disturbance, power-consumption, and latency in NAND read and program-verify operations |
| US9263137B2 (en) | 2013-06-27 | 2016-02-16 | Aplus Flash Technology, Inc. | NAND array architecture for multiple simutaneous program and read |
| WO2015013689A2 (en) | 2013-07-25 | 2015-01-29 | Aplus Flash Technology, Inc. | Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations |
| JP2015050332A (ja) * | 2013-09-02 | 2015-03-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US9293205B2 (en) | 2013-09-14 | 2016-03-22 | Aplus Flash Technology, Inc | Multi-task concurrent/pipeline NAND operations on all planes |
| US9613704B2 (en) | 2013-12-25 | 2017-04-04 | Aplus Flash Technology, Inc | 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify |
| WO2016014731A1 (en) | 2014-07-22 | 2016-01-28 | Aplus Flash Technology, Inc. | Yukai vsl-based vt-compensation for nand memory |
| KR20180118840A (ko) * | 2017-04-21 | 2018-11-01 | 에스케이하이닉스 주식회사 | 메모리소자의 쓰기 디스터번스 억제를 위한 어드레스 분산 장치 및 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283200A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法 |
| JP2644426B2 (ja) * | 1993-04-12 | 1997-08-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3450467B2 (ja) * | 1993-12-27 | 2003-09-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
-
1995
- 1995-11-29 KR KR1019950044894A patent/KR0170707B1/ko not_active IP Right Cessation
-
1996
- 1996-11-14 JP JP30322796A patent/JP3854348B2/ja not_active Expired - Fee Related
- 1996-11-29 US US08/757,266 patent/US5734609A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0170707B1 (ko) | 1999-03-30 |
| KR970029859A (ko) | 1997-06-26 |
| US5734609A (en) | 1998-03-31 |
| JPH09181283A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854348B2 (ja) | Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法 | |
| US7009881B2 (en) | Semiconductor memory device | |
| JP4058134B2 (ja) | フラッシュメモリ装置 | |
| KR100441586B1 (ko) | 반도체 기억 장치 | |
| JP4559080B2 (ja) | 超薄膜誘電体のブレークダウン現象を利用したリプログラマブル不揮発性メモリ | |
| US6418058B1 (en) | Nonvolatile semiconductor memory device | |
| US7133316B2 (en) | Program/erase method for P-channel charge trapping memory device | |
| US5787036A (en) | Flash memory including improved transistor cells and a method of programming the memory | |
| US6958938B2 (en) | Data writing method for semiconductor memory device and semiconductor memory device | |
| US7391663B2 (en) | Structure and method for measuring the channel boosting voltage of NAND flash memory at a node between drain/source select transistor and adjacent flash memory cell | |
| KR0170714B1 (ko) | 낸드형 플래쉬 메모리 소자 및 그 구동방법 | |
| JP3190706B2 (ja) | Ｅｅｐｒｏｍメモリアレイのプログラム方法 | |
| US20070206416A1 (en) | Nonvolatile semiconductor memory device | |
| KR100316706B1 (ko) | 벌크 바이어스를 사용하는 낸드형 플래쉬 메모리소자의 프로그램 방법 | |
| EP1884956B1 (en) | Non-volatile memory device having pass transistors and method of operating the same | |
| US7471563B2 (en) | Semiconductor memory device | |
| JP2004199738A (ja) | 不揮発性記憶装置 | |
| US7881121B2 (en) | Decoding method in an NROM flash memory array | |
| JPH10149688A (ja) | 半導体不揮発性記憶装置およびそのデータプログラム方法 | |
| KR100204804B1 (ko) | 플래시 메모리 장치의 구동방법 | |
| KR0165468B1 (ko) | 반도체 메모리소자 및 그 제조방법 및 그 구동방법 | |
| KR0170708B1 (ko) | 비휘발성 메모리 소자 및 구동방법 | |
| US6768683B1 (en) | Low column leakage flash memory array | |
| US6654285B1 (en) | Method of matching core cell and reference cell source resistances | |
| JPH0536942A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |