KR100932314B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100932314B1
KR100932314B1 KR1020070085417A KR20070085417A KR100932314B1 KR 100932314 B1 KR100932314 B1 KR 100932314B1 KR 1020070085417 A KR1020070085417 A KR 1020070085417A KR 20070085417 A KR20070085417 A KR 20070085417A KR 100932314 B1 KR100932314 B1 KR 100932314B1
Authority
KR
South Korea
Prior art keywords
trench
protective film
forming
semiconductor substrate
semiconductor device
Prior art date
Application number
KR1020070085417A
Other languages
English (en)
Other versions
KR20090020823A (ko
Inventor
심귀황
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070085417A priority Critical patent/KR100932314B1/ko
Priority to US11/951,162 priority patent/US7651933B2/en
Publication of KR20090020823A publication Critical patent/KR20090020823A/ko
Application granted granted Critical
Publication of KR100932314B1 publication Critical patent/KR100932314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 듀얼 트렌치를 형성하는 공정 시, 유동성의 포토레지스트 대신에 보호막을 사용함으로써 제1 트렌치에 의한 단차 발생을 방지할 수 있고, 제2 트렌치 형성을 위한 노광 공정을 용이하게 실시할 수 있으며, 후속 제2 트렌치를 통해 노출된 반도체 기판에 실시하는 이온주입 공정 시, 트랜지스터 영역으로의 불순물 유입을 방지할 수 있으므로, 트랜지스터의 전기적 특성을 개선할 수 있는 방법을 개시한다.
듀얼 트렌치, 보호막, 폴리머, 무반사막, 단차, 이온주입, cross-linking, de-cross-linking

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고전압 영역에 보호막을 사용하여 듀얼 트렌치 구조를 용이하게 형성하는 반도체 소자의 제조 방법에 관한 것이다.
플래시 메모리(flash memory) 소자와 같은 비휘발성 메모리(non-volatile memory) 소자에서 소거(erase) 및 쓰기(write) 동작을 수행하기 위해서는 고전압 (high voltage)을 사용한다. 이러한 고전압을 사용하기 위해서 고전압을 전달(pass)하거나 스위칭(switching)할 수 있는 고전압 트랜지스터(transistor)를 사용하고 있다.
일반적인 듀얼 트렌치 구조를 갖는 고전압 트랜지스터를 형성하는 공정은 다음과 같다. 반도체 기판상에 절연을 위한 게이트 절연막을 형성하고, 게이트 절연막 상에 하부층을 보호하는 패드막을 형성한다. 패드막의 상부에 트렌치 영역이 개방된 하드 마스크 패턴을 형성한 후, 하드 마스크 패턴에 따라 식각 공정을 실시하 여 패드막 및 게이트 절연막을 패터닝 하고, 노출된 반도체 기판을 제거하여 제1 트렌치를 형성한다.
이어서, 듀얼 트렌치 구조를 형성하기 위하여 제1 트렌치가 형성된 반도체 기판상에 포토레지스트를 형성한다. 이때, 포토레지스트는 유동성의 물질로써 트렌치 및 패드막이 포함된 반도체 기판의 표면을 따라 형성되는데, 후속 노광 공정을 실시해야 하기 때문에 포토레지스트는 두껍게 형성하기가 어렵다. 포토레지스트를 두껍게 형성하면 패턴에 따른 노광 공정이 어려울 뿐만 아니라, 현상(develop)공정 또한 어려워진다. 이에 따라, 포토레지스트는 얇게 형성하는데, 특히 패드막의 모서리 부분에서 포토레지스트가 얇게 형성된다.
따라서, 후속 제2 트렌치가 형성된 반도체 기판에 실시하는 이온주입 공정 시, 불순물이 포토레지스트막 내부로도 주입될 수 있는데, 이때 포토레지스트의 두께가 얇게 형성된 패드막의 모서리 영역에 불순물이 주입될 수 있다. 패드막에 불순물이 주입되면 후속 반도체 소자의 동작 시, 전기적 특성 변화를 유발할 수 있으므로 반도체 소자의 신뢰도가 낮아질 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 듀얼 트렌치를 형성하는 공정 시, 포토레지스트 대신에 보호막을 두껍게 형성하고, 보호막의 상부에 포토레지스트를 형성하여 듀얼 트렌치를 형성할 수 있으며, 이온주입 공정 시, 보호막에 의하여 트랜지스터 영역으로의 불순물 유입을 방지할 수 있다.
삭제
본 발명의 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판에 제1 트렌치를 형성한다. 제1 트렌치를 포함하는 반도체 기판 상에 보호막을 형성한다. 보호막의 상부에 포토레지스트 패턴을 형성한다. 포토레지스트 패턴에 따라 보호막을 패터닝하는 단계를 포함한다. 그리고 본 발명은 보호막을 포토레지스트 패턴보다 두껍게 형성하는 반도체 소자의 제조방법으로 이루어진다.
본 발명의 제1 트렌치를 형성하는 단계는 반도체 기판의 상부에 하드 마스크 패턴을 형성하는 단계, 하드 마스크 패턴에 따라 제1 식각 공정을 실시하여 반도체 기판에 제1 트렌치를 형성하는 단계, 및 하드 마스크 패턴을 제거하는 단계를 포함하여 실시된다.
보호막을 패터닝하는 단계 이 후, 포토레지스트 패턴에 따라 제2 식각 공정을 실시하여 제1 트렌치 내에 제2 트렌치를 형성하는 단계를 실시한다.
본 발명은, 듀얼 트렌치를 형성하는 공정 시, 포토레지스트보다 두껍게 형성할 수 있는 보호막을 사용함으로써, 후속 듀얼 트렌치가 형성된 반도체 기판에 실시하는 이온주입 공정 시, 트랜지스터로의 불순물 유입을 방지할 수 있으므로, 트랜지스터의 전기적 특성을 개선할 수 있다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위 한 단면도이다.
도 1a를 참조하면, 셀 영역 및 주변회로 영역을 포함하는 반도체 기판(100)이 제공된다. 이 중에서, 고전압 트랜지스터가 형성되는 주변회로 영역의 형성 방법을 설명하면 다음과 같다.
반도체 기판(100)상에 절연을 위한 게이트 절연막(102), 하부층을 보호하기 위한 패드막(104) 및 소자 분리 영역이 개방된 하드 마스크 패턴(106)을 순차적으로 형성한다. 절연막(102)은 산화막으로 형성하는 것이 바람직하며, 패드막(104)은 질화막으로 형성할 수 있다.
도 1b를 참조하면, 하드 마스크 패턴(도 1a의 106)에 따라 식각 공정을 실시하여 패드막(104) 및 절연막(102)을 순차적으로 패터닝하고, 노출된 반도체 기판(100)을 제거하여 제1 트렌치(107)를 형성한다. 하드 마스크 패턴(도 1a의 106)을 제거한다.
도 1c를 참조하면, 제1 트렌치(107)가 완전히 덮이도록 보호막(108)을 형성한다. 특히, 보호막(108)은 무반사막(Anti-Reflection Coating; ARC)의 특성이 포함된 물질(developer soluble gap-fill material)을 사용하여 형성한다. 예를 들면, 보호막(108)은 현상액에 의해 제거될 수 있는 유기무반사막(Organic ARC) 또는 무기무반사막의 특성을 갖는 폴리머 성분의 막으로 형성할 수 있다. 보호막(108)은 30℃ 내지 110℃의 온도에서 형성할 수 있으며, 30초 내지 180초의 시간 동안 형성하는 것이 바람직하다.
보호막(108)은 유동성의 물질이므로 스핀 코팅(spin coating) 방식으로 형성 하며, 포토레지스트보다 두꺼운 두께로 형성하는 것이 바람직하다. 바람직하게는, 후속 이온주입 공정 시 패드막(104)으로 불순물이 유입되지 않는 두께로 형성한다.
이어서, 베이크(bake) 공정을 실시하여 보호막(108)의 물리적 성질을 경화(cross-linking)시킨다. 보호막(108)의 상부에 제2 트렌치 영역(111)이 개방된 포토레지스트 패턴(110)을 형성한다.
포토레지스트 패턴(110)을 형성하는 공정을 구체적으로 설명하면 다음과 같다. 보호막(108)의 상부에 포토레지스트를 형성하고, 베이크(bake) 공정을 실시하여 포토레지스트를 경화(cross-linking)시킨다. 듀얼 트렌치 영역의 패턴에 따른 노광공정을 실시하여 포토레지스트에서 제거될 영역을 비 경화(de-cross-linking) 시킨다. 즉, 포토레지스트에서 제거될 영역을 현상용액에 의해 제거될 수 있도록 물리적 성질을 변형시킨다. 이어서, 열처리 공정(Post Exposure Bake; PEB)을 실시하면 노광공정이 실시된 영역으로부터 보호막(108)으로 산(acid)이 확산된다. 산의 확산 방향은 보호막(108)으로부터 반도체 기판(100)까지 수직 방향으로 주로 이루어진다. 이에 따라, 보호막(108) 내에서 산(acid)이 확산된 영역은 후속 현상 용액에 의해 제거가 용이하게 된다.
도 1d를 참조하면, 포토레지스트 패턴(110)에 따라 식각 공정을 실시하여 보호막(108)을 패터닝하고, 노출된 반도체 기판(100)을 제거하여 제2 트렌치(112)를 형성한다. 이때, 도 1c에서 상술한 바와 같이, 보호막(108)의 물리적 특성 변화에 의해 패터닝 공정을 용이하게 실시할 수 있다.
이어서, 제2 트렌치(112)를 통하여 노출된 반도체 기판(100)에 후속 고전압 의 이동을 방지하기 위한 이온주입 공정을 실시한다. 이때, 패드막(104)의 상부에 보호막(108) 및 포토레지스트 패턴(110)이 형성되어 있으므로, 이온주입 공정에 의한 불순물의 유입을 차단할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 게이트 절연막
104 : 패드막 106 : 하드 마스크막 패턴
108 : 보호막 110 : 포토레지스트 패턴

Claims (10)

  1. 삭제
  2. 삭제
  3. 반도체 기판에 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치를 포함하는 상기 반도체 기판 상에 보호막을 형성하는 단계;
    상기 보호막의 상부에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴에 따라 상기 보호막을 패터닝하는 단계를 포함하고,
    상기 보호막은 상기 포토레지스트 패턴보다 두껍게 형성하는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제1 트렌치를 형성하는 단계는
    상기 반도체 기판의 상부에 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴에 따라 제1 식각 공정을 실시하여 상기 반도체 기판에 제1 트렌치를 형성하는 단계; 및
    상기 하드 마스크 패턴을 제거하는 단계를 포함하는 반도체 소자의 제조방법.
  5. 제 3 항에 있어서,
    상기 보호막을 패터닝하는 단계 이 후,
    상기 포토레지스트 패턴에 따라 제2 식각 공정을 실시하여 상기 제1 트렌치 내에 제2 트렌치를 형성하는 단계; 및
    상기 제2 트렌치에 의해 노출된 상기 반도체 기판에 이온 주입 공정을 실시하는 반도체 소자의 제조 방법.
  6. 제 3 항에 있어서,
    상기 보호막은 현상액에 제거되는 유기무반사막(Organic Anti-Reflection Coating; ARC) 또는 무기무반사막의 특성을 갖는 폴리머 성분의 막으로 형성하는 반도체 소자의 제조 방법.
  7. 제 3 항에 있어서,
    상기 보호막은 스핀 코팅(spin coating) 방식으로 30초 내지 180초의 시간동안 형성하는 반도체 소자의 제조 방법.
  8. 제 3 항에 있어서,
    상기 보호막은 30℃ 내지 110℃의 온도에서 형성하는 반도체 소자의 제조 방법.
  9. 제 3 항에 있어서,
    상기 보호막은 노광공정 이전의 열처리 공정에 의해 경화(cross-linking)되는 반도체 소자의 제조 방법.
  10. 제 3 항에 있어서,
    상기 보호막은 노광공정 이후의 열처리 공정에 의하여 노광공정 이전보다 단단한 물리적 성질이 감소하는(de-cross-linking) 반도체 소자의 제조 방법.
KR1020070085417A 2007-08-24 2007-08-24 반도체 소자의 제조 방법 KR100932314B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070085417A KR100932314B1 (ko) 2007-08-24 2007-08-24 반도체 소자의 제조 방법
US11/951,162 US7651933B2 (en) 2007-08-24 2007-12-05 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085417A KR100932314B1 (ko) 2007-08-24 2007-08-24 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090020823A KR20090020823A (ko) 2009-02-27
KR100932314B1 true KR100932314B1 (ko) 2009-12-16

Family

ID=40382583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085417A KR100932314B1 (ko) 2007-08-24 2007-08-24 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US7651933B2 (ko)
KR (1) KR100932314B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10772506B2 (en) 2014-07-07 2020-09-15 Align Technology, Inc. Apparatus for dental confocal imaging
US9675430B2 (en) 2014-08-15 2017-06-13 Align Technology, Inc. Confocal imaging apparatus with curved focal surface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059158A (ko) * 1997-12-30 1999-07-26 김영환 실리레이션을 이용한 감광막패턴 형성방법
KR20030059411A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
US7049206B2 (en) 1998-05-14 2006-05-23 Micron Technology, Inc. Device isolation for semiconductor devices
KR20070001553A (ko) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165871A (en) * 1999-07-16 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack
US7070914B2 (en) * 2002-01-09 2006-07-04 Az Electronic Materials Usa Corp. Process for producing an image using a first minimum bottom antireflective coating composition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059158A (ko) * 1997-12-30 1999-07-26 김영환 실리레이션을 이용한 감광막패턴 형성방법
US7049206B2 (en) 1998-05-14 2006-05-23 Micron Technology, Inc. Device isolation for semiconductor devices
KR20030059411A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
KR20070001553A (ko) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
US20090053879A1 (en) 2009-02-26
US7651933B2 (en) 2010-01-26
KR20090020823A (ko) 2009-02-27

Similar Documents

Publication Publication Date Title
JP5816488B2 (ja) 半導体装置の製造方法
KR20120101358A (ko) 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법
KR20030018639A (ko) 반도체 메모리 소자의 제조방법
KR100678321B1 (ko) 서로 다른 두께의 게이트 유전층들을 형성하는 방법
KR100932314B1 (ko) 반도체 소자의 제조 방법
JP5474068B2 (ja) 炭化珪素半導体装置の製造方法
US7582526B2 (en) Method for manufacturing semiconductor device
US6479411B1 (en) Method for forming high quality multiple thickness oxide using high temperature descum
KR20090025425A (ko) 반도체 소자의 제조방법
KR100870289B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
US20080268607A1 (en) Method of Fabricating Semiconductor Device
KR20070000107A (ko) 플래시 메모리 소자의 제조방법
TWI449085B (zh) 半導體元件的製程方法
KR100904735B1 (ko) 반도체소자의 컨택홀 형성방법
US8916052B2 (en) Resist technique
KR100751687B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100237007B1 (ko) 플래쉬 메모리 셀의 제조방법
KR20090122673A (ko) 반도체 소자의 제조 방법
KR100831264B1 (ko) 이온주입 마스크 형성 방법
KR20080060575A (ko) 반도체 소자의 트렌치 형성방법
KR100628245B1 (ko) 플래시 메모리 소자의 제조방법
KR100877265B1 (ko) 반도체 플래시 메모리 소자 제조 방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20110077181A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee