KR20080060575A - 반도체 소자의 트렌치 형성방법 - Google Patents

반도체 소자의 트렌치 형성방법 Download PDF

Info

Publication number
KR20080060575A
KR20080060575A KR1020060134854A KR20060134854A KR20080060575A KR 20080060575 A KR20080060575 A KR 20080060575A KR 1020060134854 A KR1020060134854 A KR 1020060134854A KR 20060134854 A KR20060134854 A KR 20060134854A KR 20080060575 A KR20080060575 A KR 20080060575A
Authority
KR
South Korea
Prior art keywords
film
hard mask
trench
forming
region
Prior art date
Application number
KR1020060134854A
Other languages
English (en)
Inventor
김최동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134854A priority Critical patent/KR20080060575A/ko
Publication of KR20080060575A publication Critical patent/KR20080060575A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 형성방법에 관한 것으로, 반도체 기판 상부에 제1 하드 마스크막, 반사 방지막 및 제2 하드 마스크막을 형성하는 단계와, 셀 영역의 상기 제2 하드 마스크막과 반사 방지막을 패터닝하는 단계와, 상기 제2 하드 마스크막을 이용한 제1 식각 공정으로 상기 셀 영역에 제1 트렌치를 형성하는 단계와, 상기 제1 식각 공정이 완료된 후에 잔류하는 상기 반사 방지막 상부를 포함한 상기 제1 트렌치 상부에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 반사 방지막과 제1 하드 마스크막을 패터닝하는 단계와, 상기 제1 하드 마스크막을 이용한 제2 식각 공정으로 상기 주변 영역에 제2 트렌치를 형성하는 단계로 이루어진다.
셀 영역, 주변 영역, 경계 영역, SiON, 난반사, 식각 공정

Description

반도체 소자의 트렌치 형성방법{Method of forming a trench in semiconductor device}
도 1a 내지 도 1e는 본 발명의 일 실시 예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 절연막
104 : 도전막 106 : 절연막
108 : 제1 하드 마스크막 110 : 반사 방지막
112 : 제2 하드 마스크막 114 : 제3 하드 마스크막
116 : 캡핑막 118 : 제1 노광 마스크
120 : 제1 포토레지스트 패턴 122 : 제1 트렌치
124 : 제2 노광 마스크 126 : 노광 영역
128 : 제2 포토레지스트 패턴 130 : 제2 트렌치
본 발명은 반도체 소자의 트렌치 형성방법에 관한 것으로, 특히, 셀 에지(cell edge) 영역에 접해 있는 주변 영역의 액티브 패턴이 무너지는 것을 방지하기 위한 반도체 소자의 트렌치 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 소자 분리막을 형성하기 위하여 트렌치를 형성하는데, 셀 영역의 트렌치와 주변 회로 영역의 트렌치는 따로따로 형성된다. 또한, 셀 영역과 주변 회로 영역뿐만 아니라 셀 영역 및 주변 회로 영역의 경계 영역에도 트렌치가 형성된다. 경계 영역에 형성되는 트렌치는 셀 영역에 형성되는 트렌치에 비해 폭이 아주 넓다. 이로 인해, 주변 회로 영역에 소자 분리용 트렌치를 형성하기 위해 하드 마스크막 패턴 상부에 반사 방지막 및 포토레지스트막 형성 공정시 폭이 넓은 셀 영역과 주변 회로 영역의 경계 영역에 형성된 트렌치에 반사 방지막이 제대로 형성되지 않는다. 이렇게 셀 영역과 주변 회로 영역의 경계 영역에 형성된 트렌치에 반사 방지막이 제대로 형성되지 않기 때문에 주변 회로 영역에 포토레지스트 패턴 형성 공정시 산화물로 이루어진 하드 마스크막의 난 반사에 의해 포토레지스트 패턴의 불량이 발생된다.
본 발명은 반도체 기판 상부에 반사 방지막을 형성하되, 셀 영역에 트렌치를 형성하기 위한 식각 공정을 완료한 후에도 반사 방지막이 잔류 될 수 있을 정도로 두껍게 형성하여, 주변 회로 영역에 트렌치가 형성될 영역을 정의하기 위한 포토레지스트 패턴을 형성하는 공정에서 잔류하는 반사 방지막으로 난 반사를 방지하여 원하는 임계 치수(Critical Dimension; CD)의 포토레지스트 패턴을 형성할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 트렌치 형성방법은, 반도체 기판 상부에 제1 하드 마스크막, 반사 방지막 및 제2 하드 마스크막을 형성한다. 셀 영역의 제2 하드 마스크막과 반사 방지막을 패터닝한다. 제2 하드 마스크막을 이용한 제1 식각 공정으로 셀 영역에 제1 트렌치를 형성한다. 제1 식각 공정이 완료된 후에 잔류하는 반사 방지막 상부를 포함한 제1 트렌치 상부에 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 이용한 식각 공정으로 반사 방지막과 제1 하드 마스크막을 패터닝한다. 제1 하드 마스크막을 이용한 제2 식각 공정으로 주변 영역에 제2 트렌치를 형성한다.
상기에서, 제1 하드 마스크막 하부에 터널 절연막 및 플로팅 게이트용 도전막이 형성되고, 제1 하드 마스크막은 질화물로 이루어진 단일 구조로 형성하거나, 질화물과 산화물이 적층된 이중 구조로 형성한다. 제2 하드 마스크막은 질화물 또는 산화물로 이루어진 단일 구조로 형성하거나, 질화물과 산화물이 적층된 이중 구조로 형성한다. 반사 방지막은 모든 물질이 다 적용되어 질 수 있는 데, 바람직하게는 실리콘 산화 질화막(SiON)으로 형성한다. 제1 트렌치는 경계 영역에도 형성된 다. 경계 영역은 셀 영역과 주변 영역 사이의 영역이다. 제1 트렌치 형성 공정시 제2 하드 마스크막은 제거된다. 잔류하는 반사 방지막은 300Å 내지 1000Å 두께이다. 제2 트렌치는 경계 영역의 일부에도 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1e는 본 발명의 일 실시 예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 셀 영역(A), 셀 영역과 주변 영역의 경계 영역(B)과 주변 영역(C)이 정의된 반도체 기판(100) 상부에 터널 절연막(102), 플로팅 게이트용 도전막(104), 절연막(106) 및 제1 하드 마스크막(108)을 순차적으로 형성한다. 이때, 터널 절연막(102)은 산화물로 형성하고, 도전막(104)은 폴리실리콘막으로 형성하며, 절연막(106)은 질화물로 형성한다.
그런 다음, 제1 하드 마스크막(108) 상부에 반사 방지막(110), 제2 하드 마스크막(112), 제3 하드 마스크막(114), 캡핑막(116) 및 제1 포토레지스트막을 순차적으로 형성한다. 이때, 반사 방지막(110)은 모든 물질이 다 적용되어 질 수 있으나, 바람직하게는 실리콘 산화 질화막(SiON)으로 형성한다. 제1, 제2 및 제3 하드 마스크막(108, 112 및 114)은 동일한 물질로 형성할 수도 있고, 서로 다른 물질로 형성할 수 있으며, 각 하드 마스크막의 두께는 제한 없이 형성된다. 또한, 도전막(104), 절연막(106), 캡핑막(116) 및 제1 포토레지스트막의 두께도 제한 없이 형 성된다.
그런 다음, 제1 포토레지스트막을 광 차단막 패턴이 투명한 석영 기판 상부에 형성되어 있는 제1 노광 마스크(118)를 사용하여 선택적으로 노광한다. 이때, 제1 노광 마스크(118)의 광 차단막 패턴은 셀 영역(A) 중에서 소자 분리막이 형성될 영역과 셀 영역(A)과 주변 영역(C) 사이의 경계 영역(B)만 노출된 형태의 패턴으로 형성된다. 제1 포토레지스트막의 노광 영역을 제거하여 제1 포토레지스트 패턴(120)을 형성한다.
도 1b를 참조하면, 제1 포토레지스트 패턴(120)을 식각 마스크로 사용하는 식각 공정으로 캡핑막(116) 및 제3 하드 마스크막(114)을 패터닝한다. 패터닝된 제3 하드 마스크막(114)을 이용하는 식각 공정으로 제2 하드 마스크막(112), 반사 방지막(110), 제1 하드 마스크막(108), 절연막(106), 도전막(104) 및 터널 절연막(102)을 순차적으로 식각한다. 제3 하드 마스크막(114)은 하부 물질들이 식각되는 동안 제거될 수 있고, 잔류하는 제3 하드 마스크막(114) 제거 공정을 실시하여 제거할 수 있다. 제3 하드 마스크막(114) 제거 공정시 제1 포토레지스트 패턴(120)도 함께 제거된다.
도 1c를 참조하면, 패터닝된 제2 하드 마스크막(112)과 반사 방지막(110)을 이용하는 식각 공정으로 반도체 기판(100)의 일부를 식각하여 셀 영역(A)과 경계 영역(B)에 소자 분리용 제1 트렌치(122)를 형성한다. 이때, 제1 트렌치(122)가 형성되는 동안 패터닝된 제2 하드 마스크막(112)과 반사 방지막(110)의 일부가 제거된다. 특히, 반사 방지막(110)은 후속 공정에서 반사막 역할을 할 수 있을 정도의 두께로 잔류하는데, 바람직하게는 300Å 내지 1000Å의 두께로 잔류한다. 반사 방지막(110)은 셀 영역(A)에 제1 트렌치(122)를 형성하기 위한 식각 공정 시 일부 제거되며, 식각 공정이 완료된 후에도 잔류되어야 한다. 따라서, 식각 공정에 의해 제거되더라도 식각 공정이 완료된 후까지 잔류 될 수 있을 정도의 두께로 형성하는 것이 바람직하다.
도 1d를 참조하면, 주변 영역(C)에 소자 분리용 트렌치를 형성하기 위해 제1트렌치(122)를 포함하는 반사 방지막(110) 상부에 제2 포토레지스트막을 형성한다. 이때, 제2 포토레지스트막의 두께는 제한 없이 형성된다.
그런 다음, 제2 포토레지스트막을 광 차단막 패턴이 투명한 석영 기판 상부에 형성되어 있는 제2 노광 마스크(124)를 사용하여 선택적으로 노광한다. 이때, 제2 노광 마스크(124)의 광 차단막 패턴은 경계 영역(B)의 일부와 주변 영역(C) 중에서 소자 분리막이 형성될 영역(미도시)만 노출된 형태의 패턴으로 형성된다. 제2 포토레지스트막의 노광 영역(126)을 제거하여 제2 포토레지스트 패턴(128)을 형성한다.
도 1e를 참조하면, 제2 포토레지스트 패턴(128)을 식각 마스크로 사용하는 식각 공정으로 반사 방지막(110), 제1 하드 마스크막(108), 절연막(106), 도전막(104), 터널 절연막(102) 및 반도체 기판(100)의 일부를 식각하여 주변 영역(C)과 경계 영역(B)의 일부에 소자 분리용 제2 트렌치(130)를 형성한다. 이때, 경계 영역(B)에서 반도체 기판(100)이 추가로 식각되어 경계 영역(B)의 제1 트렌치(122)가 더 깊어진다. 이는, 주변 영역(C)에 고전압 트랜지스터가 형성될 경우 셀 영 역(A)으로 누설 전류가 흐를 수 있으므로, 이를 차단하기 위하여 경계 영역(B)의 제1 트렌치(122)를 추가로 식각하는 것이다.
상기와 같이, 셀 영역(A)에 소자 분리용 제1 트렌치(122) 형성 공정시 반사 방지막(110)을 제1 하드 마스크막(108) 상부에 잔류하도록 함으로써 경계 영역(B)의 일부를 식각하여 제2 포토레지스트 패턴(128) 형성 공정시 반사 방지막(110)이 반사막 역할을 할 수 있다. 이로 인해 제2 포토레지스트 패턴(128)이 붕괴하지 않고 제대로 형성될 수 있다.
또한, 제2 포토레지스트 패턴(128)이 제대로 형성됨으로써 임계 치수(Critical Dimension; CD)의 균형을 유지할 수 있다.
또한, 기존에는 주변 영역(C)에 소자 분리용 트렌치를 형성하기 위해 하드 마스크막 패턴 상부에 유기 반사 방지막(Bottom Anti Reflective Coating; BARC) 형성 공정을 실시하였는데, 본 발명에서는 제1 하드 마스크막(108) 상부에 반사 방지막(110)이 일부 잔류하고 있어 기존에 사용되었던 유기 반사 방지막(BARC)을 형성할 필요가 없다. 이로 인하여 유기 반사 방지막(BARC)이 폭이 넓은 경계 영역(B)의 제1 트렌치(122)에서 제대로 도포되지 않는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 셀 영역에 소자 분리용 제1 트렌치 형성 공정시 반사 방지막을 제1 하드 마스크막 상부에 잔류하도록 함으로써 경계 영역의 일부를 식각하여 제2 포토레지스트 패턴 형성 공정시 반사 방지막이 반사막 역할을 할 수 있다.
둘째, 제1 하드 마스크막 상부에 반사 방지막이 일부 잔류함으로써 제2 포토레지스트 패턴이 붕괴하지 않고 제대로 형성될 수 있다.
셋째, 제2 포토레지스트 패턴이 제대로 형성됨으로써 임계 치수(Critical Dimension; CD)의 균형을 유지할 수 있다.
넷째, 제1 하드 마스크막 상부에 반사 방지막이 일부 잔류하고 있어 기존에 사용되었던 유기 반사 방지막(Bottom Anti Reflective Coating; BARC)을 형성할 필요가 없다.
다섯째, 유기 반사 방지막(BARC)을 형성하지 않음으로써 유기 반사 방지막(BARC)이 폭이 넓은 경계 영역의 트렌치에서 제대로 도포되지 않는 것을 방지할 수 있다.

Claims (11)

  1. 반도체 기판 상부에 제1 하드 마스크막, 반사 방지막 및 제2 하드 마스크막을 형성하는 단계;
    셀 영역의 상기 제2 하드 마스크막과 반사 방지막을 패터닝하는 단계;
    상기 제2 하드 마스크막을 이용한 제1 식각 공정으로 상기 셀 영역에 제1 트렌치를 형성하는 단계;
    상기 제1 식각 공정이 완료된 후에 잔류하는 상기 반사 방지막 상부를 포함한 상기 제1 트렌치 상부에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 반사 방지막과 제1 하드 마스크막을 패터닝하는 단계; 및
    상기 제1 하드 마스크막을 이용한 제2 식각 공정으로 상기 주변 영역에 제2 트렌치를 형성하는 단계를 포함하는 반도체 소자의 트렌치 형성방법.
  2. 제1항에 있어서,
    상기 제1 하드 마스크막 하부에 터널 절연막 및 플로팅 게이트용 도전막이 형성되는 반도체 소자의 트렌치 형성방법.
  3. 제1항에 있어서,
    상기 제1 하드 마스크막은 질화물로 이루어진 단일 구조로 형성하거나, 질화물과 산화물이 적층된 이중 구조로 형성하는 반도체 소자의 트렌치 형성방법.
  4. 제1항에 있어서,
    상기 제2 하드 마스크막은 질화물 또는 산화물로 이루어진 단일 구조로 형성하거나, 질화물과 산화물이 적층된 이중 구조로 형성하는 반도체 소자의 트렌치 형성방법.
  5. 제1항에 있어서,
    상기 반사 방지막은 모든 물질이 다 적용되어 질 수 있는 반도체 소자의 트렌치 형성방법.
  6. 제1항에 있어서,
    상기 반사 방지막은 실리콘 산화 질화막(SiON)으로 형성하는 반도체 소자의 트렌치 형성방법.
  7. 제1항에 있어서,
    상기 제1 트렌치는 경계 영역에도 형성되는 반도체 소자의 트렌치 형성방법.
  8. 제7항에 있어서,
    상기 경계 영역은 상기 셀 영역과 주변 영역 사이의 영역인 반도체 소자의 트렌치 형성방법.
  9. 제1항에 있어서,
    상기 제1 트렌치 형성 공정시 상기 제2 하드 마스크막은 제거되는 반도체 소자의 트렌치 형성방법.
  10. 제1항에 있어서,
    상기 잔류하는 반사 방지막은 300Å 내지 1000Å 두께인 반도체 소자의 트렌치 형성방법.
  11. 제7항에 있어서,
    상기 제2 트렌치는 상기 경계 영역의 일부에도 형성되는 반도체 소자의 트렌치 형성방법.
KR1020060134854A 2006-12-27 2006-12-27 반도체 소자의 트렌치 형성방법 KR20080060575A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134854A KR20080060575A (ko) 2006-12-27 2006-12-27 반도체 소자의 트렌치 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134854A KR20080060575A (ko) 2006-12-27 2006-12-27 반도체 소자의 트렌치 형성방법

Publications (1)

Publication Number Publication Date
KR20080060575A true KR20080060575A (ko) 2008-07-02

Family

ID=39813083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134854A KR20080060575A (ko) 2006-12-27 2006-12-27 반도체 소자의 트렌치 형성방법

Country Status (1)

Country Link
KR (1) KR20080060575A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482094B2 (en) 2010-04-21 2013-07-09 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482094B2 (en) 2010-04-21 2013-07-09 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating the same
US8987112B2 (en) 2010-04-21 2015-03-24 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
KR100822621B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100961404B1 (ko) 집적 회로 장치 및 그 형성 방법
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
KR101093241B1 (ko) 반도체 소자의 패턴 형성방법
KR20080081398A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050119910A (ko) 반도체 패턴 형성 방법
KR20090023825A (ko) 반도체 소자의 미세 패턴 형성방법
US6432816B2 (en) Method for fabricating semiconductor device
KR20060097082A (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR100465596B1 (ko) 반도체소자의 제조방법
KR100843899B1 (ko) 반도체 소자의 제조방법
US6444559B2 (en) Method for fabricating semiconductor device
JP2007149768A (ja) 半導体装置の製造方法
KR20080060575A (ko) 반도체 소자의 트렌치 형성방법
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR100212697B1 (ko) 다단계 에칭에 의한 콘택 형성방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination