JP5474068B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5474068B2 JP5474068B2 JP2011523625A JP2011523625A JP5474068B2 JP 5474068 B2 JP5474068 B2 JP 5474068B2 JP 2011523625 A JP2011523625 A JP 2011523625A JP 2011523625 A JP2011523625 A JP 2011523625A JP 5474068 B2 JP5474068 B2 JP 5474068B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- implantation mask
- region
- silicon carbide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 71
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 188
- 229920002120 photoresistant polymer Polymers 0.000 claims description 82
- 230000008569 process Effects 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 18
- 239000002904 solvent Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 98
- 239000010410 layer Substances 0.000 description 41
- 239000002585 base Substances 0.000 description 29
- 238000011161 development Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 21
- 238000002513 implantation Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 6
- 239000003513 alkali Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- MLFHJEHSLIIPHL-UHFFFAOYSA-N isoamyl acetate Chemical compound CC(C)CCOC(C)=O MLFHJEHSLIIPHL-UHFFFAOYSA-N 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- RFFLAFLAYFXFSW-UHFFFAOYSA-N 1,2-dichlorobenzene Chemical compound ClC1=CC=CC=C1Cl RFFLAFLAYFXFSW-UHFFFAOYSA-N 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229940117955 isoamyl acetate Drugs 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は炭化珪素半導体装置の製造方法に関し、特に、不純物領域の形成工程数を削減した炭化珪素半導体装置の製造方法に関する。
炭化珪素基板を用いたＭＯＳＦＥＴ（MOS field effect transistor）の製造方法では、炭化珪素中のドーパントの拡散係数が小さいために、チャネルを形成するための自己整合技術の一つである二重拡散技術が使えないという問題がある。そこで、この問題を解決する方法がいくつか考えられている。
例えば特許文献１では、第１のイオン注入マスクの側壁に第２のイオン注入マスクを形成し、チャネル長が第２のイオン注入マスクの膜厚と等しくなるようにして自己整合的にチャネル領域を形成している。
また、特許文献２では、第１のイオン注入後に第１のイオン注入マスクの開口部を第２のイオン注入マスクで埋め、第１のイオン注入マスクの一部を開口して第２のイオン注入を行うことで第１のイオン注入領域に対して自己整合的に第２のイオン注入領域を形成している。
特許文献１に記載されているチャネル領域の自己整合的形成方法では、第１のイオン注入マスク形成後にＬＰＣＶＤ（low pressure chemical vapor deposition）法によって第２のイオン注入マスク材を堆積させ、全面エッチバックすることによって、第１のイオン注入マスクの側面に第２のイオン注入マスクが形成されるが、全面エッチバック時に第２のイオン注入マスク上部のコーナー部もエッチングされるため、第２のイオン注入マスクの側面を垂直に形成することが困難となる。そのため、第１のイオン注入領域と第２のイオン注入領域との境界部が不明確となり、チャネル寸法の制御性が低下する。
また、第２のイオン注入マスク形成工程では、無機マスクの成膜工程、パターン転写工程とエッチング工程を必要とするため、工程数を削減することが困難となる。
特許文献２に記載されている自己整合的な注入領域形成方法では、イオン注入マスクのパターンをパターン転写工程とエッチング工程を組み合わせて形成するため、イオン注入マスクパターン寸法の寸法精度が低下する。また、無機マスクをイオン注入マスクとして用いるため、成膜工程、パターン転写工程とエッチング工程が必要となり、自己整合的な注入領域形成の工程数を削減することが困難となる。
本発明は上記のような問題点を解消するためになされたもので、炭化珪素半導体装置の製造において、自己整合的にイオン注入領域を形成する場合に、工程数を削減可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
本発明に係る炭化珪素半導体装置の製造方法の態様は、炭化珪素基板の主面上に形成された第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の上層部に形成された第２導電型のベース領域と、前記ベース領域の表面内に設けられた第１導電型のソース領域と、前記ソース領域、前記ベース領域および前記炭化珪素ドリフト層上方に、ゲート絶縁膜を間に介して形成されたゲート電極と、を有し、前記ソース領域の外縁は、前記ベース領域の外縁よりも内側にあり、前記ソース領域の外縁よりも外側の前記ベース領域であって前記ゲート電極直下に対応する領域がチャネル領域に相当する炭化珪素半導体装置の製造方法であって、前記炭化珪素ドリフト層上にチャネル領域に対応する領域がマスク領域となり、前記ソース領域に対応する領域が第１の開口部となった第１のイオン注入マスクと、前記第１のイオン注入マスクの外縁に接して設けられ、ベース領域を形成するための第２のイオン注入マスクとをそれぞれフォトリソグラフィで形成することで、第３のイオン注入マスクを構成する工程(ａ)と、前記第３のイオン注入マスクを用いて前記第１の開口部から第１導電型の不純物をイオンビームにより注入して、前記炭化珪素ドリフト層の上層部に前記ソース領域を形成する工程(ｂ)と、前記ソース領域の形成後、前記第１のイオン注入マスクを除去する工程(ｃ)と、前記第１のイオン注入マスクが除去された後の前記第２のイオン注入マスクに形成される第２の開口部から、第２導電型の不純物をイオンビームにより注入して、前記炭化珪素ドリフト層の上層部に前記ソース領域よりも深い前記ベース領域を形成する工程(ｄ)とを備えている。
本発明に係る炭化珪素半導体装置の製造方法によれば、チャネル領域に対応する領域がマスク領域となった第１のイオン注入マスクを用いて、自己整合的にソース領域を形成することができ、第１のイオン注入マスクが除去された後の第２のイオン注入マスクに形成される第２の開口部から、第２導電型の不純物をイオンビームにより注入して、炭化珪素ドリフト層の上層部にベース領域を自己整合的に形成することができる。
また、チャネル寸法は第１のイオン注入マスクの転写パターンの寸法で任意に決めることができ、当該転写パターンは１回の露光で形成されるので、重ね合わせの誤差が生じず、高精度にチャネル領域を形成できる。
また、イオン注入マスクに無機マスクを用いないので、成膜工程とエッチング工程を削減できる。
また、第３のイオン注入マスクの除去工程では、酸素プラズマを用いたアッシングにより第３のイオン注入マスクの注入変質層の除去工程と、レジスト１の現像液またはレジスト１の溶媒によるウエットエッチング工程を含む。
＜はじめに＞
「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。
＜実施の形態＞
＜装置構成＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法によって製造されるＭＯＳＦＥＴ１００の断面構造を示す図である。なお、本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
＜装置構成＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法によって製造されるＭＯＳＦＥＴ１００の断面構造を示す図である。なお、本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１に示すようにＭＯＳＦＥＴ１００は、第１導電型の炭化珪素基板１０の第１の主面上に形成された第１導電型のドリフト層２０（炭化珪素層）と、このドリフト層２の上層部に、第１の深さに達するように形成された第２導電型のベース領域３０と、ベース領域３０の表面内に、第２の深さに達するように、互いに間隔を開けて形成された第１導電型の２つのソース領域４０とを備えている。なお、第２の深さは第１の深さよりも浅く形成されている。
炭化珪素基板１０は、第１の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有し、第１導電型の不純物を比較的高濃度（ｎ+）に含んだ低抵抗の基板である。
ドリフト層２０は、第１導電型の不純物を比較的低濃度（ｎ-）に含むように、エピタキシャル成長法により形成されている。
ベース領域３０は、第２導電型の不純物であるアルミニウム（Ａｌ）を含有し、ソース領域４０は、第１導電型の不純物である窒素（Ｎ）を含有している。
また、ベース領域３０およびソース領域４０が形成された側の炭化珪素ドリフト層２０の主面上には、対向するソース領域４０間に跨るように形成され、対向するソース領域４０の一部と、ソース領域４０間のベース領域３０に接するようにソース電極７０が形成されている。
また、ベース領域３０およびソース領域４０が形成された側の炭化珪素ドリフト層２０の主面上においては、ソース電極７０が形成された領域を除いて、酸化珪素で構成されるゲート絶縁膜５０が形成されている。
さらに、ゲート絶縁膜５０上には、ソース電極７０に接することがないように、ソース電極７０の端縁部から間を開けてゲート電極６０が形成されている。
また、炭化珪素基板１０の第１の主面と反対側の第２の主面、すなわち、裏面側にはドレイン電極８０が形成されている。
ここで、図１において、ベース領域３０のうちゲート絶縁膜５０を介してゲート電極６０と対向し、オン動作時に反転層が形成される領域をチャネル領域と呼称する。さらに、ドリフト層２０の表層部でイオン注入されていない領域とソース領域４０との間のチャネル領域の長さをチャネル長と呼称する。
ＭＯＳＦＥＴ１００においては、ソース領域４０、チャネル領域、ドリフト層２０、炭化珪素基板１０で構成される経路で主電流が垂直方向に流れるので、縦型ＭＯＳＦＥＴと呼称される。
図２は、ＭＯＳＦＥＴ１００をゲート電極６０が形成された側から見た平面図である。
図２に示されるように、ソース領域４０は正方形状のソース電極７０を囲むように矩形環状をなしている。なお、図７に示すＭＯＳＦＥＴ１００は１つのユニットであり、炭化珪素基板１０上には、同様の構成が複数形成されている。
＜製造方法＞
次に、実施の形態１に係る炭化珪素半導体装置の製造方法について、ＭＯＳＦＥＴ１００の製造方法を例に採って、図３〜図１１を用いて説明する。
次に、実施の形態１に係る炭化珪素半導体装置の製造方法について、ＭＯＳＦＥＴ１００の製造方法を例に採って、図３〜図１１を用いて説明する。
まず、図３に示すように炭化珪素基板１０の第１の主面上に第１導電型の不純物を含むドリフト層２０をホモエピタキシャル成長させ、ＳｉＣ下地層とする。
その後、ドリフト層２０の主面上にポジ型レジスト３ａを塗布した後に加熱することで、フォトレジスト膜３ｂを形成する。ここで使用するポジ型レジスト３ａは、感光材とベース樹脂と有機溶媒を主成分としており、加熱後には厚さ２．５μｍのフォトレジスト膜３ｂとなる。
次に、フォトレジスト膜３ｂにフォトリソグラフィを用いてパターン転写を行い、アルカリ現像液で現像を行うことによって、図４に示すように、ドリフト層２０の主面上に断面形状の側面が垂直な矩形性の良い第１のイオン注入マスク４を形成する。第１のイオン注入マスク４の開口部ＯＰ１の底部にはドリフト層２０の主面が露出している。
この第１のイオン注入マスク４はフォトリソグラフィのみで形成され、マスクパターン寸法が後に説明するチャネル領域のチャネル寸法に対応する。
次に、図５に示す工程においてドリフト層２０および第１のイオン注入マスク４の表面を覆うようにポジ型レジスト５ａを塗布した後、加熱することでフォトレジスト膜５ｂを形成する。このとき使用するポジ型レジストは感光材とベース樹脂と有機溶媒を主成分としており、加熱後には厚さ２．８μｍのフォトレジスト膜５ｂとなる。
ここで、第１のイオン注入マスク４の上にもフォトレジスト膜５ｂが形成されるが、その厚さは約０．３μｍとなる。なお、第１のイオン注入マスク４上においてフォトレジスト膜５ｂの厚さが２．８μｍとならないのは、炭化珪素基板１０上における第１のイオン注入マスク４の被覆面積が小さく、第１のイオン注入マスク４の幅がレジスト膜厚に比較して小さいため、液体であるレジスト材（ポジ型レジスト５ａ）を塗布した際に、レジスト材の表面張力により、第１のイオン注入マスク４の上のフォトレジスト膜５ｂの高さは、第１のイオン注入マスク４がない場所のフォトレジスト膜５ｂの高さと同じになるからである。
ここで、ポジ型レジスト５ａとポジ型レジスト３ａのベース樹脂を互いの溶媒に不溶なものを選択することで、フォトレジスト膜３ｂの上にポジ型レジスト５ａを塗布しても互いに混じり合うことはない。また、ポジ型レジスト５ａとフォトレジスト膜３ｂが混ざらないように、ポジ型レジスト５ａの塗布前に、フォトレジスト膜３ｂ全体を加熱することや、紫外線照射することで、フォトレジスト膜３ｂをさらに硬化させて混合を防ぐようにしても良い。
フォトレジスト膜５ｂにフォトリソグラフィを用いてパターン転写を行った後、有機現像液で現像を行うことで、図６に示すようにフォトレジスト膜５ｂで構成される第２のイオン注入マスク５を形成する。この第２のイオン注入マスク５の開口部ＯＰ２には、その開口パターンの内側に第１のイオン注入マスク４の開口部ＯＰ１が含まれている。このため、開口部ＯＰ１とＯＰ２とが連通して開口部ＯＰ３が形成される。
ここで、第２のイオン注入マスク５形成時のパターン転写では、開口部ＯＰ２の境界がチャネル領域に対応する第１のイオン注入マスク４の領域内に位置するように、第１の注入マスク４との重ね合わせを行う。
このときの重ね合わせ精度がチャネル長以下であれば、注入領域の寸法が変わることはない。たとえばチャネル長が０．５μｍの場合では、重ね合わせ精度は±０．２５μｍ以下であれば良い。
このようにして、第１のイオン注入マスク４と第２のイオン注入マスク５で構成され、開口部ＯＰ３を有する第３のイオン注入マスク６が形成される。
ここで、ポジ型レジスト３ａがポジ型レジスト５ａの現像液によって溶解しないものを選択することによって、フォトレジスト膜３ｂに対してフォトレジスト膜５ｂを選択的に現像することができる。本実施の形態では、ポジ型レジスト３ａに対する現像液をアルカリ現像液、ポジ型レジスト５ａに対する現像液を有機現像液とすることによって、レジスト膜に対して選択的に現像を行うことができる。
ここで、アルカリ現像液は、例えばＴＭＡＨ(水酸化テトラメチルアンモニウム)２．３８ｗｔ％の水溶液を使用し、有機現像液としては、例えばキシレン、酢酸イソアミルを使用する。
なお、上記は一例であり、また、種々の組み合わせが考えられるが、要は、上記プロセス中には、チャネル領域に対応する第１のイオン注入マスク４のパターン寸法が変動しないようにできれば良い。
そのためには、ポジ型レジスト５ａの塗布時にフォトレジスト膜３ｂがポジ型レジスト５ａの溶媒との接触により溶解しないこと、フォトレジスト膜５ｂの現像液に対してフォトレジスト膜３ｂが溶解しないことが重要である。
例えば、チャネル長に対応する第１のイオン注入マスクのパターン寸法を０．５μｍとし、パターン寸法の許容変動量を１０％とした場合には、ポジ型レジスト５ａの塗布又は現像によるフォトレジスト膜３ｂの溶解量は０．０５μｍ以下となるようにアルカリ現像液、有機現像液の組み合わせを決定する。
また、同一露光量によるフォトレジスト膜５ｂに対するフォトレジスト膜３ｂの現像速度比はおおよそ１／１００以下となるようにアルカリ現像液、有機現像液の組み合わせを決定する。
ここで、現像速度比とは、現像速度をレジストの現像液に対する単位時間あたりの膜減り量と定義すると、フォトレジスト膜５ｂに対するフォトレジスト膜３ｂの現像速度の割合、すなわち、現像速度比＝フォトレジスト膜３ｂの現像速度／フォトレジスト膜５ｂの現像速度で表される。
第３のイオン注入マスク６の開口部ＯＰ３では、第１のイオン注入マスク４の内側側面と上面の一部が露出している。そのため、開口部ＯＰ３の断面形状は第１のイオン注入マスク４の断面形状と同じく、炭化珪素基板１０に対して垂直な側面を有している。
図７には、第３のイオン注入マスク６が形成された状態において、第３のイオン注入マスク６の側から炭化珪素基板１０を見た平面図を示す。図７に示されるように、中央に平面視形状が正方形の第１のイオン注入マスク４の一部が露出し、それを囲むように第３のイオン注入マスク６が存在している。
次に、図８に示すように第３のイオン注入マスク６を介してドリフト層２０の表面内に第１導電型の不純物のイオン注入（第１のイオン注入）を行い、ドリフト層２０中にソース領域４０（第１の不純物領域）を形成する。このとき、ソース領域４０は第１のイオン注入マスク４により外縁境界が定義されることとなる。
イオン注入条件の一例としては、イオン注入する不純物は窒素（Ｎ）を使用し、注入時の基板温度は２５℃とし、炭化珪素基板１０の主面表面から深さ０．３μｍまでの領域におけるＮの濃度が３×１０19個／ｃｍ3のボックスプロファイルとなる条件で注入を行う。
上記第１のイオン注入によって、フォトレジストで構成される第３のイオン注入マスク６では感光材やベース樹脂の炭化とベース樹脂間の架橋反応が生じる結果、特に、第１のイオン注入マスク４の露出部分および第２のイオン注入マスク５の表面近傍が硬化し、表面硬化層ＳＨが形成される。
次に、図９示す工程において、酸素プラズマ雰囲気下でドライエッチングすることによって、第１のイオン注入マスク４および第２のイオン注入マスク５の表面硬化層ＳＨと、第１のイオン注入マスク４の上にある第２のイオン注入マスク５を除去する。この際、同時に、第２のイオン注入マスク５と、第２のイオン注入マスク５に覆われておらずプラズマに曝される第１のイオン注入マスク４の膜厚はエッチングより減少することになる。この場合のエッチング量は、第１のイオン注入マスク４の上にある第２のイオン注入マスク５（厚さ約０．３μｍ）が除去されるように設定される。この結果、第１のイオン注入マスク４の形状は段差形状になる。また、エッチング後の第２のイオン注入マスク５の膜厚は注入マスクとして機能するだけの厚さ（１．７μｍ以上）は確保している。
また、第１のイオン注入マスク４および第２のイオン注入マスク５の側面が垂直でなくテーパーを有している場合には、表面硬化層ＳＨは第１のイオン注入マスク４および第２のイオン注入マスク５の側面にもわずかに形成されるが(図示せず)、酸素プラズマ雰囲気下でのドライエッチングでは、これらの表面硬化層ＳＨも除去することができる。
次に、図１０に示す工程において、第１のイオン注入マスク４を構成しているフォトレジスト膜３ｂの溶媒を用いてウエットエッチングすることによって、第２のイオン注入マスク５はこの溶媒に溶解せず、第１のイオン注入マスク４だけが溶解するため、第１のイオン注入マスク４を選択的に除去することができる。これにより、第２のイオン注入マスク５が、第１のイオン注入マスク４の全領域に相当する広さの開口部ＯＰ４を有することとなる。
開口部ＯＰ４の内側側壁は第１のイオン注入マスク４の外側側壁と接して形成されていたので、炭化珪素基板１０の主面に対して垂直な面となる。
次に、図１１に示す工程において、第２のイオン注入マスク５を介してドリフト層２０の表面内に第２導電型の不純物のイオン注入（第２のイオン注入）を行い、ドリフト層２０中にベース領域３０（第２の不純物領域）を形成する。このとき、ベース領域３０は第２のイオン注入マスク５により外縁境界が定義されることになる。
イオン注入条件の一例としては、イオン注入する不純物はアルミニウム（Ａｌ）を使用し、注入時の基板温度は２５℃とし、炭化珪素基板１０の主面表面から深さ０．８μｍまでの領域におけるＡｌの濃度が２×１０18個／ｃｍ3のボックスプロファイルとなる条件で注入を行う。
なお、ベース領域３０の形成に際しては、第１導電型のソース領域４０に重複するように第２導電型のイオン注入を行うが、ソース領域４０の濃度は、ベース領域３０の形成によっても影響を受けないような濃度に設定されている。
ここで、第１のイオン注入後から第２のイオン注入までのプロセスの間においても、チャネル領域に対応する第１のイオン注入マスク４のパターン寸法が変動しないことが望ましい。そのためには、フォトレジスト膜５ｂがポジ型レジスト３ａの溶媒との接触により溶解しないことが重要である。
すなわち、第２のイオン注入マスク５を構成するレジストと第３のイオン注入マスク６を構成するレジストの溶媒に対して、互いにほとんど溶解しなければ良い。例えば、チャネル長に対応する第１のイオン注入マスク４のパターン寸法を０．５μｍとし、パターン寸法の許容変動量を１０％とした場合には、ポジ型レジスト３ａの除去時のフォトレジスト膜５ｂの溶解量は０．０５μｍ以下にすることが望ましい。
レジストの溶媒はレジストのベース樹脂の種類によって異なる。例えば、ＺＥＰ５２０と呼称されるレジストは、ノボラック樹脂ベースのレジスト溶媒であるポリピレングリコールモノメチルエーテルにはほとんど溶けない。一方、ノボラック樹脂ベースのレジストはＺＥＰ５２０の溶媒であるオルトジクロルベンゼンにはほとんど溶けない。従って、これらを組み合わせることで、互いにほとんど溶解しないという条件を満たすことができる。
次に、第１のイオン注入マスク４と第２のイオン注入マスク５を除去した後、熱酸化により、炭化珪素基板１０の表面に所望の厚みのゲート絶縁膜５０を形成する。その後、ゲート絶縁膜５０上にＬＰＣＶＤ法などで多結晶Ｓｉ膜を成膜し、パターニングしてゲート電極６０を形成する。その後、ソース電極４０、ドレイン電極８０および内部配線を形成して図１に示すＭＯＳＦＥＴ１００が完成する。
＜効果＞
以上説明した実施の形態に係る炭化珪素半導体装置の製造方法においては、第１のイオン注入マスク４の存在により、第１のイオン注入領域の外縁境界と第２のイオン注入領域の外縁境界が決定される。チャネル領域は第１のイオン注入領域の外縁境界と第２のイオン注入領域の外縁境界で挟まれた領域となるため、チャネル寸法は第１のイオン注入マスク４のパターン寸法で決定される。
以上説明した実施の形態に係る炭化珪素半導体装置の製造方法においては、第１のイオン注入マスク４の存在により、第１のイオン注入領域の外縁境界と第２のイオン注入領域の外縁境界が決定される。チャネル領域は第１のイオン注入領域の外縁境界と第２のイオン注入領域の外縁境界で挟まれた領域となるため、チャネル寸法は第１のイオン注入マスク４のパターン寸法で決定される。
このように、本発明に係る炭化珪素半導体装置の製造方法では、チャネル寸法は第１のイオン注入マスク４の転写パターン寸法で任意に決めることができ、当該転写パターンは１回の露光で形成されるので、重ね合わせの誤差が生じず、高精度にチャネル領域を形成できる。
また、上記実施の形態では第３のイオン注入マスクと第２のイオン注入マスクが、一方のイオン注入マスクに対して自己整合的に形成されるのではなく、第１のイオン注入マスクを介して第３のイオン注入マスクと第２のイオン注入マスクが自己整合的に形成されることも特徴の一つである。
チャネル領域を自己整合的に形成することなく、チャネル寸法の寸法誤差を低減できるとともに、ｎ型ソース領域４０とｐ型ベース領域３０を自己整合的に形成することができ、イオン注入領域を自己整合的に形成すると同時に、チャネル領域は自己整合的手法を用いることなく形成することができる。
また、第１のイオン注入時に第２のイオン注入マスク５の内側表面が第１のイオン注入マスク４で覆われているため、第１のイオン注入における注入ダメージにより第２のイオン注入マスク５の形状が変形することや、第２のイオン注入マスク５のパターン寸法に変動が生じることを防止できる。このため、特に、レジストをイオン注入マスクとして用いるような場合には、チャネル領域に代表される寸法精度が必要とされる注入領域の安定形成に顕著な効果を有する。
また、イオン注入マスクとして、有機材料で構成されるレジストを用いているため、無機マスクを用いる場合に必要な無機マスクの成膜工程およびエッチング工程が不要となるため、無機マスクを用いた自己整合的注入領域形成方法に比べて工程数の削減が可能となる。
また、第１のイオン注入マスク４表面には表面硬化層が形成されているので、第１のイオン注入マスク４を構成するレジストの溶媒を用いたウエットエッチングだけでは、第１のイオン注入マスク４を第２のイオン注入マスク５に対して選択的に除去することが困難であるが、酸素プラズマ雰囲気下のドライエッチングによって第１のイオン注入マスク４表面の表面硬化層を除去するので、第１のイオン注入マスク４の選択的な除去が可能となる。
また、第１のイオン注入マスク４を除去するために、ドライエッチングと溶媒を用いたウエットエッチングとを用いているが、炭化珪素基板１０を全面露光することによって、第１のイオン注入マスク４の未露光領域を感光させて、アルカリ現像液を用いたウエットエッチングによって除去しても良い。
この場合、第２のイオン注入マスク５を構成するレジストの現像液では、第１のイオン注入マスク４を構成するレジストは溶解せず、一方、第１のイオン注入マスク４を構成するレジストの現像液に対して第２のイオン注入マスク５を構成するレジストが溶解しないように、互いのレジストに対しては不溶である現像液を組み合わせて（アルカリ現像液と有機現像液の組み合わせ、また、有機現像液と別種の有機現像液の組み合わせ）用いているので、選択性の高い処理が可能となる。
＜変形例＞
以上説明した実施の形態ではチャネル領域に対応した第１のイオン注入マスク４をレジストパターンとして形成したが、実施の形態の変形例として、レジストの開口パターンから第１のイオン注入マスクを形成する方法について、図１２〜図１５を用いて説明する。
以上説明した実施の形態ではチャネル領域に対応した第１のイオン注入マスク４をレジストパターンとして形成したが、実施の形態の変形例として、レジストの開口パターンから第１のイオン注入マスクを形成する方法について、図１２〜図１５を用いて説明する。
まず、図１２に示すように、炭化珪素基板１０の第１の主面上に第１導電型の不純物を含むドリフト層２０をホモエピタキシャル成長させ、ＳｉＣ下地層とする。
その後、ドリフト層２０の主面上にポジ型レジスト５ａを塗布した後に加熱することで、フォトレジスト膜５ｂを形成する。ここで使用するポジ型レジスト５ａは、感光材とベース樹脂と有機溶媒を主成分としており、加熱後には厚さ２．５μｍのフォトレジスト膜５ｂとなる。
フォトレジスト膜５ｂにフォトリソグラフィを用いてパターン転写を行った後、有機現像液で現像を行うことで、フォトレジスト膜５ｂで構成される第２のイオン注入マスク５を形成する。
フォトリソグラフィ後のフォトレジスト膜５ｂは、ドリフト層２０の未注入領域とソース領域を覆い、チャネル領域に対応した部分が開口部ＯＰ５となった開口パターンを有している。
次に、図１３に示す工程において、第２のイオン注入マスク５の開口部ＯＰ５を埋めるようにポジ型レジスト３ａを塗布する。これにより、チャネル領域に対応する部分がポジ型レジスト３ａで覆われることとなる。
その後、ポジ型レジスト３ａを加熱することでフォトレジスト膜３ｂを形成する。ここで使用するポジ型レジスト３ａは、感光材とベース樹脂と有機溶媒を主成分としている。なお、フォトレジスト膜３ｂは、フォトレジスト膜５ｂの上にも形成されるが、その部分の厚さは約０．５μｍ程度である。
次に、図１４に示す工程において、フォトリソグラフィを用いて、フォトレジスト膜３ｂにパターン転写を行った後、有機現像液で現像を行うことで、フォトレジスト膜３ｂの中央部に開口部ＯＰ２を設ける。このパターン転写では、開口部ＯＰ２の外縁部が後にチャネル領域となる部分のほぼ中央上方に位置するように転写パターンの重ね合わせが行われる。露光後、アルカリ現像液を用いて現像を行うことで、開口部ＯＰ２に対応する部分のフォトレジスト膜３ｂは現像液に徐々に溶解していくが、後にソース領域４０となる部分上方のフォトレジスト膜５ｂが露出した時点で現像を終了させる。ここで、ポジ型レジスト５ａはポジ型レジスト３ａの現像液(アルカリ現像液)によって溶解しないものを選択している。
非注入領域（後にチャネル領域となる部分の外側の領域）上方に対応するフォトレジスト膜５ｂは開口部ＯＰ２に含まれず、また、フォトレジスト膜３ｂで覆われているため、現像後に露出することはない。フォトレジスト膜５ｂ上のフォトレジスト膜３ｂの膜厚は設定値として予め約０．５μｍであることがわかっているので、フォトレジスト膜５ｂ上のフォトレジスト膜３ｂがなくなった時点で現像が終了するように、現像時間や露光量を調整することで容易に実現可能である。
なお、このように開口部ＯＰ２に対応する領域において、フォトレジスト膜５ｂがなくフォトレジスト膜３ｂだけの領域では、現像によりフォトレジスト膜３ｂの膜厚は減少するが、現像によりすべて消失するわけではない。フォトレジスト膜３ｂは開口部ＯＰ２内で膜厚が薄くなり、凹んだ形状として形成されはするが、現像後でもフォトレジスト膜３ｂの膜厚は、フォトレジスト膜５ｂと同程度の膜厚を確保することが可能である。
続いて、有機現像を行い、ソース領域に対応する領域のフォトレジスト膜５ｂをフォトレジスト膜３ｂに対して選択的に除去することで、底部にドリフト層２０の主面が露出する開口部ＯＰ１を形成し、開口部ＯＰ１とＯＰ２とが連通した開口部ＯＰ３を形成する。
ここで、ポジ型レジスト５ａはポジ型レジスト３ａの現像液によって溶解せず、ポジ型レジスト３ａはポジ型レジスト５ａの現像液によって溶解しない組み合わせを選択することによって、フォトレジスト膜５ｂとフォトレジスト膜３ｂを互いに選択的に現像することができる。本実施の形態では、ポジ型レジスト３ａに対する現像液をアルカリ現像液、ポジ型レジスト５ａに対する現像液を有機現像液とすることによって、互いのレジスト膜に対して選択的に現像を行うことができる。
また、アルカリ現像液は、例えばＴＭＡＨ(水酸化テトラメチルアンモニウム)２．３８ｗｔ％の水溶液を使用し、有機現像液としては、例えばキシレン、酢酸イソアミルを使用する。
なお、上記は一例であり、また、種々の組み合わせが考えられるが、要は、上記プロセス中には、チャネル領域に対応する第１のイオン注入マスク４のパターン寸法が変動しないようにできれば良い。
そのためには、ポジ型レジスト３ａの塗布時にフォトレジスト膜５ｂがポジ型レジスト３ａの溶媒との接触により溶解しないこと、フォトレジスト膜５ｂの現像液に対してフォトレジスト膜３ｂが溶解しないことが重要である。
例えば、チャネル長に対応する第１のイオン注入マスクのパターン寸法を０．５μｍとし、パターン寸法の許容変動量を１０％とした場合には、ポジ型レジスト３ａの塗布によるフォトレジスト膜５ｂの溶解量、又ポジ型レジスト５ａの現像によるフォトレジスト膜３ｂの溶解量は０．０５μｍ以下となるようにレジストのレジスト溶媒や現像液の組み合わせを決定する。
また、同一露光量によるフォトレジスト膜５ｂに対するフォトレジスト膜３ｂの現像速度比はおおよそ１／１００以下となるようにアルカリ現像液、有機現像液の組み合わせを決定する。
ここで、現像速度比とは、現像速度をレジストの現像液に対する単位時間あたりの膜減り量と定義すると、フォトレジスト膜５ｂに対するフォトレジスト膜３ｂの現像速度の割合、すなわち、現像速度比＝フォトレジスト膜３ｂの現像速度／フォトレジスト膜５ｂの現像速度で表される。
このようにして、図１５に示すようにフォトレジスト膜５ｂで構成される第２のイオン注入マスク５と、フォトレジスト膜３ｂで構成される第１のイオン注入マスク４を形成する。これにより、第１のイオン注入マスク４と第２のイオン注入マスク５とで、第３のイオン注入マスク６が形成される。
実施の形態の製造方法との相違点は、実施の形態の製造方法ではチャネル領域上を覆うレジストと、未注入領域上を覆うレジストの上面を覆うレジストとは種類が異なる。
一方、本変形例では、チャネル領域上を覆うのはフォトレジスト膜３ｂであり、未注入領域上を覆うフォトレジスト膜５ｂの上面を覆うのもフォトレジスト膜３ｂであり、同じ種類である点が実施の形態とは異なっている。
その結果、第１のイオン注入によって形成される表面硬化層が第１のイオン注入マスク４の表層にだけ形成されることとなる。
第２のイオン注入を行うには、第１のイオン注入マスク４を除去する必要があるが、本変形例によれば、酸素プラズマ雰囲気下のドライエッチングにより、表面硬化層を除去した後にフォトレジスト３ａの溶媒を用いたウエットエッチングによって選択的に第１のイオン注入マスク４を除去することができる。
すなわち、第２のイオン注入マスク５上のフォトレジスト膜３ｂを選択的に除去できるため、第２のイオン注入マスク５の膜厚が減少しないという効果があり、未注入領域へのイオン注入の防止を確実に実現することができる。
また、第２のイオン注入マスク５がドライエッチングされることがないので、第２のイオン注入マスク５の断面形状の変形やパターン寸法の寸法変動がなく、注入領域のパターン寸法が変動しないという効果がある。
４ 第１のイオン注入マスク、５ 第２のイオン注入マスク、６ 第３のイオン注入マスク、１０ 炭化珪素基板、２０ 炭化珪素ドリフト層、３０ ベース領域、４０ ソース領域、５０ ゲート絶縁膜、６０ ゲート電極、７０ ソース電極、８０ ドレイン電極。
Claims (6)
- 炭化珪素基板の主面上に形成された第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の上層部に形成された第２導電型のベース領域と、前記ベース領域の表面内に設けられた第１導電型のソース領域と、前記ソース領域、前記ベース領域および前記炭化珪素ドリフト層上方に、ゲート絶縁膜を間に介して形成されたゲート電極と、を有し、前記ソース領域の外縁は、前記ベース領域の外縁よりも内側にあり、前記ソース領域の外縁よりも外側の前記ベース領域であって前記ゲート電極直下に対応する領域がチャネル領域に相当する炭化珪素半導体装置の製造方法であって、
(ａ)前記炭化珪素ドリフト層上にチャネル領域に対応する領域がマスク領域となり、前記ソース領域に対応する領域が第１の開口部となった第１のイオン注入マスクと、前記第１のイオン注入マスクの外縁に接して設けられ、ベース領域を形成するための第２のイオン注入マスクとをそれぞれフォトリソグラフィで形成することで、第３のイオン注入マスクを構成する工程と、
(ｂ)前記第３のイオン注入マスクを用いて前記第１の開口部から第１導電型の不純物をイオンビームにより注入して、前記炭化珪素ドリフト層の上層部に前記ソース領域を形成する工程と、
(ｃ)前記ソース領域の形成後、前記第１のイオン注入マスクを除去する工程と、
(ｄ)前記第１のイオン注入マスクが除去された後の前記第２のイオン注入マスクに形成される第２の開口部から、第２導電型の不純物をイオンビームにより注入して、前記炭化珪素ドリフト層の上層部に前記ソース領域よりも深い前記ベース領域を形成する工程と、を備える炭化珪素半導体装置の製造方法。 - 前記工程(ａ)は、
第１のフォトレジストを硬化させ、パターニングすることで前記第１のイオン注入マスクを形成した後、前記第１のイオン注入マスクを覆うように第２のフォトレジストを形成し、前記第２のフォトレジストを硬化させ、前記第１の開口部内から硬化後の前記第２のフォトレジストを除去することで、前記第２のイオン注入マスクを形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。 - 前記工程(ａ)は、
第１のフォトレジストを硬化させ、パターニングすることで前記第１のイオン注入マスクの前記マスク領域が第３の開口部となった前記第２のイオン注入マスクを形成した後、前記第２のイオン注入マスクを覆うように第２のフォトレジストを形成した後、前記第２のフォトレジストを硬化させ、パターニングにより前記第１のイオン注入マスクの前記第１の開口部に相当する領域の前記第１のフォトレジスト表面を露出させた後、前記第１のイオン注入マスクの前記第１の開口部に相当する領域の前記第１のフォトレジストを除去することで、前記第１のイオン注入マスクを形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。 - 前記第１および第２のフォトレジストは、それぞれのフォトリソグラフィにおいて互いに影響を与えない現像液を使用する、請求項２または請求項３記載の炭化珪素半導体装置の製造方法。
- 前記第１および第２のフォトレジストは、それぞれのベース樹脂として互いの溶媒に不溶なものを使用する、請求項２または請求項３記載の炭化珪素半導体装置の製造方法。
- 前記工程(ｃ)は、前記第１のイオン注入マスクの除去に先だって、酸素プラズマ雰囲気下でドライエッチングすることによって、前記第１のイオン注入マスクおよび前記第２のイオン注入マスクの表面硬化層を除去する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011523625A JP5474068B2 (ja) | 2009-07-24 | 2010-07-16 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009173231 | 2009-07-24 | ||
| JP2009173231 | 2009-07-24 | ||
| PCT/JP2010/062053 WO2011010608A1 (ja) | 2009-07-24 | 2010-07-16 | 炭化珪素半導体装置の製造方法 |
| JP2011523625A JP5474068B2 (ja) | 2009-07-24 | 2010-07-16 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011010608A1 JPWO2011010608A1 (ja) | 2012-12-27 |
| JP5474068B2 true JP5474068B2 (ja) | 2014-04-16 |
Family
ID=43499081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011523625A Active JP5474068B2 (ja) | 2009-07-24 | 2010-07-16 | 炭化珪素半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8367536B2 (ja) |
| JP (1) | JP5474068B2 (ja) |
| DE (1) | DE112010003053B4 (ja) |
| WO (1) | WO2011010608A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569123B2 (en) | 2009-04-16 | 2013-10-29 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
| US9076761B2 (en) | 2011-06-14 | 2015-07-07 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
| CN111554746B (zh) * | 2020-04-23 | 2022-09-16 | 杭州芯迈半导体技术有限公司 | 碳化硅mosfet器件及其制造方法 |
| JP2022074511A (ja) * | 2020-11-04 | 2022-05-18 | 富士電機株式会社 | 溝深さの調整方法及び半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233503A (ja) * | 1997-02-20 | 1998-09-02 | Fuji Electric Co Ltd | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| JPH11195655A (ja) * | 1998-01-06 | 1999-07-21 | Fuji Electric Co Ltd | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| JP2005033192A (ja) * | 2003-06-16 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005252157A (ja) * | 2004-03-08 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2007141940A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 複合不純物構造体の製造方法、半導体装置、ｍｏｓ電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612260A (en) * | 1992-06-05 | 1997-03-18 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| JP4186337B2 (ja) * | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4192353B2 (ja) * | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP3661664B2 (ja) * | 2002-04-24 | 2005-06-15 | 日産自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| US7880173B2 (en) * | 2002-06-28 | 2011-02-01 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and method of manufacturing same |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US7407837B2 (en) * | 2004-01-27 | 2008-08-05 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| JP2006032411A (ja) | 2004-07-12 | 2006-02-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置の内接伝導領域複合体およびその製造方法 |
| JP4929579B2 (ja) | 2004-10-26 | 2012-05-09 | 日産自動車株式会社 | 半導体装置の製造方法 |
| US7528040B2 (en) * | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| EP2674966B1 (en) * | 2006-06-29 | 2019-10-23 | Cree, Inc. | Silicon carbide switching devices including P-type channels |
| JP4412335B2 (ja) * | 2007-02-23 | 2010-02-10 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4600438B2 (ja) * | 2007-06-21 | 2010-12-15 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5271515B2 (ja) * | 2007-07-13 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8039204B2 (en) | 2007-07-25 | 2011-10-18 | Mitsubishi Electric Corporation | Manufacturing method of silicon carbide semiconductor apparatus |
| JP2009088440A (ja) * | 2007-10-03 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2009094203A (ja) * | 2007-10-05 | 2009-04-30 | Denso Corp | 炭化珪素半導体装置 |
| JP2009182271A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 炭化珪素半導体装置 |
| KR101442886B1 (ko) * | 2008-04-15 | 2014-09-19 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| JP5433352B2 (ja) * | 2009-09-09 | 2014-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
-
2010
- 2010-07-16 US US13/319,739 patent/US8367536B2/en active Active
- 2010-07-16 WO PCT/JP2010/062053 patent/WO2011010608A1/ja active Application Filing
- 2010-07-16 JP JP2011523625A patent/JP5474068B2/ja active Active
- 2010-07-16 DE DE112010003053T patent/DE112010003053B4/de active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233503A (ja) * | 1997-02-20 | 1998-09-02 | Fuji Electric Co Ltd | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| JPH11195655A (ja) * | 1998-01-06 | 1999-07-21 | Fuji Electric Co Ltd | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| JP2005033192A (ja) * | 2003-06-16 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005252157A (ja) * | 2004-03-08 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2007141940A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 複合不純物構造体の製造方法、半導体装置、ｍｏｓ電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120058617A1 (en) | 2012-03-08 |
| WO2011010608A1 (ja) | 2011-01-27 |
| DE112010003053T5 (de) | 2012-06-21 |
| US8367536B2 (en) | 2013-02-05 |
| JPWO2011010608A1 (ja) | 2012-12-27 |
| DE112010003053B4 (de) | 2013-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170236712A1 (en) | Method of Forming an Integrated Circuit | |
| CN106324998A (zh) | 光刻图形的形成方法 | |
| JP5474068B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| KR100876806B1 (ko) | 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법 | |
| US7504313B2 (en) | Method for forming plural kinds of wells on a single semiconductor substrate | |
| KR100753105B1 (ko) | 반도체 소자의 리세스패턴 제조방법 | |
| JP4836914B2 (ja) | 高電圧シーモス素子及びその製造方法 | |
| CN108074812B (zh) | 鳍式场效应管的制造方法 | |
| JP2008277740A (ja) | 半導体素子の製造方法 | |
| KR100290902B1 (ko) | 반도체소자의 웰 형성방법 | |
| KR20080050018A (ko) | 이온주입용 마스크 패턴 형성 방법 | |
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| KR19990053223A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP2007027406A (ja) | 半導体素子の製造方法 | |
| JPS5834934B2 (ja) | 微小構造の形成方法 | |
| KR100414231B1 (ko) | 반도체소자의 제조방법 | |
| KR100772688B1 (ko) | 반도체 소자의 리세스패턴 제조방법 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20080022973A (ko) | 반도체 소자의 제조 방법 | |
| KR20040008423A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20070069691A (ko) | 반도체 소자의 제조 방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR20080009429A (ko) | 트랜지스터 형성 방법 | |
| KR20060075933A (ko) | 반도체 소자의 형성 방법 | |
| JP2009010341A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5474068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |