JP2007141940A - 複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ - Google Patents

複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ Download PDF

Info

Publication number
JP2007141940A
JP2007141940A JP2005330196A JP2005330196A JP2007141940A JP 2007141940 A JP2007141940 A JP 2007141940A JP 2005330196 A JP2005330196 A JP 2005330196A JP 2005330196 A JP2005330196 A JP 2005330196A JP 2007141940 A JP2007141940 A JP 2007141940A
Authority
JP
Japan
Prior art keywords
impurity
mask
region
semiconductor substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005330196A
Other languages
English (en)
Other versions
JP5087834B2 (ja
Inventor
Satoshi Tanimoto
谷本  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2005330196A priority Critical patent/JP5087834B2/ja
Publication of JP2007141940A publication Critical patent/JP2007141940A/ja
Application granted granted Critical
Publication of JP5087834B2 publication Critical patent/JP5087834B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】構造あるいは製造上の制約の極めて少ない、複合不純物構造体の新規な自己整合製造法及び同自己製造複合構造体を用いた高密度半導体装置を提供する。
【解決手段】半導体基板1の主表面に垂直な一断面内において、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルを同一とする異種の不純物ドメインが複数存在する半導体装置を製造する方法であって、当該一断面内における主表面全体を不純物ドメインD1、D2、N1〜N3毎に分割し、隣接する不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料21、22を交互に配置したマスクテンプレート23を半導体基板1の主表面上に作成し、マスクテンプレート23を用いて、自己整合的に複数の不純物領域2、3を半導体基板1内に形成する。
【選択図】図2

Description

本発明は、複数の不純物領域を半導体基板に形成する複合不純物構造体の製造方法、当該方法により製造される半導体装置、MOS電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタに関する。
高性能化とコストダウンを促進する、半導体装置の高密度・微細化は今日でも停滞することなく、着実に進んでいる。
しかし、半導体装置のパターン寸法が縮小化し、かつ、その構造が複雑になると、製造途中の各リソグラフィ工程で使用するマスク・パターンの位置合わせの誤差が累積し、設計どおりの素子特性が得にくくなる。このような状況に至った時に、所望の特性の半導体装置を得るために、たとえば、スクリーニングで良品だけを選ぶ方法がある。しかし、この方法は縮小化の進行とともに、急速に歩留まりが低下し、製造原価が増大するという問題がある。
あるいは、最新鋭の露光装置を断続的に導入し、合わせ精度の適宜向上させていく方法もある。しかし、この方法は製造原価の急騰を招くという問題があるばかりでなく、半導体装置の縮小化のスケジュールを露光装置メーカの装置改良の進展に委ねてしまうことになるので、この方法は半導体装置の製造人として好ましい選択と言えない。
このような困難を合理的に解決し得る手段が「自己整合技術」である。自己整合技術とは、半導体装置のある部位と他のある部位との位置が、露光装置あるいはリソグラフィの合わせ精度に依らず決定できるような、半導体装置の製造技術のことである。
超高密度半導体装置においては、異なった伝導型や濃度、深さを有する複数の不純物領域を、相互に自己整合させて、イオン注入で形成する技術の樹立が強く待望されている。不純物領域の自己整合技術として2つの従来技術がある。
第1の方法は「マスク・オフセット法」と呼ばれる方法で、MOSFET(金属−酸化物−半導体構造電界効果トランジスタ)のLDD(Lightly Doped Drain)構造などを形成するのに実際用いられている。この方法はイオン注入を行って第1の不純物領域を形成した後、第1のイオン注入で使用した注入マスクを一様に太らせるか、細らせるかし、これを第2の注入マスクとして第2のイオン注入を実施し、第2の不純物伝導領域を形成する方法である。
第2の方法は「2重拡散法」と呼ばれている方法である。MOSFETのDDD(Double Diffused Drain)構造などを形成するのに用いられている。この方法はまず、第1のイオン注入を行って第1の不純物領域を形成した後、第1のイオン注入マスクを残したままにして一旦、長時間熱処理(ドライブイン)して、不純物を等方的に外向拡散させ、第1の不純物領域を拡張し、その後、再び第1のイオン注入マスクを用いて第2のイオン注入を行い、第2の不純物領域を形成する方法である。
図20は、両方法で形成可能な複合不純物領域の断面構造を示している。図20において、半導体基板201内には、第1の不純物領域202及び第2の不純物領域203が形成されている。なお、オフセット法でイオン注入マスクを細らせて第2のイオン注入を行う場合には図20の第1の不純物領域202と第2不純物領域203は逆の位置関係になる。
境界A、A’は、図20の左右方向の第1の不純物領域202の外縁端であり、A−A’間に第1の不純物が存在する。境界B、B’は第2の不純物領域203の外縁端であり、B−B’間に第2の不純物と第1の不純物が存在する。オフセット領域A−B、A’−B’には第1の不純物だけが存在する。第2の不純物領域203の外縁端B、B’は、第1の不純物領域202の外縁端A、A’に対して、露光装置の合わせの精度とは無関係に一定の距離を保って、すなわち、自己整合的に形成されている。
しかしながら、これら従来のイオン不純物領域の自己整合技術は、図20のような簡単で特異な形態の複合不純物構造体しか形成できないという重大な制約がある。これは実用上、高濃度の不純物領域をそれよりも低濃度の不純物等幅領域(=オフセット領域)で取り囲んだ、左右対称の構造しかできない、という問題である。
たとえば、従来技術では、次のような単純な複合構造体さえ自己整合させて形成させることができない。即ち、第1の不純物領域と第2の不純物領域が所定の距離を隔て置かれる複合不純物構造体(図1)、第1及び第2の不純物領域が接している複合不純物構造体(図4)、第1及び第2の不純物領域が所定の割合で交叉している複合不純物構造体(図6)、第2不純物領域が第1不純物領域に任意の位置関係で包含されている複合不純物構造体(図9)は、従来の自己整合技術では形成することはできない。
本発明は、上記従来技術の問題点をすべて解決するとともに、構造あるいは製造上の制約の極めて少ない、複合不純物構造体の新規な自己整合製造法、ならびに、同自己製造複合構造体を用いた高密度半導体装置を提供することを目的としている。
上記課題を達成するために、本発明においては新しい選択イオン注入「ドメイン・イオン注入法」と、ドメイン・イオン注入法を自己整合的手法で実施するための「マスクテンプレート法」を導入する。
ドメイン・イオン注入法とは「不純物領域ごとではなく、不純物ドメイン単位で注入を行なう」という概念である。ここで言う「不純物ドメイン」とは深さ方向の不純物プロファイルを同じくする面内最小単位のことであり、不純物プロファイルが不連続となるところが不純物ドメインの境界である。これは図20の複合不純物構造体を例にして従来技術と比較して考えると理解しやすい。
従来技術では領域A−A’に第1の不純物をイオン注入し、領域B−B’に第2の不純物をイオン注入して図20の構造体を形成する。
これに対して、本発明に係わるドメイン・イオン注入法では図20の構造体を、第1の不純物だけからなるAB不純物ドメイン及びA’B’不純物ドメインと、第1不純物と第2不純物を注入したBB’不純物ドメインとからなると見なして、不純物ドメイン毎に選択イオン注入を行う。
すなわち、AB(A’B’)不純物ドメイン予定域に第1不純物だけをイオン注入してAB(A’B’)不純物ドメインを形成した後、BB’不純物ドメイン予定域に第1の不純物と第2の不純物をそれぞれイオン注入してBB’不純物ドメインを形成する。これによって、図20の複合不純物構造体を製造するのである。
上の各不純物ドメインのイオン注入マスクを自己整合させて形成できれるようにすれば、上記従来技術の問題が解決され、課題が達成されることは、明らかであろう。これを実現するために、本発明が提案するのがマスクテンプレート法である。この方法では、最初のイオン注入を行なう前に、全不純物ドメインの精密な領域情報を備えた、イオン注入マスクの雛型とも呼ぶべき「マスクテンプレート」を作製しておく。所定の不純物ドメインのイオン注入を実施するときに、マスクテンプレートの当該ドメイン上部部分を、自己整合的に開口してイオン注入マスクとする。このイオン注入マスクを用いて、所望の不純物プロファイルになるようにイオン注入する。イオン注入が終了したら、開口した部分を埋め戻し、マスクテンプレートを元の状態に復元する。これをすべての不純物ドメインの選択イオン注入について実行するようにしている。各不純物ドメイン(領域)の位置は1つのマスクテンプレートに基づいて正確に形成されるから、各不純物ドメインは互いに自己整合して形成されているということができる。
次に、このような繰り返し利用可能なマスクテンプレートの構造について説明する。
マスクテンプレートは自らに対してはエッチング選択性が高く、他者に対してはエッチング選択性が低いエッチャント(エッチングガスまたはエッチング液のこと)を有する2種のマスク材料を、不純物ドメインの並びに合わせて基板上にモザイク状に敷き詰めた構成をしている。ただし、イオン注入をしない領域(ドメイン)も半導体基板の不純物プロファイルを持っている一種の不純物ドメインと見なす。いま、個々の不純物ドメインの直上に置かれた(ドメインに対応する)マスク片をドメイン・マスクと称することにすると、隣接する2つのドメイン・マスクは必ず異種のマスク材料で構成されていることが必要である。2種のマスク材料としては、集積回路材料として馴染みの深いものとして多結晶Siと無定形SiO(あるいはPSG(リン添加シリケートガラス)の組み合わせを用いることができるが、これに限定されるものではない。たとえば、SiやW(タングステン)などでもよい。
以上まとめると、本発明の特徴は、半導体基板の主表面に垂直な一断面内において、半導体基板の主表面に垂直な深さ方向の不純物プロファイルが一定である不純物ドメインが複数存在する複合不純物構造体を製造する方法であって、当該一断面内における主表面全体を不純物ドメイン毎に分割し、隣接する不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料を交互に配置したマスクテンプレートを半導体基板の主表面上に作成し、マスクテンプレートを用いて、自己整合的に複数の不純物領域を前記半導体基板内に形成する複合不純物構造体の製造方法であることである。
本発明によれば、構造あるいは製造上の制約の極めて少ない、複合不純物構造体の新規な自己整合製造法、ならびに、同自己製造複合構造体を用いた高密度半導体装置を提供することができる。
以下、図面を参照して、本発明に基づくいくつかの実施の形態を具体的に説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付し、一度行った説明は繰り返さず、簡略化するか、省略することにする。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
なお、以下の説明において、特に断らない場合は、半導体基板にエピタキシャル層やその他の膜や電極が形成されたものを「基板」と呼んでいる。
<第1の実施の形態>
[構成]
図1に示すように、第1の実施の形態では、半導体基板の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域が所定の距離を隔てて配置される複合不純物構造体に本発明を適用した例について説明する。図1に示す断面は、半導体基板の主表面に垂直な一断面を示している。
複合不純物構造体は、半導体基板1と、半導体基板1の主表面に垂直な一断面内において、互いに離間して配置された第1の不純物領域2及び第2の不純物領域3とを備える。
第1の不純物領域2及び第2の不純物領域3のそれぞれは、不純物の導電型が等しく且つ不純物の濃度が実質的に一様な閉じた領域である。第1の不純物領域2及び第2の不純物領域3は、互いに自己整合的に形成されている。図1に示すような構造の自己整合型の複合不純物構造体は前記従来技術ではとうてい実現は困難であった。
図1に示すような半導体基板1の主表面に垂直な一断面内において、境界A及び境界A’で囲まれた部分は、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルつまり不純物の分布が同一である。つまり、図1の一断面内での第1の不純物領域2において、深さ方向の不純物プロファイルは同じである。同様にして、境界B及び境界B’で囲まれた第2の不純物領域3において、深さ方向の不純物プロファイルは同一である。このように、半導体基板1の主表面に垂直な一断面内において、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルが同一である部分の最小単位を「不純物ドメイン」と呼ぶ。図1の複合不純物構造体において、境界A及び境界A’で囲まれた部分が「第1の不純物ドメイン」に相当し、境界B及び境界B’で囲まれた部分が「第2の不純物ドメイン」に相当する。なお、境界A’と境界Bで囲まれた部分、境界Aから基板1の左端までの部分、及び境界B’から基板1の右端までの部分もそれぞれ不純物ドメインとして定義することができる。
第1及び第2の不純物ドメインは互いに自己整合的に形成されている。第1及び第2の不純物ドメインは、互いに交叉することなく、離間して配置されている。
[製造方法]
次に、図2、図3、図19を参照して、図1の複合不純物構造体の製造方法を説明する。
(1A)始めに準備として、図19のS01段階において、複合不純物構造体のドメイン別けを行う。即ち、図1に示す一断面内において半導体基板1の主表面全体を不純物ドメイン毎に分割する。図2(a)に結果を示す。理解しやすくするために、図2(a)にはまだ形成されていない第1及び第2の不純物領域2、3も描いてある。第1の不純物領域2に相当する区域は、第1の不純物だけを注入する第1の不純物ドメインD1であり、第1の不純物ドメインD1の両側に配置されたイオン注入を実施しない区域N1、N2とは不純物プロファイルが異なるため、明確に識別される。同様に、第2の不純物領域3に相当する区域は、第2の不純物だけを注入する不純物ドメインD2として識別される。
また、イオン注入を実施しない区域N1、N2、N3は、イオン注入される区域とは異なる不純物プロファイルを有すると解釈することにより、これらも1つの不純物ドメインとして識別される。このようにすれば、半導体基板1の主表面は、相違する不純物プロファイルを持つ複数の不純物ドメインD1、D2、N1〜N3で完全に分割することができる。
以下、簡単のために、これら区域単位の不純物構造体を「D1(不純物)ドメイン」、「D2(不純物)ドメイン」、「N1(不純物)ドメイン」のように呼称することにする。なお、第1の実施の形態ように、イオン注入で形成する2つの不純物領域2、3が交わらないで存在するときは、不純物ドメインと不純物領域はほぼ同じ意味になる)。
ドメイン別けが終了したところで、図19のS02段階に進み、マスクテンプレートの製作工程に入る。
(2A)半導体基板1を十分洗浄して、基板の主表面に約50nmのSiO膜(薄いため非表示)をCVD(化学的気相成長法)または熱酸化で成膜する。つづいて、図2(b)に示すように、基板の主表面にLPCVD法でイオン注入を阻止するに足る厚み(例えば1.5μm)を備えた第1のマスク材料21を成膜する。
言うまでもないが、第1のマスク材料21を後の工程でエッチングしたり、除去するとき、そのエッチャントが半導体基板1を侵してはならない。したがって、半導体基板1を侵さない条件を満たすエッチャントを備えた、マスク材料が選ばれる。もし、この条件を備えたマスク材料の選定が困難な場合は、マスク材料と半導体基板1との間にエッチャントに対して耐食性の高い薄い薄膜(エッチングストッパ)を置くような構成にしてもよい。前記した約50nmのSiO膜はエッチングの終点検出用として挿入しているが、これをエッチングストッパとしても機能させることもできる。第1のマスク材料21として「多結晶Si膜」を用いる。
(3A)次に、図2(c)に示すように、フォトリソグラフィと反応性イオンエッチング(RIE)を用いて、基板1の主表面の各不純物ドメイン予定域が一つ置きに露出するように、第1のマスク材料21を開口する。ここでは、D1不純物ドメイン及びD2不純物ドメイン上の第1のマスク材料21を選択的に除去する。
(4A)次に、図2(d)に示すように、前工程で第1のマスク材料21に開口した開口部を第2のマスク材料22で充填する。これにより、第1及び第2のマスク材料を交互に配置したマスクテンプレート23が完成する。つまり、隣接する不純物ドメインの境界が異種のマスク材料で仕切られるようなマスクテンプレートが基板1の主表面上に作成される。
第2のマスク材料22としては、イオン注入に対する阻止能を有するとともに、第1のマスク材料21のエッチャントでは実質侵されず、かつ、第1のマスク材料21や下の半導体基板1を侵食しないエッチャントを持つ材料が選らばれる。たとえば、SiO膜がそれであるが、本発明はこれに限定されるものではない。図2(d)に示す構造のマスクテンプレートを作る手段は何通りがあり、次のどれを用いでもよい。
第1の方法:先ず、等角写像的な成膜が可能なLP(減圧)CVDで多結晶Si膜21より厚いSiO膜22を基板1全面に成膜する。その後、多結晶Si膜21の表面が出るまで、CMP(化学機械的研磨法)で基板1表面を研磨し、不要なSiO膜21を除去する。
第2の方法:先ず、開口部のアスペクト比(開口部の深さと底面長の比)が1より大きい場合には、CMP工程の替わりに、RIEによるエッチバック法を用いることもできる。
第3の方法:先ず、O+TEOS(Si(OC)−CVDやSOG(スピン・オン・グラス)法のような埋込み性の高い成膜法で開口部(陥没部)を概ね埋める。その後、第1の方法と同様に、CMPで研磨し不要なSiO膜21を除去する。
マスクテンプレート23が完成したところで、図19のS03段階に進み、マスクテンプレートを用いた自己整合的形成工程に入る。先ず、S31段階においてマスクテンプレートの一部分を除去して第1の開口を有する第1の複合イオン注入マスクを形成する。
(5A)まず、S311段階において、フォトリソグラフィで図3(a)のような形状のマスク(フォトレジストマスク)24を基板1の表面に形成する。フォトレジストマスク24は、D1不純物ドメインの予定域を取り囲むよう、開口の端面が隣接する不純物ドメイン(ここでは、N1不純物ドメイン及びN2不純物ドメイン)の予定域の上に置かれていればよい。つまり、D1不純物ドメイン上の第2のマスク材料22及びその両脇に隣接する第1のマスク材料21の一部が露出する開口を備えるマスク(フォトレジストマスク)24をマスクテンプレート23上に形成する。したがって、このリソグラフィは大まかで良く、精密な合わせを特に必要としない。その理由は次の工程の説明で自ずと明らかになる。
(6A)次に、図19のS312段階において、第2のマスク材料22を選択的にエッチングして第1の開口を形成する。具体的には、第2のマスク材料22である多結晶Si膜だけを選択エッチングするようなエッチャントガス、たとえば、HBr系のガスを用いてRIEを実行する。つまり、第1のマスク材料21よりも第2のマスク材料22に対するエッチング速度が速いエッチング方法を用いて、マスク24を介して選択的に第2のマスク材料22の一部をエッチングする。フォトレジストマスクを除去すると、図3(b)のようなD1不純物ドメインの予定域に第1の開口が形成された第1の複合イオン注入マスク25が形成される。
図19のS32段階において、第1の複合イオン注入マスク25を用いて、D1不純物ドメインの予定域に所望の不純物イオンを所望の条件で第1のイオン注入を行う。これにより、図3(b)に示すように、不活状態のD1不純物ドメイン26が形成される。なお、非常に浅い不純物ドメインを形成するためにイオンの飛程を抑制したいときは、イオン注入を行う前に基板1表面にLPCVDで薄い酸化膜(数10〜100nm厚)を成膜するとよい。
(7A)第1のイオン注入が終った後、基板1を十分洗浄し、図19のS33段階において上記(4A)と同様の工程を実行する。これにより、マスクテンプレート23が復元されて、図3(c)のような構造になる。
(8A)続けて、D2不純物ドメインの予定域に対して第2の開口を形成し(S34)、第2の開口を介して第2のイオン注入を行う(S35)。具体的には、D2不純物ドメインの予定域に対して上記(5A)〜(6A)と同様の工程を施することにより、第2の開口を形成し、第2のイオン注入を行う。これにより、図3(d)に示すように、第2の開口を有する第2の複合イオン注入マスク29が形成され、不活状態にあるD2不純物ドメイン28が形成される。
(9A)次に、基板1を順に第1及び第2のマスク材料21、22のエッチャント(ガスまたは溶液)に順に曝して、主表面から第2の複合イオン注入マスク29あるいはマスクテンプレート23を完全に除去する。その後、基板1を十分洗浄してから、基板1を所定の温度で短時間熱処理して、不活状態にあるD1不純物ドメイン26及びD2不純物ドメイン28を活性化させる。(5A)〜(9A)工程を実施することにより、マスクテンプレート23を用いて、自己整合的に複数の不純物領域(第1及び第2の不純物領域2、3)を前記半導体基板内に形成するこれにより、図1に示した複合不純物構造体の最終構造が完成する。
[効果]
以上説明したように、本発明の第1の実施の形態では、半導体基板1の主表面に垂直な一断面内において、主表面に垂直な深さ方向の不純物プロファイルが一定である不純物ドメインが複数(D1、D2、N1〜N3)存在する複合不純物構造体を製造する方法を示した。当該方法では、先ず、図2(a)のように一断面内における主表面全体を不純物ドメイン(D1、D2、N1〜N3)毎に分割する。そして、図2(d)のように隣接する不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料21、22を交互に配置したマスクテンプレート23を主表面上に作成する。そして、マスクテンプレート23を用いて、自己整合的に複数の不純物領域2、3を半導体基板1内に形成する。これにより、基板内の不純物の構造又は配置あるいは製造上の制約の極めて少ない複合不純物構造体及びその自己整合製造法、ならびに複合構造体を用いた高密度半導体装置を提供することができる。
マスクテンプレート23を用いて、自己整合的に複数の不純物領域2、3を半導体基板1内に形成することには、第1のマスク材料21の一部を選択的に除去して第1の開口を形成し、第1の開口から半導体基板1内へ伝導不純物を選択的に導入し、その後、第1の開口をマスク材料(例えば、第1のマスク材料21)で埋め戻し、第1のマスク材料21の他の一部又は第2のマスク材料22の一部を選択的に除去して第2の開口を形成し、第2の開口から半導体基板1内へ伝導不純物を選択的に導入することが含まれる。これにより、不純物ドメイン単位での伝導物の導入(イオン注入を行う)を行うことができる。
第1のマスク材料21の一部を選択的に除去して第1の開口を形成することには、第1の開口となる第1のマスク材料21及びその両脇に隣接する第2のマスク材料22の一部が露出する別の開口を備えるマスク24をマスクテンプレート23上に形成し、第2のマスク材料22よりも第1のマスク材料21に対するエッチング速度が速いエッチング方法を用いて、マスク24を介して選択的に第1のマスク材料21の一部をエッチングすることが含まれる。これにより、マスク24の位置精度に係わり無くマスクテンプレート23上の第1のマスク材料21の一部を正確に除去して第1の開口を形成できる。
第1及び第2のマスク材料21、22はエッチング速度が異なる材料からなる。これにより、第2のマスク材料22の間の配置された第1のマスク材料21を第2のマスク材料22に対して選択的にエッチングすることができる。
図1に示す複合不純物構造体は、半導体基板1と、半導体基板1の主表面に垂直な一断面内において、主表面に垂直な深さ方向の不純物プロファイルがそれぞれ一定である第1及び第2の不純物ドメインD1、D2とを備え、第1及び第2の不純物ドメインD1、D2は互いに自己整合的に形成されている。これにより、自己整合製造法により形成される、構造あるいは製造上の制約の極めて少ない第1及び第2の不純物領域2、3を有する複合不純物構造体を得ることができる。
<第2の実施の形態>
図4に示すように、第2の実施の形態では、半導体基板1の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域2、3が互いに連接して配置される複合不純物構造体に本発明を適用した例について説明する。図1に示す断面は、半導体基板1の主表面に垂直な一断面を示している。
複合不純物構造体は、半導体基板1と、半導体基板1の主表面に垂直な一断面内において、互いに連接して配置された第1の不純物領域2及び第2の不純物領域3とを備える。
第1の不純物領域2及び第2の不純物領域3のそれぞれは、不純物の導電型が等しく且つ不純物の濃度が実質的に一様な閉じた領域である。第1の不純物領域2及び第2の不純物領域3は、互いに自己整合的に形成されている。図4に示すような構造の自己整合型の複合不純物構造体は前記従来技術ではとうてい実現は困難であった。
図4に示す一断面内において、境界A及び境界A’で囲まれた部分は、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルが一定である「第1の不純物ドメイン」に相当する。同様にして、境界B及び境界B’で囲まれた部分は、深さ方向の不純物プロファイルは一定である「第2の不純物ドメイン」に相当する。なお、2つの不純物領域2、3が互いに連接して配置されるため、境界A’と境界Bで囲まれた部分は存在しない。しかし、境界Aから基板1の左端までの部分、及び境界B’から基板1の右端までの部分もそれぞれ不純物ドメインとして定義される。
第1及び第2の不純物ドメインは互いに自己整合的に形成されている。第1及び第2の不純物ドメインは、互いに交叉することなく、連接して配置されている。
次に、図5、図6、図19を参照して、図4の複合不純物構造体の製造方法を説明する。
(1A)始めに準備として、図19のS01段階において、複合不純物構造体のドメイン別けを行う。即ち、図4に示す一断面内において半導体基板1の主表面全体を不純物ドメイン毎に分割する。図5(a)に結果を示す。理解しやすくするために、図5(a)にはまだ形成されていない第1及び第2の不純物領域2、3も描いてある。第1の不純物領域2に相当する区域は、第1の不純物だけを注入する第1の不純物ドメインD1であり、第1の不純物ドメインD1の左側に配置されたイオン注入を実施しない区域N1とは不純物プロファイルが異なるため、明確に識別される。同様に、第2の不純物領域3に相当する区域は、第2の不純物だけを注入する第2の不純物ドメインD2であり、第2の不純物ドメインD2の右側に配置されたイオン注入を実施しない区域N3とは不純物プロファイルが異なるため、明確に識別される。また、第1及び第2の不純物領域2、3は連接しているため、第1の不純物ドメインD1と第2の不純物ドメインD2も連接することになるが、互いに異なる不純物プロファイルを有するため、両者は明確に識別される。
ドメイン別けが終了したところで、図19のS02段階に進み、マスクテンプレートの製作工程に入る。
(4B)前記の(2A)〜(4A)工程と同様にして、図5(b)に示すように、各不純物ドメインの予定域上に第1のマスク材料21と第2のマスク材料22とを交互に並べて構成するマスクテンプレート23を完成させる。ただし、第1及び第2の不純物ドメインD1,D2が連接するため、D2不純物ドメインの上に第2のマスク材料22が、N2不純物ドメインの上に第1のマスク材料21が置かれている点が、図2(d)とは異なっている。
マスクテンプレート23が完成したところで、図19のS03段階に進み、マスクテンプレートを用いた自己整合的形成工程に入る。
(6B)先ず、S31段階においてマスクテンプレート23の一部分を除去して第1の開口を有する第1の複合イオン注入マスク25を形成する。具体的には、図5(c)に示すように、前記の(5A)〜(6A)工程と同様にして、D1不純物ドメインの予定域だけが開口している第1の複合イオン注入マスク25を形成する。S32段階において、第1の複合イオン注入マスク25を介してD1不純物ドメインの予定域に所望の不純物イオンを所望の条件でイオン注入する(第1のイオン注入)。これにより、不活状態のD1不純物ドメイン26が形成され、図5(c)のような断面構造になる。
(9B)次に、図19のS33段階においてマスクテンプレート23を復元する。具体的には、(7A)工程と同様にして、第1の複合イオン注入マスク25の開口部を埋め戻し、マスクテンプレート23を再生する。その後、(8A)工程と同様にして、D2不純物ドメインの予定域に対して第2の開口を有する第2のイオン注入マスクを形成する(S34)。それには、まず、フォトリソグラフィで図5(d)のような形状のフォトレジストマスク30を基板1の表面に形成する。このフォトレジストマスク30は、D2不純物ドメインの予定域を取り囲むような開口部が隣接するD1不純物ドメインとN2不純物ドメインの上に置かれていればよい。したがって、このリソグラフィは大まかで良く、精密な位置合わせは特に必要としない。
(10B)次に、第1マスク材料21(ここではSiO膜)だけを選択エッチングするようなエッチャントガス、たとえば、CHF+O系のガスを用いてRIEを実行する。フォトレジストマスク30を除去すると、図6のようなD2不純物ドメイン上の第1のマスク材料21が開口された第2の複合イオン注入マスク29が形成される。これを用いて、D2不純物ドメインの予定域に所望の不純物イオンを所望の条件でイオン注入を行う。これにより、不活状態のD2不純物ドメイン28が形成される(S35)。なお、浅い不純物ドメインを形成するためにイオンの飛程を抑制したいときは、イオン注入を行う前に基板1表面にLPCVDで薄い酸化膜(数10〜100nm厚)を成膜するとよい。
(11B)次に基板1を順に第1及び第2のマスク材のエッチャント(ガスまたは溶液)に順に曝し、主表面から第2の複合イオン注入マスク29あるいはマスクテンプレート23を完全に除去する。その後、基板を十分洗浄し、基板1を所定の温度で短時間熱処理して、不活状態にある不純物ドメイン26、28を活性化させる。これにより、図4に示した第2の実施の形態に係わる複合不純物構造体の最終構造が完成する。
<第3の実施の形態>
図7に示すように、第3の実施の形態では、半導体基板1の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域2、3が互いに交差して配置される複合不純物構造体に本発明を適用した例について説明する。図7に示す断面は、半導体基板1の主表面に垂直な一断面を示している。
複合不純物構造体は、半導体基板1と、半導体基板1の主表面に垂直な一断面内において、互いに交差して配置された第1の不純物領域2及び第2の不純物領域3とを備える。
第1の不純物領域2及び第2の不純物領域3のそれぞれは、不純物の導電型が等しく且つ不純物の濃度が実質的に一様な閉じた領域である。第1の不純物領域2及び第2の不純物領域3は、互いに自己整合的に形成されている。図7に示すような構造の自己整合型の複合不純物構造体は前記従来技術ではとうてい実現は困難であった。
図7に示す一断面内において、境界A及び境界Bで囲まれた部分は、基板1内に第1の不純物のみが導入されているため、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルが一定である「第1の不純物ドメイン」に相当する。同様にして、境界A’及び境界B’で囲まれた部分は、基板1内に第1の不純物のみが導入されているため、深さ方向の不純物プロファイルは一定である「第2の不純物ドメイン」に相当する。
なお、2つの不純物領域2、3が互いに交差して配置されるため、境界Bと境界A’で囲まれた部分には、第1の不純物及び第2の不純物が導入された不純物プロファイルを有する。これは、隣接する第1及び第2の不純物ドメインとは異なる不純物プロファイルである。したがって、境界Bと境界A’で囲まれた部分は、第1及び第2の不純物ドメインから明確に識別される「第3の不純物ドメイン」を構成する。
第1乃至第3の不純物ドメインは互いに自己整合的に形成されている。第1乃至第3の不純物ドメインは、互いに交叉することなく、連接して配置されている。
次に、図8及び図19を参照して、図7の複合不純物構造体の製造方法を説明する。
(1C)始めに、図19のS01段階において、複合不純物構造体のドメイン別けを行う。即ち、図7に示す一断面内において半導体基板1の主表面全体を不純物ドメイン毎に分割する。図8(a)に結果を示す。理解しやすくするために、図8(a)にはまだ形成されていない第1及び第2の不純物領域2、3も描いてある。第1の不純物領域2に相当する区域は、第1の不純物だけを注入する第1の不純物ドメインD1と、第1の不純物及び第2の不純物を注入する第3の不純物ドメインD3とに分割される。同様に、第2の不純物領域3に相当する区域は、第2の不純物だけを注入する第2の不純物ドメインD2と、第1の不純物及び第2の不純物を重ねて注入する第3の不純物ドメインD3とに分割される。
第1の不純物ドメインD1と、第1の不純物ドメインD1の左側に配置されたイオン注入を実施しない区域N1とは、不純物プロファイルが異なるため明確に識別される。同様に、第2の不純物ドメインD2と、第2の不純物ドメインD2の右側に配置されたイオン注入を実施しない区域N3とは、不純物プロファイルが異なるため明確に識別される。
このように、第3の実施の形態では、半導体基板1の主表面全体が、D1〜D3、N1、N3の5つの不純物ドメインに分割される。
ドメイン別けが終了したところで、図19のS02段階に進み、マスクテンプレートの製作工程に入る。
(4C)前記の(2A)〜(4A)工程と同様にして、図5(b)に示すように、各不純物ドメインの予定域上に第1のマスク材料21と第2のマスク材料22とを交互に並べて構成するマスクテンプレート23を完成させる。ただし、第1及び第2の不純物ドメインD1,D2が連接するため、D2不純物ドメインの上に第2のマスク材料22が、N2不純物ドメインの上に第1のマスク材料21が置かれている点が、図2(d)とは異なっている。
マスクテンプレート23が完成したところで、(5A)〜(8A)と全く同様にして、第1の不純物だけがイオン注入された不活状態のD1不純物ドメイン26と第2の不純物だけがイオン注入された不活状態のD2不純物ドメイン28を順に形成する。図8(b)はこれらのイオン注入が終って、マスクテンプレート23を復元した状態を示す。
(12C)続けて、前記の(9B)工程と(10B)工程と同じようにして、D3不純物ドメインの予定域上部の第1のマスク材料21を選択的に除去する。これにより、図8(c)に示すような第3の複合イオン注入マスク31が形成される。第3の複合イオン注入マスク31を介して、第1の不純物及び第2の不純物を順にイオン注入して、不活状態にあるD3不純物ドメイン32を作製する。
(13C)最後に、基板1を、第1及び第2のマスク材21、22のエッチャント(ガスまたは溶液)に順に曝し、主表面から第3の複合イオン注入マスク31あるいはマスクテンプレート23を完全に除去する。そして、基板1を十分洗浄した後、基板1を所定の温度で短時間熱処理して、不活状態にある不純物ドメイン26、28、32を活性化させる。これにより、図7に示した第3の実施の形態に係わる複合不純物構造体の最終構造が完成する。
<第4の実施の形態>
図9に示すように、第4の実施の形態では、半導体基板1の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域2、3の一方が他方を包含するように配置される複合不純物構造体に本発明を適用した例について説明する。図7に示す断面は、半導体基板1の主表面に垂直な一断面を示している。
複合不純物構造体は、半導体基板1と、半導体基板1の内部に配置された第1の不純物領域2と、半導体基板1の主表面に垂直な一断面内において、第1の不純物領域2により包含される第2の不純物領域3とを備える。
第1の不純物領域2及び第2の不純物領域3のそれぞれは、不純物の導電型が等しく且つ不純物の濃度が実質的に一様な閉じた領域である。第1の不純物領域2及び第2の不純物領域3は、互いに自己整合的に形成されている。幅ABと幅B’A’の比は、1である制約はなく任意である。図9に示すような非対称的な構造の自己整合型の複合不純物構造体は前記従来技術ではとうてい実現は困難であった。これに対して、本実施形態は、幅ABと幅B’A’が等しい特殊な場合しか形成できなかった従来技術(図20)とは異なり、著しい優位性を有していると言える。
図9に示す一断面内において、境界A及び境界Bで囲まれた部分及び境界B’及び境界A’で囲まれた部分は、それぞれ基板1内に第1の不純物のみが導入されているため、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルが一定である「第1の不純物ドメイン」に相当する。同様にして、境界B及び境界B’で囲まれた部分は、基板1内に第1の不純物及び第2の不純物が導入されているため、深さ方向の不純物プロファイルは一定である「第3の不純物ドメイン」に相当する。
第1及び第3の不純物ドメインは互いに自己整合的に形成されている。第1及び第3の不純物ドメインは、互いに交叉することなく、連接して配置されている。
次に、図10及び図19を参照して、図9の複合不純物構造体の製造方法を説明する。
(1D)始めに、図19のS01段階において、図9の複合不純物構造体の構造をよく観察して不純物ドメイン別けを行う。図10(a)はその結果である。第1の不純物だけをイオン注入するD1不純物ドメイン、D1不純物ドメインは、「第1の不純物ドメイン」に相当する。第1の不純物及び第2の不純物をイオン注入するD3不純物ドメインは、「第3の不純物ドメイン」に相当する。N1不純物ドメイン及びN3不純物ドメインはイオン注入を行わない不純物ドメインである。
ドメイン別けが終了したところで、D1不純物ドメイン及びD1不純物ドメインへのイオン注入とマスクテンプレートの製作工程に入る。
(14D)まず、前記の(2A)工程及び(3A)工程と同様にして、基板1表面に第1のマスク材料21、たとえば多結晶Si膜を成膜し、D1不純物ドメイン及びD1不純物ドメインの予定領域にそれぞれ開口部を設ける(図19のS31段階)。そして、これを第1のイオン注入マスク25として、第1の不純物を所定の条件でイオン注入する(図19のS32段階)。これにより、図10(b)のような、活性化する前のD1不純物ドメイン33、D1不純物ドメイン33が得られる。なお、浅い不純物ドメインを形成するためにイオン注入の飛程を抑制したいときは、第1乃至第3の実施形態と同様に、イオン注入を行う前に基板1表面にLPCVDで薄い酸化膜(数10〜100nm厚)を成膜するとよい。
(15D)次に、前記の(4A)工程と同じ工程を実施して、第1のイオン注入マスク25の開口部を第2マスク材料22、たとえばSiO膜で埋め戻し、マスクテンプレート23(非表示)を復元する(図19のS33段階)。
続けて、前記の(12C)工程または(9B)及び(10B)工程と同じようにして、D3不純物ドメインの予定域上部の第1のマスク材料21を選択的に除去して、図10(c)に示すような第3の複合イオン注入マスク31を作製する。第3の複合イオン注入マスク31を用いて、第1の不純物及び第2の不純物を順次イオン注入して、活性化前のD3不純物ドメイン34を作製する。
(16D)最後に、基板1を第1及び第2のマスク材料21、22のエッチャント(ガスまたは溶液)に順に曝し、表面から第3のイオン注入マスク31あるいはマスクテンプレート23を完全に除去する。その後、基板1を十分洗浄してから、基板1を所定の温度で短時間熱処理して、不活状態にある不純物ドメイン33A、33B、34を活性化させる。これにより、図9に示した第4の実施の形態に係わる複合不純物構造体の構造が完成する。
[効果]
第1乃至第4の実施の形態によれば、任意の位置関係ある2つの不純物領域(=第1不純物領域及び第2不純物領域)からなる複合構造体をリソグラフィ(露光装置)の合わせ精度に関係なく、高精度に決定し、形成することができる。加えて、第1の不純物領域2と第2の不純物領域3の濃度を自由に設定することもできる。すなわち、高濃度の不純物領域をそれよりも低濃度の不純物等幅領域で取り囲んだ特殊な複合不純物構造体しか形成できない、という従来技術の問題点を解決していると言える。
第1乃至第4の実施の形態に共通する効果に加えて、2つの不純物領域が交わる構造をもつ第3実施形態や第4実施形態では以下に述べるような、従来技術では達成できない固有の効果も有している。従来技術と比較が可能な第4実施形態を例に挙げて説明すると、従来技術を示す図20及び第4の実施の形態における図8は、どちらも、第1の不純物領域2が第2の不純物領域3を内包する複合不純物構造体を示している。
図11(a)は、図20の不純物プロファイルから第1の不純物202だけを抜き出して示している。この図から明らかなように、従来技術は、第1の不純物領域と第2の不純物領域が交わる区域(B−B’)の第1の不純物プロファイルと、第1の不純物領域が単独で存在する区域(A−B、B’−A’)の第1の不純物プロファイルとは同じになるという強い制限あった。これは、両区域を同時にイオン注入することから起こる制限である。
第3及び第4の実施の形態は、上述のように不純物ドメイン単位でイオン注入を行うので、この制限を解くことができる、という優れた効果を有する。すなわち、第1の不純物領域2が単独で存在する不純物ドメインと、第1及び第2の不純物領域が交わる不純物ドメインとの、第1不純物のプロファイルを独立して設定できるという利点がある。図11(b)〜(d)は、本発明の第3及び第4の実施の形態に基づいて実現可能な第1不純物の不純物プロファイルの代表的3例を示す。これら第1不純物のプロファイルはD3不純物ドメインの第1不純物のイオン注入条件(不純物の種類、加速エネルギー、ドーズなど)をD1不純物ドメイン、D1不純物ドメインと変えて、適宜設定することで実現できる。
<第5の実施の形態>
前記第1〜第4の実施の形態では、本発明を2つのイオン注入不純物領域からなる複合不純物構造体に適用した場合について説明してきたが、本発明はこのような単純な複合不純物構造体だけに用途が制限されるわけではない。3つ以上の不純物領域を含む複雑な複合不純物構造体や、3つ以上の不純物領域をもつ現実の半導体装置にも適用可能である。これを証明するために、第5の実施の形態では本発明を高密度大電力炭化珪素半導体装置に適用した例を提示する。以下に説明する炭化珪素半導体装置は5つのイオン注入不純物領域を有する。
ところで、炭化珪素半導体(以下「SiC」と略記)は、pn接合の形成が可能で、珪素(Si)や砒化ガリウム(GaAs)等の他の半導体に比べて禁制帯幅が広く6H−SiCで2.93eV、4H−SiCで3.26eVである。パワーデバイスのオン抵抗と逆方向耐電圧との間には原理的に禁制帯幅で規定されるトレードオフ関係があるので、現行Siパワーデバイスでは、その禁制帯幅で決まる物性限界を超えて高性能を得ることは困難である。しかし、禁制帯幅の広いSiCでパワーデバイスを構成すれば、従来のトレードオフ関係が大きく緩和され、オン抵抗か逆方向耐電圧を著しく向上させたデバイス、または、両方をかなり程度向上させたデバイスが達成できる。オン抵抗と逆方向耐圧を保ったまま、チップサイズを極端に小さくできると言い換えることもできる。
第5の実施の形態は本発明をこのような大電力SiC半導体装置の代表的存在である大電力高密度縦型MOSFETs(金属−酸化物−半導体構造電界効果トランジスタ)に適用した例である。
また、以下の説明において、特に断らない場合は、SiC基板にエピタキシャル層やその他の膜や電極が形成されたものを「基板」と呼んでいる。
図12はこの大電力縦型MOSFETsの平面図を示し、図13は図12のA−A’切断面及びB−B’切断面に沿ったユニットセル70の要部断面図である。
ユニットセル70とは素子領域の最小単位のことで、大電力半導体ではこのユニットセルを縦横に多数並列配置して大電流化を図っている。なお、以下の説明では70は素子領域とユニットセルの両方の意味で用いることにする。
高濃度に不純物添加したn型(n)単結晶SiC基板71の主表面(図中上面側主面)には、厚み10μm、窒素を1×10−16/cm添加したn型エピ層72をホモエピタキシャル成長させている。SiC基板71としては、4H、6H、3C、15Rなど全ての晶系(Hは六方晶、Cは立方晶、Rは菱面体晶を意味する)を用いることができる。n型エピ層72表層の所定領域には、p型不純物をn型エピ層72の不純物濃度とりも高く添加したp型第1ベース領域73a、73bと、p型第2ベース領域82a、82bと、p型の不純物を高濃度に添加したp型ベース領域75a、75bとがそれぞれ互いに離間して形成されている。離間したp型第1ベース領域とp型第2ベース領域とp型ベース領域の各領域は、後述するイオン注入条件の違いから理解されるように、互いに相違する不純物プロファイルをもっていて、互いに接して形成されている。
p型第2ベース領域82a、82bの上部には、高濃度のn型不純物を添加したn型ソース領域(=高濃度不純物領域)74a、74bがイオン注入で形成されている。MOSFETのチャネルとなるp型第1ベース領域73aおよび73bの上部には低濃度のn型チャネルドープ領域83a、83bが配置されている。
以上説明した全てのイオン注入不純物層は総て自己整合的に形成され、正確に位置が決定されている。ここが本実施の形態の最も重要な特徴であることは言うまでもない。
上記各不純物領域を形成した基板の表面にはゲート酸化膜75が配置されている。ゲート酸化膜75の上には、導電性の多結晶Siからなるゲート電極76が設けられている。ゲート電極76の側面および上面には、多結晶Si酸化膜77が配設されている。ゲート酸化膜75および多結晶Si酸化膜77の上には層間絶縁膜78が成膜されている。
層間絶縁膜78及びゲート酸化膜75の一部分には、ソース窓79a、79bが開口され、このソース窓79a、79bは基板表面のn型ソース領域74a,74bとp型ベース領域75a,75bにまたがって貫通している。ソース窓79a、79bの底には導電性の加熱反応層からなるソース電極80a、80bが置かれている。加熱反応層80a、80bはNiなどの電極母材を加熱しSiCと固相反応させて生成する。この加熱反応層80a、80bはn型ソース領域74a,75bとp型ベース領域74a,74bの両極性領域に同時にオーミックコンタクトを与える機能を備えている。
一方、SiC基板71の裏面には、ドレイン電極となるもうひとつの加熱反応層81が配設され、加熱反応層81は、SiC基板71にオーミックコンタクトを付与する役割を果たす。
ソース電極80a、80及び層間絶縁膜78の上には、表面側配線82が配置されている。表面側配線82は、n型ソース領域やp型ベース領域を、外部回路や同一基板上の他の回路要素に結線する機能を備え、Alなどからなる。なお、表面側配線82と加熱反応層80a、80bの間には、両導体間の付着力や接触抵抗、耐熱性、拡散バリヤ性を改善する機能を有するTiやTiN、TaNなどの導電体を挿入することもできる。
基板裏側の加熱反応層81の上にはダイボンディングを円滑に行うことを目的とした裏面側配線61が置かれている。
なお、図12に示すように、上述した基板内に形成されたイオン注入不純物層は、総て正方形の形状を備え、正方形状のまとまりは所定の間隔をおいて行列状に複数配置されている。ゲート電極76は、正方形状のまとまりの間に格子状に形成されている。したがって、図13に示すユニットセルの切断面は、正方形状のまとまりの中心を結ぶ線分に沿ったA−A’切断面及びB−B’切断面を示している。このように、本発明は、第1乃至第4の実施の形態で述べたような1次元における自己整合技術のみに適用できるのはなく、図12に示すような基板表面内で直交するA−A’切断面及びB−B’切断面においても適用可能である。
図14〜図18を参照しながら、図12及び図13に示したMOSFETセルの製造方法を説明する。
(1E)始めに、図13に示す縦型MOSFETsのイオン注入不純物領域の構成をよく観察して不純物領域のドメイン別けを行う(図19のS01)。このドメイン別けは、図14(a)に示すように、直観的に実行可能でさほど難しくない。なお、図14(a)には作製されてないはずの不純物領域を便宜上描いてある。図13に示す縦型MOSFETsの場合、イオン注入で形成する6つの不純物ドメインD1、D1、D2、D2、D3、D3と、イオン注入を実施しない1つの不純物ドメインNとに分割することができる。D1、D1はp型第1ベース領域73a、73bとn型チャネルドープ領域83a、83bを構成する不純物ドメインである。D2、D2はp型第2ベース領域82a、82bとn++型ソース領域74a、74bを構成する不純物ドメインである。D3、D3はp型ベース領域75a、75bを構成する不純物ドメインである。
ドメイン別けが終了したところで、SiC基板71表面側に厚み約10μmのn型エピ層72をホモエピタキシャル成長させたn型4H−SiC基板を用意(購入)する。この基板に対して、第1乃至第4の実施の形態で述べた方法により不純物ドメイン毎のイオン注入を実施する。これにより、エピ層72の表面に各不純物領域を形成する。以下で説明する各イオン注入領域の形成順序はあくまで一例であって、この順に限定されるものではない。
(2E)まず、図14(b)に示すように、第1のマスク材料21(ここでは多結晶Si)と第2のマスク材料22(ここではSiO)を各不純物ドメイン予定域上部に交互に並べることによって構成したマスクテンプレート23を基板表面に形成する(図19のS02)。マスクテンプレート23は、第1〜第4実施の形態と同様な製造工程、例えば(2A)〜(4A)工程により作成することができる。ここでは説明を省略する。
(3E)続けて、(5A)及び(6A)工程と同様にして、D1不純物ドメイン及びD1不純物ドメイン上部にある第2のマスク材料22を選択的に除去し、マスクテンプレート23から第1のイオン注入マスク25を形成する(図19のS31)。その後、第1のイオン注入マスク25をイオン注入マスクとしてp型不純物とn型不純物を順次イオン注入する(図19のS32)。これにより、図14(c)に示すように、活性化する前のp型第1ベース領域73a’、73b’と、n型チャネルドープ領域83a’、83b’が基板表面に形成される。
各領域のイオン注入条件の一例を挙げると次のとおりである。
<p型第1ベース領域のイオン注入条件>
不純物 Alイオン
基板温度 750℃
加速電圧/ドーズ 360 keV/ 5×10−13 cm−3
<n型チャネルドープ領域のイオン注入条件>
不純物 Nイオン
基板温度 800℃
加速電圧/ドーズ 100 keV/ 4.7×10−12 /cm
60 keV/ 2.5×10−12 /cm
30 keV/ 1.9×10−12 /cm
(4E)次に、(7A)工程で説明した方法を用いて、マスクテンプレート23を復元する(図19のS33)。その後、D2不純物ドメインとD2不純物ドメイン上部にある第1のマスク材料21を選択的に除去することで第2のイオン注入マスク29を製作する(図19のS34)。第2のイオン注入マスク29を用いて、p型不純物とn型不純物を順次イオン注入する(図19のS35)。これにより、図15(a)に示すように、活性化する前のp型第2ベース領域82a’、82b’と、n型ソース領域74a’、74b’が形成される。
各領域のイオン注入条件の一例を挙げると次のとおりである。
<p型第2ベース領域のイオン注入条件>
不純物 Alイオン
基板温度 750℃
加速電圧/ドーズ 360 keV/ 8×10−13 /cm
<nソース領域のイオン注入条件>
不純物 Pイオン
基板温度 500℃
加速電圧/ドーズ 40 keV/ 5.0×1014 /cm
70 keV/ 6.0×1014 /cm
100 keV/ 1.0×1015 /cm
160 keV/ 2.0×1015 /cm
(5E)次に、再びマスクテンプレート23を復元した後、今度は、D3不純物ドメインとD3不純物ドメイン上部にある第2のマスク材料22を選択的に除去することで第3のイオン注入マスク84を製作する。第3のイオン注入マスク84を用いて、p型不純物をイオン注入する。これにより、図15(b)に示すような、活性化する前のp型ベース領域75a’、75b’が形成される。
型ベース領域のイオン注入条件の一例を挙げると次のとおりである。
<p型ベース領域のイオン注入条件>
不純物 Alイオン
基板温度 750℃
加速電圧/ドーズ 30 keV/ 1.0×1015 /cm
50 keV/ 1.0×1015 /cm
70 keV/ 2.0×1015 /cm
100 keV/ 3.0×1015 /cm
360 keV/ 5.0×1013 /cm
(6E)p型ベース領域75a’、75b’のイオン注入が終了したところで、基板を第1及び第2のマスク材21、22のエッチャント(ガスまたは溶液)に順に曝する。これにより、基板表面から第3のイオン注入マスク84あるいは開口したマスクテンプレート23を完全に除去する。そして、基板を十分洗浄した後、基板を1700℃のAr雰囲気において、1分未満の熱処理を施し、不活状態にある上記各不純物領域を活性化させる。これにより、p型第1ベース領域73a、73b、p型第2ベース領域82a、82b、p型ベース領域75a、75b、n型ソース領域(=高濃度不純物領域)74a、74b、n型チャネルドープ領域83a、83bがそれぞれ形成されて、図15(c)に示した断面構造が得られる。
(7E)基板の不純物領域の活性化が済んだところで、基板を十分洗浄し、乾燥させた後、1160℃、ドライ酸素雰囲気で犠牲酸化して基板表面に熱酸化膜を成長させる。その後、BHF溶液に浸漬して基板表面の熱酸化膜を取り除く。この熱酸化膜の厚みは50nm未満、好ましくは5〜20nmが望ましい。
基板表面の犠牲酸化処理が終了したところで、基板を十分洗浄してから、1160℃、ドライ酸素雰囲気で熱酸化して基板71の表面全面に凡そ5〜20nm厚の熱酸化膜を成長する。さらにこの上に、常圧化学的気相成長法(APCVD)などの手段を用いて厚い(600nm厚)のSiO膜を堆積する。これにより、図16(a)のように、熱酸化膜とAPCVD−SiO膜からなる2層構造のフィールド絶縁膜100を形成する。図16(a)中、基板71裏面の熱酸化膜96は上記熱酸化で裏面に成長した一過性の熱酸化膜である。なお、高耐電圧(>1kV)素子でない場合はフィールド絶縁膜100の下部の熱酸化膜を省略してもよい。
(8E)次に、フォトリソグラフィとウェットエッチまたはドライ及びウェットエッチング技術を用いて基板表面のフィールド絶縁膜100を選択エッチングして、フィールド領域(非表示)と、厚いフィールド絶縁膜が除去された素子領域70とを形成する。この時、一過性の熱酸化膜96も同時に除去される。ドライ及びウェットエッチング技術とは、反応性イオンエッチング(RIE)や誘導結合プラズマエッチング(ICP)などの異方性ドライエッチングでSiO膜を除去する際、基板表面がプラズマダメージを受けるのを防止するため、SiO膜が完全に除去される直前にドライエッチングを停止し、残りの部分を緩衝フッ酸溶液(BHF)などを用いたウェットエッチングで除去するようにした複合エッチング技術である。
この段階での素子領域70の構造は前図15(c)と同じであるが、素子領域70以外の部分(非表示)ではフィールド絶縁膜100が存在しており、基板全体の構造は前図とは異なっている。
続けて、基板を再び、十分洗浄した後、乾燥する。その後直ちに熱酸化して、素子領域70の基板表面に所望の厚み(たとえば40nm厚)のゲート酸化膜75を成長させる。このゲート酸化で裏面も同時に酸化され、熱酸化膜97が生成される。ゲート酸化の条件としては、たとえば、温度1160℃でのドライ酸化がよい。
次に、基板の表面及び裏面全面にシラン原料を用いた減圧CVD法(成長温度600℃〜700℃)で厚み300〜400nmの多結晶Si膜を成膜する。その後、塩素酸リン(POCl)と酸素を用いた熱拡散法(処理温度900℃〜950℃)で多結晶Si膜にP(リン)を添加し、導電性を付与する。続けて、基板表面にフォトレジストと塗布して、フォトリソグラフィと、Cと酸素をエッチャントとした反応性イオンエッチング(RIE)を用いて、基板表面側の多結晶Si膜の不要な部分を取り除く。これにより、図16(b)に示すようなゲート電極76が形成される。
(8E)次に、エッチング後の基板を十分洗浄して清浄化したところで、基板を900℃のドライ酸素雰囲気で熱酸化し、ゲート電極76と裏面にある多結晶Si膜84の表面に多結晶Siの熱酸化膜77、85をそれぞれ生成する。
続けて、図16(c)に示したように、基板の表面全面に層間絶縁膜78を堆積する。層間絶縁膜78としては、シランと酸素を原料としたAPCVDで形成した約1μm厚のSiO膜(NSG)あるいは更にリンを添加したリン珪酸ガラス(PSG)、更にこれにホウ素を添加したホウ素リン珪酸ガラス(BPSG)などが適しているが、これに限定されるものではい。この後、基板を通常の拡散炉に入れ、N雰囲気で数10分の穏やかな熱処理を行い、層間絶縁膜78を高密度化する。この時の熱処理温度は、ゲート絶縁膜の形成(熱酸化)温度より低い温度、たとえば、900℃〜1000℃の範囲で適宜選ばれる。
(9E)次に、フォトリソグラフィとドライ及びウェットエッチング技術を用いて、図17(a)に示すように、基板表面側の層間絶縁膜78とゲート酸化膜75にソース窓79a、79bとゲート窓(素子領域外にあるため非表示)を開口する。このとき基板裏面の多結晶Si酸化膜85も同時に除去される。
エッチングが終了し、フォトレジストを残したままの基板を超純水で十分すすぎ、乾燥させる。その後直ちに、電子ビーム蒸着あるいはDCマクネトロンスパッタリングなどの成膜手段で基板表面側にオーミックコンタクト用の電極母材を全面蒸着する。そして、フォトレジストを剥離すると、図17(a)のように、ソース窓79a、79bとゲート窓の底部にのみ電極母材87a、87b(ゲート窓底部は非表示)を残した構造になる。電極母材としては、たとえば、50nm厚のNiあるいはCoなどを用いることができるが、他の所望の材料でもよい。
(10E)次に、基板を十分洗浄して乾燥させた後、表面全面に厚み1μm以上の保護用レジスト材(フォトレジストでよい)を塗布する。そして、CFとOを用いたドライエッチングを行い、裏面側の多結晶Si膜84を完全に除去する。続けて、基板をBHF溶液に浸漬し、裏面に残存する熱酸化膜97を除去し、基板裏面に清浄な結晶面を露出させる。
続けて、表面側に保護用レジスト材が付いている基板を十分に洗浄し、乾燥させたところで、速やかに高真空に維持された蒸着装置の中に据え付け、基板裏面に所望の電極母材を蒸着する。この裏面電極母材として、たとえば、50〜150nm厚のNi膜などを用いることができる。
電極母材の成膜が終了したら、専用の剥離剤を用いて、表面の保護用レジストを完全に除去し、基板を十分洗浄する。基板を乾燥させたら、直ちに急速加熱処理装置に設置して、高純度Ar雰囲気で1000℃、2分間の熱処理(コンタクト・アニール)を実施する。図17(b)に示すように、この熱処理によって、ソース窓の電極母材87a、87bと、基板71裏面の電極母材が下地と固相反応し、加熱反応層80a、80b、81がそれぞれ形成される。このようにして、ソースとドレインに低抵抗のオーミックコンタクトが実現される。なお、ゲート窓底にある電極母材も下地の多結晶Siと固相反応して反応層を形成するが、素子領域外にあるため非表示である。
(11E)コンタクト・アニールが終了したところで、基板を十分洗浄し、乾燥した後、表面側全面にDCマグネトロンスパッタリングなどで表面側配線母材膜、たとえばAlを成膜する。その後、フォトリソグラフィとドライエッチング技術(RIEなど)とでパタニングして表面側配線82と形成する。フォトレジストを剥離し、洗浄して乾燥すると、図18に示すような構造が得られる。
表面側配線82とソースの加熱反応層80a、80bの間に、両導体の付着力や接触抵抗、耐熱性を改善する機能を有するTiやTiN、TaNなどの導電体を挿入しても構わない。この場合には、これら材料を先に成膜してから上記表面側配線膜母材を成膜するようにする。表面側配線膜母材がAlである場合には、Alと同じエッチャントガスでこれら材料も連続的にパタニングすることができる。
(12E)最後に、洗浄し乾燥した基板の裏面(加熱反応層81の上)全面に、DCマグネトロンスパッタリングなどの手段を用いて、ダイボンド実装などに使用する裏面側配線材料を蒸着して、裏面側配線61を形成する。以上の工程を経て、図12及び図13に示した構造の大電力半導体装置縦型MOSFETsが完成する。裏面側配線材料の一例を挙げると、Ti(50nm厚)とNi(100nm厚)とAg(150nm厚)をこの順に積層したTi/Ni/Ag膜が挙げられる。
[効果]
従来技術では、図13の各不純物領域のイオン注入マスクをフォトリソグラフィの合わせ精度に強く依存する方法で形成していたため、n型ソース領域、p型ベース領域、pベース領域、チャネルドープ領域の各不純物領域間で合わせずれが複合的に生じ、その結果、電流電圧特性がばらつく、オン抵抗が高くなるという問題があった。また、合わせずれを考慮して余裕しろを持たせる結果、ユニットセルの寸法が十分に縮小化できないという問題があった。
しかしながら、ドメイン・イオン注入法とマスクテンプレート法を使用する本発明の第5の実施の形態においては、n型ソース領域、p型ベース領域、pベース領域、チャネルドープ領域はすべて自己整合的に作製される。このため、合わせずれが起こらず、電流電圧特性がばらつく、オン抵抗が高くなるという従来技術の問題を解決することができる。さらに、合わせずれが生じないから、ユニットセルのより一層の縮小化が可能である。すなわち、第5の実施の形態は、ユニットセルの寸法の十分な縮小化が図れないという従来技術の問題も解決し、縮小化の達成によってオン抵抗等の半導体装置の電気特性向上を促進することができる。このような第5の実施の形態の効果は、上記の炭化珪素縦型MOSFETsに限定されない。イオン注入複合不純物構造体を備えたすべての半導体装置において有効である。
第5の実施の形態は、これまでに説明した第1乃至第4の実施形態に共通する上記効果に加えて、以下に説明する固有の効果も有する。
図13のような縦型MOSFETでは、ブロッキング電圧を向上させる、或いはパンチスルーを防止するためには、p型不純物のイオン注入量を増やし、ソース領域下部のpベース領域部分のp型不純物濃度を高く設定するのが効果的なことが知られている。一方、オン抵抗の主成分であるチャネルの抵抗を下げるには、p型不純物のイオン注入量を減らし、チャネル付近p型ベース領域の不純物濃度を低減することがよいことも知られている。
従来技術では、既に述べたように、不純物領域単位でイオン注入するため、このような相反する要求に対し、妥協を図るしか方法がなかった。
これに対して、本発明の第5の実施の形態では、上述のように不純物ドメイン単位でのイオン注入を行うので、p型ベース領域を、ソース領域下部に位置するp型第2ベース領域(ドメイン)とチャネルの下部に位置するp型第1ベース領域(ドメイン)とに分割することができる。更に、p型第2ベース領域の不純物濃度は高めに設定し、かつ、チャネル下のp型第1ベース領域はこれより相対的似低く不純物濃度を設定することができる。すなわち、本発明の第5の実施の形態は上記従来技術のジレンマを解消し、ブロッキング電圧が高く、チャネル抵抗も低い縦型MOSFETを達成することが可能である。
第5の実施の形態に係わる縦型MOSFETはその一例であるが、同じイオン注入不純物構造を有する縦型絶縁ゲート型バイポーラトランジスタの不純物構造体の形成にも全く同様に適用できることは、説明するまでもないであろう。
少なくとも、イオン注入で不純物領域を形成するすべてのプレナ型半導体装置は不純物ドメインの分割が可能である。したがって、これら半導体装置には不純物ドメイン単位でイオン注入を行う本発明の適用が可能である。
上記のように、本発明は、第1乃至第5の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
第5の実施の形態では、ベース領域に内包されるソース領域を有するMOS型電界効果トランジスタについて説明したが、ソース領域をエミッタ領域で置き換えた絶縁ゲート型バイポーラトランジスタについても本発明を適用することはできる。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
本発明は、複合不純物構造体、半導体装置及びその製造方法に関するものであり、特に2次元周期的配列構造を有する超高密度半導体装置の実現には絶大な効果を発揮することができる。この種の代表的な半導体装置としては揮発性・不揮発性半導体記憶装置、固体電子撮像装置、パワー半導体装置などが挙げられるが、特にこれらに限定される訳ではない。2次元的周期配列を有しない超高密度半導体装置にも効果的に適用することができる。
また、本発明はSi(シリコン)はもとより、GaAs(ガリウム砒素)やSiC(炭化珪素)など、イオン注入で不純物伝導領域の形成を可能とする半導体基板を用いたすべての半導体装置及びその製造方法に適用可能である。
本発明の第1の実施の形態に係わる複合不純物構造体を示す断面図である。 図2(a)〜(d)は図1の複合不純物構造体の主要な製造工程を示す工程断面図である。 図3(a)〜(d)は図2(d)に続く、図1の複合不純物構造体の主要な製造工程を示す工程断面図である。 本発明の第2の実施の形態に係わる複合不純物構造体を示す断面図である。 図5(a)〜(d)は図4の複合不純物構造体の主要な製造工程を示す工程断面図である。 図6は図5(d)に続く、図4の複合不純物構造体の主要な製造工程を示す工程断面図である。 本発明の第3の実施の形態に係わる複合不純物構造体を示す断面図である。 図8(a)〜(c)は図7の複合不純物構造体の主要な製造工程を示す工程断面図である。 本発明の第4の実施の形態に係わる複合不純物構造体を示す断面図である。 図10(a)〜(c)は図9の複合不純物構造体の主要な製造工程を示す工程断面図である。 図11(a)は、図20の不純物プロファイルから第1の不純物だけを抜き出した断面図であり、図11(b)〜(d)は、本発明の第3及び第4の実施の形態に基づいて実現可能な第1不純物の不純物プロファイルの代表的3例を示す断面図である。 第5の実施の形態に係わる大電力縦型MOSFETsの平面図を示す。 図12のA−A’切断面及びB−B’切断面に沿った大電力縦型MOSFETsのユニットセルの断面図である。 図14(a)〜(c)は、図13の複合不純物構造体の主要な製造工程を示す工程断面図である。 図15(a)〜(c)は、図14(c)に続く、図13の複合不純物構造体の主要な製造工程を示す工程断面図である。 図16(a)〜(c)は、図15(c)に続く、図13の複合不純物構造体の主要な製造工程を示す工程断面図である。 図17(a)及び(b)は、図16(c)に続く、図13の複合不純物構造体の主要な製造工程を示す工程断面図である。 図17(b)に続く、図13の複合不純物構造体の主要な製造工程を示す工程断面図である。 本発明の第1乃至第5の実施の形態に係わる複合不純物構造体の主要な製造工程を示すフローチャートである。 従来技術に係わる、マスク・オフセット法又は2重拡散法の何れの方法でも形成可能な複合不純物領域の構造を示す断面図である。
符号の説明
1 半導体基板
2 第1の不純物領域
3 第2の不純物領域
21 第1のマスク材料
22 第2のマスク材料
23 マスクテンプレート
25 第1のイオン注入マスク
29 第2のイオン注入マスク
31 第3のイオン注入マスク
61 裏面側配線
70 素子領域(ユニットセル)
71 SiC基板
72 n型エピ層
73a、73b p型第1ベース領域
82a、82b p型第2ベース領域
75a、75b p型ベース領域
75a、75b n型ソース領域
83a、83b n型チャネルドープ領域
75 ゲート酸化膜
76 ゲート電極
77 多結晶Si酸化膜
78 層間絶縁膜
80a、80b 加熱反応層
81 裏面加熱反応層
82 表面側配線
D1,D2,D3,D1,D1、不純物ドメイン(イオン注入)
N1,N2,N3,N、 不純物ドメイン(イオン無注入)

Claims (17)

  1. 半導体基板の主表面に垂直な一断面内において、前記主表面に垂直な深さ方向の不純物プロファイルを同一とする、異種の不純物ドメインが複数存在する複合不純物構造体を製造する方法であって、
    前記一断面内における前記主表面全体を前記不純物ドメイン毎に分割し、
    隣接する前記不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料を交互に配置したマスクテンプレートを前記主表面上に作成し、
    前記マスクテンプレートを用いて、自己整合的に複数の不純物領域を前記半導体基板内に形成する
    ことを特徴とする複合不純物構造体の製造方法。
  2. 前記マスクテンプレートを用いて、自己整合的に複数の不純物領域を前記半導体基板内に形成することには、
    前記第1のマスク材料の一部を選択的に除去して第1の開口を形成し、
    当該第1の開口から前記半導体基板内へ伝導不純物を選択的に導入し、
    その後、前記第1の開口をマスク材料で埋め戻し、
    前記第1のマスク材料の他の一部又は前記第2のマスク材料の一部を選択的に除去して第2の開口を形成し、
    当該第2の開口から前記半導体基板内へ伝導不純物を選択的に導入する
    ことが含まれることを特徴とする請求項1記載の複合不純物構造体の製造方法。
  3. 前記第1のマスク材料の一部を選択的に除去して第1の開口を形成することには、
    当該第1の開口となる前記第1のマスク材料及びその両脇に隣接する第2のマスク材料の一部が露出する別の開口を備えるマスクを前記マスクテンプレート上に形成し、
    前記第2のマスク材料よりも前記第1のマスク材料に対するエッチング速度が速いエッチング方法を用いて、前記マスクを介して選択的に前記第1のマスク材料の一部をエッチングする
    ことが含まれることを特徴とする請求項2記載の複合不純物構造体の製造方法。
  4. 前記第1及び第2のマスク材料はエッチング速度が異なる材料からなることを特徴とする請求項1乃至3いずれか1項記載の複合不純物構造体の製造方法。
  5. 半導体基板と、
    前記半導体基板の主表面に垂直な一断面内において、前記主表面に垂直な深さ方向の不純物プロファイルが相違する第1及び第2の不純物ドメインとを備え、
    前記第1及び第2の不純物ドメインは互いに自己整合的に形成されていることを特徴とする半導体装置。
  6. 前記第1及び第2の不純物ドメインは、互いに交叉することなく配置されていることを特徴とする請求項5記載の半導体装置。
  7. 前記第1及び第2の不純物ドメインは、互いに離間して配置されていることを特徴とする請求項6記載の半導体装置。
  8. 前記第1及び第2の不純物ドメインは、互いに連接して配置されていることを特徴とする請求項6記載の半導体装置。
  9. 半導体基板と、
    前記半導体基板の主表面に垂直な一断面内において、不純物の導電型が等しく且つ不純物の濃度が実質的に一様な閉じた領域である第1及び第2の不純物領域とを備え、
    前記第1及び第2の不純物領域は互いに自己整合的に形成されていることを特徴とする半導体装置。
  10. 前記第1及び第2の不純物領域は、互いに離間して配置されていることを特徴とする請求項9記載の半導体装置。
  11. 前記第1及び第2の不純物領域は、互いに連接して配置されていることを特徴とする請求項9記載の半導体装置。
  12. 前記第1及び第2の不純物領域は、互いに交差して配置されていることを特徴とする請求項9記載の半導体装置。
  13. 前記第1及び第2の不純物領域は、一方が他方を包含するように配置されていることを特徴とする請求項9記載の半導体装置。
  14. 半導体基板の表面に離間して形成され、チャネル域たる部分を露出させた一対のベース不純物領域と、
    前記一対のベース不純物領域に内包され、かつ、前記半導体基板の表面に上部を露出させるように配設された一対のソース不純物領域と、
    前記一対のベース不純物領域に接続し、かつ、前記一対のソース不純物領域に外接した高濃度ベース不純物領域と
    とからなる複合不純物構造体を具備したMOS電界効果トランジスタにおいて、
    前記ベース不純物領域、ソース不純物領域及び高濃度ベース不純物領域が互いに自己整合的に配設されていることを特徴とするMOS電界効果トランジスタ。
  15. 前記ベース不純物領域のうち、前記ソース不純物領域下部に位置する部分とチャネル域に位置する部分とは、互いに異なるイオン注入工程で形成され、かつ、互いに自己整合的に形成されていることを特徴とする請求項14記載のMOS電界効果トランジスタ。
  16. 半導体基板の表面に離間して形成され、チャネル域たる部分を露出させた一対のベース不純物領域と、
    前記一対のベース不純物領域に内包され、かつ、前記半導体基板の表面に上部を露出させるように配設された一対のエミッタ不純物領域と、
    前記一対のベース不純物領域に接続し、かつ、前記一対のエミッタ不純物領域に外接した高濃度ベース不純物領域と
    とからなる複合不純物構造体を具備した絶縁ゲート型バイポーラトランジスタにおいて、
    前記ベース不純物領域、エミッタ不純物領域及び高濃度ベース不純物領域が互いに自己整合的に配設されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
  17. 前記ベース不純物領域のうち、前記エミッタ不純物領域下部に位置する部分とチャネル域に位置する部分とは、互いに異なるイオン注入工程で形成され、かつ、互いに自己整合的に形成されていることを特徴とする請求項16記載の絶縁ゲート型バイポーラトランジスタ。
JP2005330196A 2005-11-15 2005-11-15 半導体装置の製造方法 Expired - Fee Related JP5087834B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005330196A JP5087834B2 (ja) 2005-11-15 2005-11-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005330196A JP5087834B2 (ja) 2005-11-15 2005-11-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007141940A true JP2007141940A (ja) 2007-06-07
JP5087834B2 JP5087834B2 (ja) 2012-12-05

Family

ID=38204498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330196A Expired - Fee Related JP5087834B2 (ja) 2005-11-15 2005-11-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5087834B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010608A1 (ja) * 2009-07-24 2011-01-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8124984B2 (en) 2008-05-13 2012-02-28 Panasonic Corporation Semiconductor multilayer structure on an off-cut semiconductor substrate
JP2012124489A (ja) * 2010-12-06 2012-06-28 Robert Bosch Gmbh シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体
JP2014096465A (ja) * 2012-11-09 2014-05-22 Fuji Electric Co Ltd 炭化珪素mos型半導体装置の製造方法
CN104064597A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体器件和制造该器件的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538085A (en) * 1978-09-11 1980-03-17 Nec Corp Production of semiconductor device
JPH0442921A (ja) * 1990-06-06 1992-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0729991A (ja) * 1993-07-14 1995-01-31 Nec Corp 半導体装置の製造方法
JP2003318409A (ja) * 2002-04-23 2003-11-07 Denso Corp 半導体装置及びその製造方法
JP2004146679A (ja) * 2002-10-25 2004-05-20 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置とその製造方法
JP2005033192A (ja) * 2003-06-16 2005-02-03 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538085A (en) * 1978-09-11 1980-03-17 Nec Corp Production of semiconductor device
JPH0442921A (ja) * 1990-06-06 1992-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0729991A (ja) * 1993-07-14 1995-01-31 Nec Corp 半導体装置の製造方法
JP2003318409A (ja) * 2002-04-23 2003-11-07 Denso Corp 半導体装置及びその製造方法
JP2004146679A (ja) * 2002-10-25 2004-05-20 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置とその製造方法
JP2005033192A (ja) * 2003-06-16 2005-02-03 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124984B2 (en) 2008-05-13 2012-02-28 Panasonic Corporation Semiconductor multilayer structure on an off-cut semiconductor substrate
WO2011010608A1 (ja) * 2009-07-24 2011-01-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8367536B2 (en) 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP5474068B2 (ja) * 2009-07-24 2014-04-16 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012124489A (ja) * 2010-12-06 2012-06-28 Robert Bosch Gmbh シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体
JP2014096465A (ja) * 2012-11-09 2014-05-22 Fuji Electric Co Ltd 炭化珪素mos型半導体装置の製造方法
CN104064597A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体器件和制造该器件的方法
JP2014187206A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
US9142612B2 (en) 2013-03-22 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JP5087834B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
DE102012102783B4 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
JP5560931B2 (ja) 超接合半導体装置の製造方法
JP5087834B2 (ja) 半導体装置の製造方法
JP2004079955A (ja) 半導体装置及びその製造方法
JP2011071235A (ja) 半導体装置及びその製造方法
JP2007173734A (ja) 半導体装置及びその製造方法
JP2009087997A (ja) 半導体ウエハおよびその製造方法
US20010000159A1 (en) Method of fabricating a semiconductor insulation layer
US9536991B1 (en) Single diffusion break structure
JP2008153685A (ja) 半導体装置の製造方法
JP4929579B2 (ja) 半導体装置の製造方法
CN117832067A (zh) 一种SiC功率器件的注入掩膜刻蚀方法
JP2008109010A (ja) 半導体装置及び半導体装置の製造方法
JP4031677B2 (ja) 半導体装置の製造方法
KR100962020B1 (ko) 상변화 메모리 소자 제조 방법
JP4059846B2 (ja) 半導体装置及びその製造方法
JP4379013B2 (ja) 半導体装置の製造方法
JP5218380B2 (ja) 多段エピタキシャル方式による超接合半導体装置の製造方法
KR100512173B1 (ko) 반도체 기판의 형성 방법
CN111312821B (zh) 一种鳍型结构的功率mosfet及其制备方法
JP3063276B2 (ja) 半導体装置の製造方法
KR20010061785A (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
JPH07245294A (ja) 半導体装置の製造方法
JP4449776B2 (ja) 半導体装置の製造方法
CN107680933A (zh) Mos型功率器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees