JP2007141940A - 複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ - Google Patents
複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2007141940A JP2007141940A JP2005330196A JP2005330196A JP2007141940A JP 2007141940 A JP2007141940 A JP 2007141940A JP 2005330196 A JP2005330196 A JP 2005330196A JP 2005330196 A JP2005330196 A JP 2005330196A JP 2007141940 A JP2007141940 A JP 2007141940A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- mask
- region
- semiconductor substrate
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板1の主表面に垂直な一断面内において、半導体基板1の主表面に垂直な深さ方向の不純物プロファイルを同一とする異種の不純物ドメインが複数存在する半導体装置を製造する方法であって、当該一断面内における主表面全体を不純物ドメインD1、D2、N1〜N3毎に分割し、隣接する不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料21、22を交互に配置したマスクテンプレート23を半導体基板1の主表面上に作成し、マスクテンプレート23を用いて、自己整合的に複数の不純物領域2、3を半導体基板1内に形成する。
【選択図】図2
Description
[構成]
図1に示すように、第1の実施の形態では、半導体基板の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域が所定の距離を隔てて配置される複合不純物構造体に本発明を適用した例について説明する。図1に示す断面は、半導体基板の主表面に垂直な一断面を示している。
次に、図2、図3、図19を参照して、図1の複合不純物構造体の製造方法を説明する。
以上説明したように、本発明の第1の実施の形態では、半導体基板1の主表面に垂直な一断面内において、主表面に垂直な深さ方向の不純物プロファイルが一定である不純物ドメインが複数(D1、D2、N1〜N3)存在する複合不純物構造体を製造する方法を示した。当該方法では、先ず、図2(a)のように一断面内における主表面全体を不純物ドメイン(D1、D2、N1〜N3)毎に分割する。そして、図2(d)のように隣接する不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料21、22を交互に配置したマスクテンプレート23を主表面上に作成する。そして、マスクテンプレート23を用いて、自己整合的に複数の不純物領域2、3を半導体基板1内に形成する。これにより、基板内の不純物の構造又は配置あるいは製造上の制約の極めて少ない複合不純物構造体及びその自己整合製造法、ならびに複合構造体を用いた高密度半導体装置を提供することができる。
図4に示すように、第2の実施の形態では、半導体基板1の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域2、3が互いに連接して配置される複合不純物構造体に本発明を適用した例について説明する。図1に示す断面は、半導体基板1の主表面に垂直な一断面を示している。
図7に示すように、第3の実施の形態では、半導体基板1の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域2、3が互いに交差して配置される複合不純物構造体に本発明を適用した例について説明する。図7に示す断面は、半導体基板1の主表面に垂直な一断面を示している。
図9に示すように、第4の実施の形態では、半導体基板1の主表面内の一軸方向(=図面左右方向)に、2つの不純物領域2、3の一方が他方を包含するように配置される複合不純物構造体に本発明を適用した例について説明する。図7に示す断面は、半導体基板1の主表面に垂直な一断面を示している。
第1乃至第4の実施の形態によれば、任意の位置関係ある2つの不純物領域(=第1不純物領域及び第2不純物領域)からなる複合構造体をリソグラフィ(露光装置)の合わせ精度に関係なく、高精度に決定し、形成することができる。加えて、第1の不純物領域2と第2の不純物領域3の濃度を自由に設定することもできる。すなわち、高濃度の不純物領域をそれよりも低濃度の不純物等幅領域で取り囲んだ特殊な複合不純物構造体しか形成できない、という従来技術の問題点を解決していると言える。
前記第1〜第4の実施の形態では、本発明を2つのイオン注入不純物領域からなる複合不純物構造体に適用した場合について説明してきたが、本発明はこのような単純な複合不純物構造体だけに用途が制限されるわけではない。3つ以上の不純物領域を含む複雑な複合不純物構造体や、3つ以上の不純物領域をもつ現実の半導体装置にも適用可能である。これを証明するために、第5の実施の形態では本発明を高密度大電力炭化珪素半導体装置に適用した例を提示する。以下に説明する炭化珪素半導体装置は5つのイオン注入不純物領域を有する。
不純物 Al+イオン
基板温度 750℃
加速電圧/ドーズ 360 keV/ 5×10−13 cm−3
<n−型チャネルドープ領域のイオン注入条件>
不純物 N+イオン
基板温度 800℃
加速電圧/ドーズ 100 keV/ 4.7×10−12 /cm2
60 keV/ 2.5×10−12 /cm2
30 keV/ 1.9×10−12 /cm2
(4E)次に、(7A)工程で説明した方法を用いて、マスクテンプレート23を復元する(図19のS33)。その後、D2A不純物ドメインとD2B不純物ドメイン上部にある第1のマスク材料21を選択的に除去することで第2のイオン注入マスク29を製作する(図19のS34)。第2のイオン注入マスク29を用いて、p型不純物とn型不純物を順次イオン注入する(図19のS35)。これにより、図15(a)に示すように、活性化する前のp型第2ベース領域82a’、82b’と、n+型ソース領域74a’、74b’が形成される。
不純物 Al+イオン
基板温度 750℃
加速電圧/ドーズ 360 keV/ 8×10−13 /cm2
<n+ソース領域のイオン注入条件>
不純物 P+イオン
基板温度 500℃
加速電圧/ドーズ 40 keV/ 5.0×1014 /cm2
70 keV/ 6.0×1014 /cm2
100 keV/ 1.0×1015 /cm2
160 keV/ 2.0×1015 /cm2
(5E)次に、再びマスクテンプレート23を復元した後、今度は、D3A不純物ドメインとD3B不純物ドメイン上部にある第2のマスク材料22を選択的に除去することで第3のイオン注入マスク84を製作する。第3のイオン注入マスク84を用いて、p型不純物をイオン注入する。これにより、図15(b)に示すような、活性化する前のp+型ベース領域75a’、75b’が形成される。
不純物 Al+イオン
基板温度 750℃
加速電圧/ドーズ 30 keV/ 1.0×1015 /cm2
50 keV/ 1.0×1015 /cm2
70 keV/ 2.0×1015 /cm2
100 keV/ 3.0×1015 /cm2
360 keV/ 5.0×1013 /cm2
(6E)p+型ベース領域75a’、75b’のイオン注入が終了したところで、基板を第1及び第2のマスク材21、22のエッチャント(ガスまたは溶液)に順に曝する。これにより、基板表面から第3のイオン注入マスク84あるいは開口したマスクテンプレート23を完全に除去する。そして、基板を十分洗浄した後、基板を1700℃のAr雰囲気において、1分未満の熱処理を施し、不活状態にある上記各不純物領域を活性化させる。これにより、p型第1ベース領域73a、73b、p型第2ベース領域82a、82b、p+型ベース領域75a、75b、n+型ソース領域(=高濃度不純物領域)74a、74b、n−型チャネルドープ領域83a、83bがそれぞれ形成されて、図15(c)に示した断面構造が得られる。
従来技術では、図13の各不純物領域のイオン注入マスクをフォトリソグラフィの合わせ精度に強く依存する方法で形成していたため、n+型ソース領域、p型ベース領域、p+ベース領域、チャネルドープ領域の各不純物領域間で合わせずれが複合的に生じ、その結果、電流電圧特性がばらつく、オン抵抗が高くなるという問題があった。また、合わせずれを考慮して余裕しろを持たせる結果、ユニットセルの寸法が十分に縮小化できないという問題があった。
2 第1の不純物領域
3 第2の不純物領域
21 第1のマスク材料
22 第2のマスク材料
23 マスクテンプレート
25 第1のイオン注入マスク
29 第2のイオン注入マスク
31 第3のイオン注入マスク
61 裏面側配線
70 素子領域(ユニットセル)
71 SiC基板
72 n型エピ層
73a、73b p型第1ベース領域
82a、82b p型第2ベース領域
75a、75b p+型ベース領域
75a、75b n+型ソース領域
83a、83b n−型チャネルドープ領域
75 ゲート酸化膜
76 ゲート電極
77 多結晶Si酸化膜
78 層間絶縁膜
80a、80b 加熱反応層
81 裏面加熱反応層
82 表面側配線
D1,D2,D3,D1A,D1B、不純物ドメイン(イオン注入)
N1,N2,N3,N、 不純物ドメイン(イオン無注入)
Claims (17)
- 半導体基板の主表面に垂直な一断面内において、前記主表面に垂直な深さ方向の不純物プロファイルを同一とする、異種の不純物ドメインが複数存在する複合不純物構造体を製造する方法であって、
前記一断面内における前記主表面全体を前記不純物ドメイン毎に分割し、
隣接する前記不純物ドメインの境界が異種のマスク材料で仕切られるように、第1及び第2のマスク材料を交互に配置したマスクテンプレートを前記主表面上に作成し、
前記マスクテンプレートを用いて、自己整合的に複数の不純物領域を前記半導体基板内に形成する
ことを特徴とする複合不純物構造体の製造方法。 - 前記マスクテンプレートを用いて、自己整合的に複数の不純物領域を前記半導体基板内に形成することには、
前記第1のマスク材料の一部を選択的に除去して第1の開口を形成し、
当該第1の開口から前記半導体基板内へ伝導不純物を選択的に導入し、
その後、前記第1の開口をマスク材料で埋め戻し、
前記第1のマスク材料の他の一部又は前記第2のマスク材料の一部を選択的に除去して第2の開口を形成し、
当該第2の開口から前記半導体基板内へ伝導不純物を選択的に導入する
ことが含まれることを特徴とする請求項1記載の複合不純物構造体の製造方法。 - 前記第1のマスク材料の一部を選択的に除去して第1の開口を形成することには、
当該第1の開口となる前記第1のマスク材料及びその両脇に隣接する第2のマスク材料の一部が露出する別の開口を備えるマスクを前記マスクテンプレート上に形成し、
前記第2のマスク材料よりも前記第1のマスク材料に対するエッチング速度が速いエッチング方法を用いて、前記マスクを介して選択的に前記第1のマスク材料の一部をエッチングする
ことが含まれることを特徴とする請求項2記載の複合不純物構造体の製造方法。 - 前記第1及び第2のマスク材料はエッチング速度が異なる材料からなることを特徴とする請求項1乃至3いずれか1項記載の複合不純物構造体の製造方法。
- 半導体基板と、
前記半導体基板の主表面に垂直な一断面内において、前記主表面に垂直な深さ方向の不純物プロファイルが相違する第1及び第2の不純物ドメインとを備え、
前記第1及び第2の不純物ドメインは互いに自己整合的に形成されていることを特徴とする半導体装置。 - 前記第1及び第2の不純物ドメインは、互いに交叉することなく配置されていることを特徴とする請求項5記載の半導体装置。
- 前記第1及び第2の不純物ドメインは、互いに離間して配置されていることを特徴とする請求項6記載の半導体装置。
- 前記第1及び第2の不純物ドメインは、互いに連接して配置されていることを特徴とする請求項6記載の半導体装置。
- 半導体基板と、
前記半導体基板の主表面に垂直な一断面内において、不純物の導電型が等しく且つ不純物の濃度が実質的に一様な閉じた領域である第1及び第2の不純物領域とを備え、
前記第1及び第2の不純物領域は互いに自己整合的に形成されていることを特徴とする半導体装置。 - 前記第1及び第2の不純物領域は、互いに離間して配置されていることを特徴とする請求項9記載の半導体装置。
- 前記第1及び第2の不純物領域は、互いに連接して配置されていることを特徴とする請求項9記載の半導体装置。
- 前記第1及び第2の不純物領域は、互いに交差して配置されていることを特徴とする請求項9記載の半導体装置。
- 前記第1及び第2の不純物領域は、一方が他方を包含するように配置されていることを特徴とする請求項9記載の半導体装置。
- 半導体基板の表面に離間して形成され、チャネル域たる部分を露出させた一対のベース不純物領域と、
前記一対のベース不純物領域に内包され、かつ、前記半導体基板の表面に上部を露出させるように配設された一対のソース不純物領域と、
前記一対のベース不純物領域に接続し、かつ、前記一対のソース不純物領域に外接した高濃度ベース不純物領域と
とからなる複合不純物構造体を具備したMOS電界効果トランジスタにおいて、
前記ベース不純物領域、ソース不純物領域及び高濃度ベース不純物領域が互いに自己整合的に配設されていることを特徴とするMOS電界効果トランジスタ。 - 前記ベース不純物領域のうち、前記ソース不純物領域下部に位置する部分とチャネル域に位置する部分とは、互いに異なるイオン注入工程で形成され、かつ、互いに自己整合的に形成されていることを特徴とする請求項14記載のMOS電界効果トランジスタ。
- 半導体基板の表面に離間して形成され、チャネル域たる部分を露出させた一対のベース不純物領域と、
前記一対のベース不純物領域に内包され、かつ、前記半導体基板の表面に上部を露出させるように配設された一対のエミッタ不純物領域と、
前記一対のベース不純物領域に接続し、かつ、前記一対のエミッタ不純物領域に外接した高濃度ベース不純物領域と
とからなる複合不純物構造体を具備した絶縁ゲート型バイポーラトランジスタにおいて、
前記ベース不純物領域、エミッタ不純物領域及び高濃度ベース不純物領域が互いに自己整合的に配設されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 前記ベース不純物領域のうち、前記エミッタ不純物領域下部に位置する部分とチャネル域に位置する部分とは、互いに異なるイオン注入工程で形成され、かつ、互いに自己整合的に形成されていることを特徴とする請求項16記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330196A JP5087834B2 (ja) | 2005-11-15 | 2005-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330196A JP5087834B2 (ja) | 2005-11-15 | 2005-11-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007141940A true JP2007141940A (ja) | 2007-06-07 |
JP5087834B2 JP5087834B2 (ja) | 2012-12-05 |
Family
ID=38204498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005330196A Expired - Fee Related JP5087834B2 (ja) | 2005-11-15 | 2005-11-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5087834B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010608A1 (ja) * | 2009-07-24 | 2011-01-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2011091362A (ja) * | 2009-09-28 | 2011-05-06 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
US8124984B2 (en) | 2008-05-13 | 2012-02-28 | Panasonic Corporation | Semiconductor multilayer structure on an off-cut semiconductor substrate |
JP2012124489A (ja) * | 2010-12-06 | 2012-06-28 | Robert Bosch Gmbh | シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体 |
JP2014096465A (ja) * | 2012-11-09 | 2014-05-22 | Fuji Electric Co Ltd | 炭化珪素mos型半導体装置の製造方法 |
CN104064597A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体器件和制造该器件的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5538085A (en) * | 1978-09-11 | 1980-03-17 | Nec Corp | Production of semiconductor device |
JPH0442921A (ja) * | 1990-06-06 | 1992-02-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0729991A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 半導体装置の製造方法 |
JP2003318409A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 半導体装置及びその製造方法 |
JP2004146679A (ja) * | 2002-10-25 | 2004-05-20 | Toyota Central Res & Dev Lab Inc | バイポーラ型半導体装置とその製造方法 |
JP2005033192A (ja) * | 2003-06-16 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
-
2005
- 2005-11-15 JP JP2005330196A patent/JP5087834B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5538085A (en) * | 1978-09-11 | 1980-03-17 | Nec Corp | Production of semiconductor device |
JPH0442921A (ja) * | 1990-06-06 | 1992-02-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0729991A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 半導体装置の製造方法 |
JP2003318409A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 半導体装置及びその製造方法 |
JP2004146679A (ja) * | 2002-10-25 | 2004-05-20 | Toyota Central Res & Dev Lab Inc | バイポーラ型半導体装置とその製造方法 |
JP2005033192A (ja) * | 2003-06-16 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8124984B2 (en) | 2008-05-13 | 2012-02-28 | Panasonic Corporation | Semiconductor multilayer structure on an off-cut semiconductor substrate |
WO2011010608A1 (ja) * | 2009-07-24 | 2011-01-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
US8367536B2 (en) | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
JP5474068B2 (ja) * | 2009-07-24 | 2014-04-16 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2011091362A (ja) * | 2009-09-28 | 2011-05-06 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
JP2012124489A (ja) * | 2010-12-06 | 2012-06-28 | Robert Bosch Gmbh | シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体 |
JP2014096465A (ja) * | 2012-11-09 | 2014-05-22 | Fuji Electric Co Ltd | 炭化珪素mos型半導体装置の製造方法 |
CN104064597A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体器件和制造该器件的方法 |
JP2014187206A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置及びその製造方法 |
US9142612B2 (en) | 2013-03-22 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP5087834B2 (ja) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012102783B4 (de) | Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben | |
JP5560931B2 (ja) | 超接合半導体装置の製造方法 | |
JP5087834B2 (ja) | 半導体装置の製造方法 | |
JP2004079955A (ja) | 半導体装置及びその製造方法 | |
JP2011071235A (ja) | 半導体装置及びその製造方法 | |
JP2007173734A (ja) | 半導体装置及びその製造方法 | |
JP2009087997A (ja) | 半導体ウエハおよびその製造方法 | |
US20010000159A1 (en) | Method of fabricating a semiconductor insulation layer | |
US9536991B1 (en) | Single diffusion break structure | |
JP2008153685A (ja) | 半導体装置の製造方法 | |
JP4929579B2 (ja) | 半導体装置の製造方法 | |
CN117832067A (zh) | 一种SiC功率器件的注入掩膜刻蚀方法 | |
JP2008109010A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4031677B2 (ja) | 半導体装置の製造方法 | |
KR100962020B1 (ko) | 상변화 메모리 소자 제조 방법 | |
JP4059846B2 (ja) | 半導体装置及びその製造方法 | |
JP4379013B2 (ja) | 半導体装置の製造方法 | |
JP5218380B2 (ja) | 多段エピタキシャル方式による超接合半導体装置の製造方法 | |
KR100512173B1 (ko) | 반도체 기판의 형성 방법 | |
CN111312821B (zh) | 一种鳍型结构的功率mosfet及其制备方法 | |
JP3063276B2 (ja) | 半導体装置の製造方法 | |
KR20010061785A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
JPH07245294A (ja) | 半導体装置の製造方法 | |
JP4449776B2 (ja) | 半導体装置の製造方法 | |
CN107680933A (zh) | Mos型功率器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |