KR100512173B1 - 반도체 기판의 형성 방법 - Google Patents
반도체 기판의 형성 방법 Download PDFInfo
- Publication number
- KR100512173B1 KR100512173B1 KR10-2003-0011454A KR20030011454A KR100512173B1 KR 100512173 B1 KR100512173 B1 KR 100512173B1 KR 20030011454 A KR20030011454 A KR 20030011454A KR 100512173 B1 KR100512173 B1 KR 100512173B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- sacrificial
- pattern
- layer
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 150000002222 fluorine compounds Chemical class 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Abstract
반도체 기판의 형성 방법을 제공한다. 이 방법에 따르면, 반도체 기판 상에 적어도 한 쌍의 희생막 및 실리콘층을 차례로 형성한다. 제 1 마스크 패턴을 이용하여 상기 적어도 한쌍의 희생막 및 실리콘층 및 반도체 기판의 소정 깊이를 식각하여 요철 구조를 갖는 반도체 기판, 및 적어도 한쌍의 희생막 패턴 및 실리콘층 패턴을 형성한다. 요철구조를 갖는 반도체 기판의 측면과 저면, 그리고 상기 적어도 한쌍의 희생막 패턴 및 실리콘층 패턴의 측면에 에피택시얼층을 성장시키어, 적어도 하나의 희생막 패턴을 포함하는 라인 형태의 돌출부를 갖는 반도체 기판을 형성한다. 라인 형태의 돌출부들 사이를 채우도록 희생산화막을 형성한다. 제 1 마스크 패턴을 가로지르는 방향을 갖는 제 2 마스크 패턴을 이용하여 패터닝하여 요철구조의 반도체 기판의 저면을 노출시키는 동시에 적어도 하나의 희생막 패턴을 구비하는 섬 모양의 돌출부를 갖는 반도체 기판을 형성한다. 상기 적어도 하나의 희생막 패턴을 제거하여 구멍을 갖는 섬 모양의 돌출부를 갖는 반도체 기판을 형성한다.
Description
본 발명은 반도체 소자의 형성 방법에 관한 것으로 좀 더 상세하게는 반도체 기판의 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 반도체 기판에서의 누설전류 및 펀치 쓰루(punch through) 문제를 해결하는 것이 점점 중요하게 되었다. 따라서, 누설전류등을 방지하기 위하여 종래기술에 따르면 도 1에 도시된 SOI(Silicon On Insulator)형 반도체 기판을 사용한다.
도 1을 참조하여, 종래의 SOI 기판은 명칭 그대로, 반도체 기판(1) 상에 절연막(3)과 실리콘층(5)이 차례대로 적층된 구조를 갖는다. 상기 절연막(3)은 열산화막으로 이루어지며 상기 반도체 기판(1)과 상기 실리콘층(5)은 실리콘 단결정으로 이루어진다. 상기 SOI 기판은 표면에 열산화막(3)이 형성된 제 1 실리콘 기판(1)과, 실리콘 단결정으로 이루어진 제 2 실리콘 기판(5)을 서로 붙인후 상기 제 2 실리콘 기판의 일부를 평탄화 공정으로 제거하여 형성된다. 후속으로, 상기 실리콘(5)을 패터닝하여 상기 절연막(3)과 접하는 소자 분리막을 형성하여, 이후에 형성할 트랜지스터의 동작시 발생될 수 있는 누설전류등을 차단한다. 그러나 SOI 기판은 2개의 실리콘 기판을 이용하여 형성되기에 단가가 높다. 또한 상기 절연막(3)과 이후에 형성할 상기 소자분리막으로 트랜지스터가 절연되기에 트랜지스터의 동작시 열이나 핫캐리어등이 밖으로 빠져나가지 못하고, 기판에 백바이어스(back bias)를 못거는 등의 단점이 있다.
다른 종래기술에 따르면, 도 2에 도시된 바와 같이 상기 절연막(3)을 패터닝하여 상기 실리콘층(5)과 상기 반도체 기판(1)을 부분적으로 연결시켜주어, 트랜지스터의 동작시 열이나 핫캐리어 및 백바이어스등을 위한 전기적 통로를 만들어준다.
도 2를 참조하면, 도 1과 같은 상태에서 상기 실리콘층(5)과 상기 절연막(3)을 순차적으로 패터닝하여 상기 반도체 기판(1)을 부분적으로 노출시키는 개구부를 형성한다. 상기 개구부 안에서 상기 노출된 반도체 기판(1)으로부터 선택적으로 에피택시얼막(epitaxial layer, 7)을 성장시키어 상기 개구부를 채운다. 그러나 도 2와 같이, 상기 에피택시얼막(7)이 성장하면서 상기 절연막(3)과 접하는 부위에서 결점(defect, D)을 유발할 수 있으며, 상기 절연막(3) 사이에 보이드(V)가 형성될 수 있다. 상기 보이드(V)가 클 경우, 상기 에피택시얼막(7)은 상기 실리콘층(5)과 상기 반도체 기판(1)과의 전기적 연결 통로의 역활을 원할히 하지 못하여 반도체 소자의 신뢰성에 문제를 유발한다. 또한 여전히 단가가 높은 SOI 기판을 사용한다는 점에서 바람직하지 않다.
따라서, 상기 문제를 해결하기 위하여, 본 발명의 기술적 과제는 SOI 기판을 사용하지 않으면서, 누설전류를 방지하는 소자 분리 구조를 갖는 반도체 기판의 형성 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 기판의 형성 방법은 다음과 같다. 먼저, 반도체 기판 상에 적어도 한 쌍의 희생막 및 실리콘층을 차례로 형성한다. 상기 실리콘층 상에 제 1 마스크 패턴을 형성한다. 상기 제 1 마스크 패턴을 이용하여 상기 적어도 한쌍의 희생막 및 실리콘층 및 상기 반도체 기판의 소정 깊이를 식각하여 요철 구조를 갖는 반도체 기판, 및 상기 요철구조를 갖는 반도체 기판의 돌출된 부분상에 차례로 적층된 적어도 한쌍의 희생막 패턴 및 실리콘층 패턴을 형성한다. 상기 제 1 마스크 패턴을 제거한다. 상기 요철구조를 갖는 반도체 기판의 측면과 저면, 그리고 상기 적어도 한쌍의 희생막 패턴 및 실리콘층 패턴의 측면에 에피택시얼층을 성장시키어, 상기 적어도 하나의 희생막 패턴을 포함하는 라인 형태의 돌출부를 갖는 반도체 기판을 형성한다. 상기 라인 형태의 돌출부들 사이를 채우도록 희생산화막을 형성한다. 상기 제 1 마스크 패턴을 가로지르는 방향을 갖는 제 2 마스크 패턴을 상기 돌출부와 상기 희생산화막 상에 형성한다. 상기 제 2 마스크 패턴을 식각마스크로 사용하여 상기 적어도 하나의 희생막 패턴을 구비하는 라인 형태의 돌출부와 상기 희생산화막을 식각하여 상기 요철구조의 반도체 기판의 저면을 노출시키는 동시에 적어도 하나의 희생막 패턴을 구비하는 섬 모양의 돌출부를 갖는 반도체 기판을 형성한다. 상기 적어도 하나의 희생막 패턴을 제거하여 구멍을 갖는 섬 모양의 돌출부를 갖는 반도체 기판을 형성한다. 그리고 상기 제 2 마스크 패턴 및 상기 희생산화막을 제거한다.
상기 방법에 있어서, 상기 적어도 하나의 희생막 패턴은 바람직하게는 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 상기 적어도 하나의 희생막 패턴은 수소(H2), 질소(N2), 산소(O2), 및 불소 화합물로 이루어지는 그룹에서 선택되는 하나의 기체의 플라즈마를 이용하여 제거될 수 있다. 또는, 상기 적어도 하나의 희생막 패턴은 암모니아수(NH4OH), 과산화수소(H2O2), 탈이온수(H2O), 질산(HNO3), 및 불산(HF)을 포함하는 그룹에서 선택되는 적어도 하나의 용액을 이용하는 습식식각에 의해 제거될 수 있다.
상기 방법에 있어서, 상기 구멍을 채우는 동시에 상기 섬 모양의 돌출부 사이를 채우는 산화막을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
<실시예 1>
도 3a 내지 도 3h는 본 발명의 바람직한 실시예에 따른 반도체 기판의 형성 방법을 순차적으로 나타내는 공정 단면도들이다.
도 3a를 참조하면, 반도체 기판(10) 상에 제 1 희생막(20), 제 1 실리콘층(30)을 차례로 적층한다. 상기 희생막은 바람직하게는 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 더욱 상세하게는 실리콘 단결정으로 이루어지는 상기 반도체 기판(10) 상에 높이에 따라 게르마늄의 분율을 증가시키며 실리콘 게르마늄막을 형성함으로써 상기 제 1 희생막(20)을 완성할 수 있다. 실리콘에 비해 게르마늄이 크기때문에, 상기 게르마늄의 분율이 증가됨에 따라 상기 실리콘 게르마늄막이 격자 간격이 상기 실리콘 단결정보다 넓어질 수 있다. 상기 격자 간격이 넓어진 상기 실리콘 게르마늄막 상에 실리콘층을 성장시키면, 상기 제 1 실리콘층(30)의 격자 간격은 실리콘 단결정의 것보다 넓어진, 확장된(strained) 구조를 갖을 수 있다. 이후, 상기 제 1 실리콘층(30) 상에 트랜지스터를 형성하면, 채널 영역으로 사용되는 실리콘층이 확장된 실리콘 단결정 구조를 갖으므로 트랜지스터의 동작속도가 향상될 수 있다. 상기 제 1 희생막(20)과 상기 제 1 실리콘층(30)의 두께는 원하는 디자인룰에 따라 변할 수 있다. 본 발명에서는, 종래와 다르게, 두개의 반도체 기판을 이용하여 형성되는 SOI 기판을 사용하지 않는다.
도 3b를 참조하면, 상기 제 1 실리콘층(30) 상에 제 1 마스크 패턴(60)을 형성한다. 상기 제 1 마스크 패턴(60)은 포토레지스트 패턴일 수 있으며 또는 실리콘 질화막으로 이루어지는 하드마스크 패턴일 수 있다.
도 3c를 참조하면, 상기 제 1 마스크 패턴(60)을 이용하여 상기 제 1 실리콘층(30) 및 상기 제 1 희생막(20) 및 상기 반도체 기판(10)의 소정 깊이를 식각하여 요철 구조를 갖는 반도체 기판(110), 및 상기 요철구조를 갖는 반도체 기판의 돌출된 부분상에 차례로 적층된 제 1 희생막 패턴(21) 및 실리콘층 패턴(31)을 형성한다.
도 3d를 참조하면, 상기 제 1 마스크 패턴(55)을 제거한다. 상기 요철구조를 갖는 반도체 기판(11)의 측면과 저면, 그리고 상기 제 1 희생막 패턴(21) 및 상기 실리콘층 패턴(31)의 측면에 에피택시얼층을 성장시키어, 상기 제 1 희생막 패턴(21)을 포함하는 라인 형태의 돌출부(55)를 갖는 반도체 기판(12)을 형성한다. 상기 에피택시얼 성장 정도는 디자인 룰에 따라 변할 수 있다.
도 3e를 참조하면, 상기 라인 형태의 돌출부(55)들 사이를 채우도록 희생산화막(70)을 형성한다. 상기 희생산화막(70)은 SOG(Spin on glass) 방식에 의해 HSQ(Hydrogen Silsesquioxane)로 형성할 수 있다. 상기 제 1 마스크 패턴(60)을 가로지르는 방향을 갖는 제 2 마스크 패턴(80)을 상기 돌출부(55)와 상기 희생산화막(70) 상에 형성한다.
도 3f를 참조하면, 상기 제 2 마스크 패턴(80)을 식각마스크로 사용하여 상기 제 1 희생막 패턴(21)을 구비하는 라인 형태의 돌출부(55)와 상기 희생산화막(70)을 식각하여 상기 요철구조의 반도체 기판(12)의 저면을 노출시키는 동시에 희생산화막패턴(71) 및 상기 제 1 희생막 패턴(22)을 구비하는 섬 모양의 돌출부(56)를 갖는 반도체 기판(13)을 형성한다.
도 3g를 참조하면, 상기 제 1 희생막 패턴(22)을 제거하여 구멍(45)을 갖는 섬 모양의 돌출부(56)를 갖는 반도체 기판(13)을 형성한다. 이때, 상기 제 1 희생막 패턴(21)은 수소(H2), 질소(N2), 산소(O2), 및 불소 화합물로 이루어지는 그룹에서 선택되는 하나의 기체의 플라즈마를 이용하여 제거될 수 있다. 또는, 상기 제 1 희생막 패턴(21)은 암모니아수(NH4OH), 과산화수소(H2O2), 탈이온수(H2
O), 질산(HNO3), 및 불산(HF)을 포함하는 그룹에서 선택되는 적어도 하나의 용액을 이용하는 습식식각에 의해 제거될 수 있다.
도 3h를 참조하면 상기 제 2 마스크 패턴(80) 및 상기 희생산화막 패턴(71)을 제거한다. 결과적으로 도 3h와 같이 제 1 희생막 패턴(22)이 제거되어 남겨진 구멍(45)들을 갖는 섬 모양의 돌출부(56)를 갖는 반도체 기판(13)이 형성된다. 이러한 상태에서 후속공정으로 상기 구멍(45)을 채우는 동시에 상기 섬 모양의 돌출부 사이를 채우는 산화막을 형성할 수 있다. 즉, 상기 섬 모양의 돌출부(56)의 상부는 활성영역이 되고, 상기 구멍(45)을 채우는 산화막은 SOI 기판의 절연막처럼 누설전류를 방지한다. 상기 돌출부(56) 사이를 매우는 산화막은 소자분리막이 된다.
도 4는 본 실시예에 따른 반도체 기판을 이용하여 형성된 반도체 소자의 개략적인 단면도로써 도 3h를 I-I' 라인을 따라 잘랐을때 형성된 모습을 나타낸다.
도 4를 참조하면, 도 3h의 상태에서 산화분위기에서 열처리를 실시하면 열산화막(90)이 형성된다. 이때 상기 구멍(45)에도 열산화막으로 이루어지는 절연막(46)이 형성된다. 상기 열산화막(90)이 형성된 상기 돌출부(56) 사이에 소자분리막(100)이 형성된다. 상기 열산화막(90)과 상기 소자분리막(100)이 형성된 상기 반도체 기판(13)의 전면 상에 도전막을 적층하고 패터닝하여 상기 돌출부(56) 상에 게이트 전극(110)을 형성한다. 상기 게이트 전극(110)을 이온주입 마스크로 사용하여 상기 돌출부(56)에 불순물 영역(120)을 형성한다. 상기 게이트 전극(110)의 측벽을 덮는 스페이서(130)를 형성한다. 상기 절연막(46)은 누설전류를 방지한다. 또한 상기 절연막(46)과 상기 열산화막(90) 사이의 영역은 트랜지스터 동작시 열이나 핫캐리어 및 백바이어스등을 위한 전기적 통로가 된다.
따라서, SOI 기판을 사용하지 않고도 상기의 방법을 통해 절연막을 구비하는 반도체 기판을 용이하게 형성할 수 있다.
<실시예 2>
도 5a 내지 도 5h는 본 발명의 바람직한 실시예에 따른 반도체 기판의 형성 방법을 순차적으로 나타내는 공정 단면도들이다.
도 5a를 참조하면, 반도체 기판(10) 상에 제 1 희생막(20), 제 1 실리콘층(30), 제 2 희생막(40) 및 제 2 실리콘층(50)을 차례로 적층한다. 상기 제 1 및 제 2 희생막들(20, 40)은 바람직하게는 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 상기 제 1 및 제 2 실리콘층(30, 50)은 실리콘 단결정 격자 간격보다 넓은 확장된(strained) 격자 구조를 갖을 수 있다.
도 5b를 참조하면, 상기 제 2 실리콘층(50) 상에 제 1 마스크 패턴(60)을 형성한다.
도 5c를 참조하면, 상기 제 1 마스크 패턴(60)을 이용하여 상기 제 2 실리콘층(50), 상기 제 2 희생막(40), 상기 제 1 실리콘층(30), 상기 제 1 희생막(20) 및 상기 반도체 기판(10)의 소정 깊이를 식각하여 요철 구조를 갖는 반도체 기판(11), 및 상기 요철구조를 갖는 반도체 기판(11)의 돌출된 부분상에 차례로 적층된 제 1 희생막 패턴(21), 제 1 실리콘층 패턴(31), 제 2 희생막 패턴(41) 및 제 2 실리콘층 패턴(51)을 형성한다.
도 5d를 참조하면, 상기 제 1 마스크 패턴(60)을 제거한다. 상기 요철구조를 갖는 반도체 기판(11)의 측면과 저면, 그리고 상기 제 1 희생막 패턴(21), 제 1 실리콘층 패턴(31), 제 2 희생막 패턴(41) 및 제 2 실리콘층 패턴(51)의 측면에 에피택시얼층을 성장시키어, 상기 제 1 희생막 패턴(21) 및 제 2 희생막 패턴(41)을 포함하는 라인 형태의 돌출부(55)를 갖는 반도체 기판(12)을 형성한다.
도 5e를 참조하면, 상기 라인 형태의 돌출부(55)들 사이를 채우도록 희생산화막(70)을 형성한다. 상기 제 1 마스크 패턴(60)을 가로지르는 방향을 갖는 제 2 마스크 패턴(80)을 상기 돌출부(55)와 상기 희생산화막(70) 상에 형성한다.
도 5f를 참조하면, 상기 제 2 마스크 패턴(80)을 식각마스크로 사용하여 상기 제 1 및 제 2 희생막 패턴들(21, 41)을 구비하는 라인 형태의 돌출부(55)와 상기 희생산화막(70)을 식각하여 상기 요철구조의 반도체 기판(12)의 저면을 노출시키는 동시에 희생산화막 패턴(71), 및 제 1 및 제 2 희생막 패턴들(22, 42)을 구비하는 섬 모양의 돌출부(56)를 갖는 반도체 기판(13)을 형성한다.
도 5g를 참조하면, 상기 제 1 및 제 2 희생막 패턴들(22, 42)을 제거하여 구멍(45)들을 갖는 섬 모양의 돌출부(56)를 갖는 반도체 기판(13)을 형성한다. 이때, 상기 적어도 하나의 희생막 패턴은 수소(H2), 질소(N2), 산소(O2), 및 불소 화합물로 이루어지는 그룹에서 선택되는 하나의 기체의 플라즈마를 이용하여 제거될 수 있다. 또는, 상기 적어도 하나의 희생막 패턴은 암모니아수(NH4OH), 과산화수소(H2O2), 탈이온수(H2O), 질산(HNO3), 및 불산(HF)을 포함하는 그룹에서 선택되는 적어도 하나의 용액을 이용하는 습식식각에 의해 제거될 수 있다.
도 5h를 참조하면 상기 제 2 마스크 패턴(80) 및 상기 희생산화막 패턴(71)을 제거한다. 결과적으로 도 5h와 같이 제 1 및 제 2 희생막 패턴(22, 42)이 제거되어 남겨진 구멍(45)들을 갖는 섬 모양의 돌출부(56)를 갖는 반도체 기판(13)이 형성된다. 본 실시예에서 구체적인 막의 종류 및 공정 조건등은 실시예 1과 동일하다.
도 6는 본 실시예에 따른 반도체 기판을 이용하여 형성된 반도체 소자의 개략적인 단면도로써 도 5h를 II-II' 라인을 따라 잘랐을때 형성된 모습을 나타낸다.
도 6을 참조하면, 각각의 트랜지스터의 활성영역에 절연막(46)이 두층으로 형성되는 점을 제외하곤 도 4와 동일하다. 도 6에서는 절연막(46)이 상하로 두층으로 배열되므로 누설전류를 확실히 차단하는 효과를 갖는다. 또한 상기 절연막(46)과 상기 열산화막(90) 사이의 영역은 트랜지스터 동작시 열이나 핫캐리어 및 백바이어스등을 위한 전기적 통로가 된다.
따라서, 본 발명에 따른 반도체 기판의 형성 방법에 따르면, 우선 종래의 SOI 기판을 사용하지 않기에 단가가 저렴하다. 일반적으로 SOI 기판에 형성된 반도체 소자처럼, 소오스/드레인 영역이 절연막과 접하므로, 커패시턴스가 낮아 소자의 동작속도가 빠르다. 게이트 패턴 하부의 실리콘층이 확장된(strained) 실리콘단결정 구조를 갖기에 소자의 동작속도를 빠르게 할 수 있다. 상기 절연막과 상기 소자분리막이 소자를 효과적으로 고립하여 누설전류를 방지하며, 열이나 백바이어스등을 위한 통로인 에피택시얼막을 구비하여 종래의 문제점을 해결할 수 있다. 상기 에피택시얼막을 먼저 형성한 후, 후속으로 산화막으로 이루어지는 절연막을 형성하기에 종래의 결함(defect)이나 보이드가 발생하지 않는다. 또한, 공정이 단순하고 경제적이다.
도 1은 종래의 SOI 기판의 단면도를 나타낸다.
도 2는 종래 기술에 따른 SOI 기판의 단면도를 나타낸다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 반도체 기판의 형성 방법을 순차적으로 나타내는 공정 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 반도체 기판을 이용하여 형성된 반도체 소자의 개략적인 단면도를 나타낸다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 반도체 기판의 형성 방법을 순차적으로 나타내는 공정 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 기판을 이용하여 형성된 반도체 소자의 개략적인 단면도를 나타낸다.
Claims (5)
- 반도체 기판 상에 적어도 한 쌍의 희생막 및 실리콘층을 차례로 형성하는 단계;상기 실리콘층 상에 제 1 마스크 패턴을 형성하는 단계;상기 제 1 마스크 패턴을 이용하여 상기 적어도 한쌍의 희생막 및 실리콘층 및 상기 반도체 기판의 소정 깊이를 식각하여 요철 구조를 갖는 반도체 기판, 및 상기 요철구조를 갖는 반도체 기판의 돌출된 부분상에 차례로 적층된 적어도 한쌍의 희생막 패턴 및 실리콘층 패턴을 형성하는 단계;상기 제 1 마스크 패턴을 제거하는 단계;상기 요철구조를 갖는 반도체 기판의 측면과 저면, 그리고 상기 적어도 한쌍의 희생막 패턴 및 실리콘층 패턴의 측면에 에피택시얼 반도체층을 성장시키어, 상기 적어도 하나의 희생막 패턴을 포함하는 라인 형태의 돌출부를 갖는 반도체 기판을 형성하는 단계;상기 라인 형태의 돌출부들 사이를 채우도록 희생산화막을 형성하는 단계;상기 제 1 마스크 패턴을 가로지르는 방향을 갖는 제 2 마스크 패턴을 상기 돌출부와 상기 희생산화막 상에 형성하는 단계;상기 제 2 마스크 패턴을 식각마스크로 사용하여 상기 적어도 하나의 희생막 패턴을 구비하는 라인 형태의 돌출부와 상기 희생산화막을 식각하여 상기 요철구조의 반도체 기판의 저면을 노출시키는 동시에 적어도 하나의 희생막 패턴을 구비하는 섬 모양의 돌출부를 갖는 반도체 기판을 형성하는 단계;상기 적어도 하나의 희생막 패턴을 제거하여 구멍을 갖는 섬 모양의 돌출부를 갖는 반도체 기판을 형성하는 단계; 및상기 제 2 마스크 패턴 및 상기 희생산화막을 제거하는 단계를 구비하되,상기 희생막과 상기 실리콘층은 결정 구조를 갖도록 형성되는 것을 특징으로 하는 반도체 기판의 형성 방법.
- 제 1 항에 있어서,상기 적어도 하나의 희생막 패턴은 실리콘 게르마늄(SiGe)으로 형성되는 것을 특징으로 하는 반도체 기판의 형성 방법.
- 제 1 항에 있어서,상기 적어도 하나의 희생막 패턴을 제거하는 단계는 수소(H2), 질소(N2), 산소(O2), 및 불소 화합물로 이루어지는 그룹에서 선택되는 하나의 기체의 플라즈마를 이용하여 진행되는 것을 특징으로 하는 반도체 기판의 형성 방법.
- 제 1 항에 있어서,상기 적어도 하나의 희생막 패턴을 제거하는 단계는 암모니아수(NH4OH), 과산화수소(H2O2), 탈이온수(H2O), 질산(HNO3), 및 불산(HF)을 포함하는 그룹에서 선택되는 적어도 하나의 용액을 이용하는 습식식각에 의해 진행되는 것을 특징으로 하는 반도체 기판의 형성 방법.
- 제 1 항에 있어서,상기 구멍을 채우는 동시에 상기 섬 모양의 돌출부 사이를 채우는 산화막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 기판의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0011454A KR100512173B1 (ko) | 2003-02-24 | 2003-02-24 | 반도체 기판의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0011454A KR100512173B1 (ko) | 2003-02-24 | 2003-02-24 | 반도체 기판의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040076113A KR20040076113A (ko) | 2004-08-31 |
| KR100512173B1 true KR100512173B1 (ko) | 2005-09-02 |
Family
ID=37362106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0011454A KR100512173B1 (ko) | 2003-02-24 | 2003-02-24 | 반도체 기판의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100512173B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880106B1 (ko) * | 2006-12-29 | 2009-01-21 | 주식회사 실트론 | ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법 |
| TWI721231B (zh) * | 2016-11-16 | 2021-03-11 | 日商東京威力科創股份有限公司 | 次解析度基板圖案化方法 |
| US11094578B2 (en) * | 2019-05-22 | 2021-08-17 | Nanya Technology Corporation | Semiconductor structure and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837378A (en) * | 1995-09-12 | 1998-11-17 | Micron Technology, Inc. | Method of reducing stress-induced defects in silicon |
| KR20020058333A (ko) * | 2000-12-29 | 2002-07-12 | 박종섭 | 보이드 웨이퍼 제작 방법 |
| KR20040046056A (ko) * | 2002-11-26 | 2004-06-05 | 삼성전자주식회사 | 누설전류를 방지하는 소자 분리 구조를 갖는 반도체 소자및 그 제조 방법 |
| KR20040065812A (ko) * | 2003-01-16 | 2004-07-23 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2003
- 2003-02-24 KR KR10-2003-0011454A patent/KR100512173B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837378A (en) * | 1995-09-12 | 1998-11-17 | Micron Technology, Inc. | Method of reducing stress-induced defects in silicon |
| KR20020058333A (ko) * | 2000-12-29 | 2002-07-12 | 박종섭 | 보이드 웨이퍼 제작 방법 |
| KR20040046056A (ko) * | 2002-11-26 | 2004-06-05 | 삼성전자주식회사 | 누설전류를 방지하는 소자 분리 구조를 갖는 반도체 소자및 그 제조 방법 |
| KR20040065812A (ko) * | 2003-01-16 | 2004-07-23 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040076113A (ko) | 2004-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481868B1 (ko) | 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법 | |
| KR100630764B1 (ko) | 게이트 올어라운드 반도체소자 및 그 제조방법 | |
| KR100396895B1 (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| JP2003224262A (ja) | 垂直型トランジスタ及びその製造方法 | |
| KR100598098B1 (ko) | 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법 | |
| KR100541047B1 (ko) | 이중 게이트 모스 트랜지스터 및 그 제조방법 | |
| US20050082614A1 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| KR100446309B1 (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| KR100611076B1 (ko) | 스택형 반도체 장치 및 그 제조 방법 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| KR20020078677A (ko) | 선택적 결정 성장을 이용한 반도체 장치 제조 방법 | |
| KR100512173B1 (ko) | 반도체 기판의 형성 방법 | |
| KR100374227B1 (ko) | 반도체소자의 제조방법 | |
| CN100449785C (zh) | 半导体装置及半导体装置的制造方法 | |
| KR100244272B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JP4826036B2 (ja) | 半導体装置の製造方法 | |
| KR100467024B1 (ko) | 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법 | |
| JP3818452B2 (ja) | 半導体素子の製造方法 | |
| US6580088B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| KR101051809B1 (ko) | 고전압 소자 및 그의 제조방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| JPH08335554A (ja) | 半導体素子の製造方法 | |
| KR100821467B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100400320B1 (ko) | 반도체소자의 게이트전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |