KR100880106B1 - ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법 - Google Patents

ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR100880106B1
KR100880106B1 KR1020060138657A KR20060138657A KR100880106B1 KR 100880106 B1 KR100880106 B1 KR 100880106B1 KR 1020060138657 A KR1020060138657 A KR 1020060138657A KR 20060138657 A KR20060138657 A KR 20060138657A KR 100880106 B1 KR100880106 B1 KR 100880106B1
Authority
KR
South Korea
Prior art keywords
layer
wafer
soi
sacrificial layer
sacrificial
Prior art date
Application number
KR1020060138657A
Other languages
English (en)
Other versions
KR20080062633A (ko
Inventor
강석준
육형상
김인겸
이재춘
이상현
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060138657A priority Critical patent/KR100880106B1/ko
Publication of KR20080062633A publication Critical patent/KR20080062633A/ko
Application granted granted Critical
Publication of KR100880106B1 publication Critical patent/KR100880106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 SOI(Silicon On Insulator) 웨이퍼의 제조 방법에 관한 것으로, SOI층의 표면 거칠기를 별도의 고온 열처리 공정을 행하지 않고, 식각율 차이를 이용한 희생층의 식각에 의해 개선한다. 즉, 본 발명은 절연체 기판의 절연막 위에 SOI층 측 기판을 SOI층을 대향시켜 접합하고, SOI층 측 기판에 형성된 분리층을 중심으로 분리하여 SOI 웨이퍼를 제조하는 방법으로서, SOI층과 분리층 사이에 SOI층의 Ge 함량보다 높은 Ge 함량을 가지는 SiGe층을 희생층으로서 형성해 둔다. 두 기판을 접합하고 분리한 후 얻어지는 희생층/SOI층/절연막/실리콘 기판의 적층구조를 가지는 SOI 기판에 대하여, NH4OH 및 H2O2를 포함하는 혼합용액으로 희생층을 습식 식각하여 제거하면, SOI층의 표면 거칠기를 현저하게 개선시킬 수 있다.
SOI, 표면 거칠기, 희생층, 식각

Description

ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ 웨이퍼의 제조 방법 {Method for Manufacturing Silicon ON Insulator Wafer Improved in Surface Roughness Using SiGe Sacrificial Layer}
도 1은 SiGe의 Ge 함량에 따른 소정 식각액에 대한 식각율을 나타낸 그래프이다.
도 2는 본 발명의 원리를 설명하기 위한 SOI 웨이퍼의 적층구조를 도시한 단면도이다.
도 3은 본 발명에 따라 SOI 웨이퍼를 식각할 때 식각 시간과 두께 간의 관계를 나타낸 그래프이다.
도 4는 본 발명에 따라 SOI 웨이퍼를 식각할 때 식각 시간과 표면 거칠기 간의 관계를 나타낸 그래프이다.
도 5는 본 발명에 따른 희생층의 Ge 함량별 기판 분리 직후 및 희생층 식각이 종료된 후의 SOI 웨이퍼의 표면 거칠기를 나타낸 그래프이다.
도 6은 본 발명의 원리를 설명하기 위한 SOI 웨이퍼의 다른 적층구조를 도시한 단면도이다.
도 7 내지 도 11은 본 발명의 실시예에 따라 SOI 웨이퍼를 제조하는 과정을 개략적으로 도시한 공정 단면도들이다.
본 발명은 SOI(Silicon On Insulator) 웨이퍼의 제조 방법에 관한 것으로, 특히 두 웨이퍼의 접합 및 분리에 의해 SOI 웨이퍼를 제조할 때, 표면 거칠기를 개선하는 기술에 관한 것이다.
실리콘층/절연층/벌크 실리콘의 적층구조를 가지는 SOI(Silicon On Insulator) 웨이퍼 상에 제조된 트랜지스터 등의 소자는, 통상의 실리콘 웨이퍼 상에 제조된 소자에 비해 기생 커패시턴스나 스위칭 속도, 누설 전류 특성 등의 소자 성능이 더 우수하며 한층 더 고집적화가 가능한 것으로 알려져 있다. 나아가, 최근에는 변형(strained) 실리콘층/절연층/벌크 실리콘의 적층구조를 가지는 SSOI(Strained Silicon On Insulator) 웨이퍼나, SiGe층/절연층/벌크 실리콘의 적층구조를 가지는 SGOI(SiGe On Insulator) 웨이퍼도 반도체 소자의 제조에 이용되고 있다. 이하, 본 명세서에서 'SOI 웨이퍼'라 함은, 특별히 구분하지 않는 한 SOI, SSOI, SGOI 웨이퍼를 통칭하는 의미로 사용된다.
이러한 SOI 웨이퍼를 제조하기 위해서는 통상적으로, 절연막이 형성된 실리콘 웨이퍼의 절연막 상에 또 하나의 실리콘 웨이퍼를 접합하고, 상기 절연막 상에 또 하나의 실리콘 웨이퍼의 실리콘층이 접합된 상태로 분리하는 방법이 이용된다.
그러나, 이러한 접합과 분리 기술을 이용한 SOI 웨이퍼는, 그 표면이 매우 거칠게 된다. 웨이퍼의 표면 거칠기는 소자의 제조시 소자 반응속도에 영향을 미치 며, 따라서 적절한 소자 동작을 위한 웨이퍼의 평균 거칠기는 10Å 이하의 수준이 요구되어 진다. 또한, 웨이퍼의 이물질 평가 시에도 웨이퍼의 표면 거칠기가 작을수록 더 미세한 크기의 이물질을 평가할 수 있어 바람직하다.
한편, SOI 웨이퍼는 웨이퍼의 분리후 CMP(Chemical Mechanical Polishing)와 같은 연마 공정을 거치게 되는 경우가 있으며, 이 연마 공정에 의해 표면 거칠기가 어느 정도 개선된다. 하지만, SOI층(완성된 SOI 웨이퍼의 절연막 위에 형성된 층으로서, SOI 웨이퍼의 경우에는 실리콘층, SSOI 웨이퍼의 경우에는 변형 실리콘층, SGOI 웨이퍼의 경우에는 SiGe층)은 매우 얇은 층으로서, 이 SOI층을 직접 연마하게 되면 SOI층의 두께 편차가 심해지기 때문에, 연마 공정은 주로 SOI층의 두께를 거시적으로 조절하는 용도로 사용된다. 따라서, SOI 웨이퍼의 표면 거칠기를 개선하기 위하여 종래기술(미국특허 제6,846,718호등)은 급속 열처리를 포함한 고온 열처리 공정을 적용하고 있다. 즉 산화성 분위기 하의 열처리에 의해 SOI층 위에 산화막을 형성하고 이 산화막을 제거하는 방법이나, 급속 열처리 공정과 배치(batch)형 확산로를 이용한 고온 열처리 공정을 진행하여 표면 거칠기를 개선하고 있다.
그러나, 이러한 고온 열처리 공정을 진행하는 경우 고온 열처리 공정에 소요되는 시간과 비용의 증가 이외에도, 웨이퍼의 휨이나 웨이퍼에 가해지는 응력에 의한 슬립(slip) 등의 결함이 발생할 수 있어 바람직하지 못하다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 부작용이 있는 고온 열처리 공정을 행하지 않고도 SOI 웨이퍼의 표 면 거칠기를 개선할 수 있는 SOI 웨이퍼의 제조 방법을 제공하는 데에 있다.
상기의 목적을 달성하기 위하여 본 발명에서는, SOI층의 표면 거칠기를 별도의 고온 열처리 공정을 행하지 않고, 식각율 차이를 이용한 희생층의 식각에 의해 개선한다.
즉, 본 발명에 따른 SOI 웨이퍼의 제조 방법은, 두 웨이퍼의 접합 및 분리를 통해 SOI 웨이퍼를 제조하는 방법으로서, 표면에 절연막을 가지는 일방 웨이퍼를 마련하는 단계; 완성된 SOI 웨이퍼의 최상층을 이룰 SOI층, 이 SOI층 아래에 소정의 식각액에 대해 SOI층에 비해 높은 식각율을 가지는 희생층, 및 이 희생층 아래에 접합 후 분리될 부분인 분리층을 가지는 타방 웨이퍼를 마련하는 단계; 일방 웨이퍼의 절연막 상에 타방 웨이퍼의 SOI층 쪽을 아래로 하여 타방 웨이퍼를 접합하여 접합 웨이퍼를 얻는 단계; 접합 웨이퍼를 분리층을 중심으로 분리하여, 일방 웨이퍼, 일방 웨이퍼 상의 SOI층, 및 SOI층 상의 희생층의 적층구조를 가지는 SOI 웨이퍼를 얻는 단계; 및 SOI 웨이퍼의 희생층을, 상기 식각액으로 식각함으로써 제거하여 SOI층을 노출시키는 단계를 포함한다.
여기서, 상기 소정의 식각액은 NH4OH 및 H2O2를 포함하는 혼합용액으로서, NH4OH, H2O2 및 H2O를 1:1:5의 비율로 혼합한 용액인 것이 바람직하다.
또한, 상기 SOI층은 Si1 -xGex(0≤x<1)로 이루어지고, 상기 희생층은 Si1-yGey(0.05≤y<1)로 이루어진다. 즉, SOI층은 x의 값에 따라 Si층에서부터 SiGe층이 될 수 있고, 그에 따라 완성될 SOI 웨이퍼는 단순 SOI 웨이퍼, SSOI 웨이퍼, SGOI 웨이퍼가 될 수 있다.
또한, 상기 x, y가 x<y의 관계를 만족하는 것이 바람직하다. 즉, 두 웨이퍼의 접합 및 분리 직후의 SOI 웨이퍼의 최상층에 위치하는 희생층은 SiGe으로 이루어지며, 이 희생층의 Ge 함량은 그 밑에 위치하는 SOI층의 Ge 함량보다 많게 된다. 그러면, NH4OH 및 H2O2를 포함하는 혼합용액으로 분리 후의 SOI 웨이퍼를 습식 식각하게 되면, 희생층의 식각율이 SOI층의 식각율보다 높게 되고, 희생층의 모두 식각되어 제거되면 그 아래의 SOI층이 느린 속도로 식각되면서 SOI층의 표면 거칠기가 개선된다.
또한, 상기 소정의 식각액은 상기 희생층을 산화시키는 용액과 상기 희생층이 산화되어 형성된 산화막을 제거하는 용액의 혼합 용액으로 이루어질 수도 있다. 예를 들어, 상기 희생층이 SiGe으로 이루어진 경우, 상기 희생층을 산화시키는 용액은 질산 또는 아세트산이며, 상기 산화막을 제거하는 용액은 OH기가 포함된 알칼리 용액 또는 플루오르(F)기가 포함되어있는 용액일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명의 발명자들은 희생층을 이용한 단순 식각 방법에 의해 SOI층의 표면 거칠기를 개선하는 방법을 찾고자 다양한 희생층과 SOI층에 대하여 다양한 식각액으로 식각하는 실험과 연구를 거듭하였다. 그 결과 희생층으로서 SiGe층을 NH4OH 및 H2O2를 포함하는 혼합용액으로 식각할 때 Ge 함량에 따라 식각율에 차이가 남과 함께, 이 식각율 차이를 이용하여 희생층 밑에 위치하는 SOI층의 표면 거칠기를 개선할 수 있음을 알아내었다.
즉, SiGe층을 NH4OH 및 H2O2를 포함하는 혼합용액으로 식각하면, 도 1에 도시된 바와 같이, SiGe층의 Ge 함량이 많을수록 식각율이 기하급수적으로 증가한다. 도 1에 도시된 결과는, SiGe층의 Ge 함량을 변화시켜 가면서, NH4OH, H2O2 및 H2O를 1:1:5의 비율로 혼합한 용액으로 식각하였을 때의 식각율을 나타낸다. 이때, 식각액의 온도는 60℃로 유지하였다.
이어서, 이러한 Ge 함량에 따라 식각율이 차이가 나는 것을 이용하여 표면 거칠기를 향상시킬 수 있는지를 실험하여 보았다. 이 실험은 도 2에 도시된 바와 같이, 실리콘 웨이퍼(10) 상에 실리콘 산화막(SiO2)(12), Si1-xGex층(14), Si1-yGey 층(16)이 순차적으로 적층된 기판을 사용하였고, Si1-xGex층(14)의 Ge 함량은 0%(즉, x=0), Si1-yGey층(16)의 Ge 함량은 각각 15%, 19%, 35%(즉, y=0.15, 0.19, 0.35)의 세 가지 기판을 준비하였다. 즉, 후술하는 본 발명의 SOI 웨이퍼 제조 방법에서, Si1-xGex층(14)은 Si 에피택셜층으로 이루어지는 SOI층, Si1-yGey층(16)은 희생층에 대응한다. 한편, Si1-yGey층(16)의 표면은 두 웨이퍼의 접합 및 분리에 따른 층 전이(transfer)에 의해 그 표면이 거칠어진 상태이다.
이렇게 준비된 기판에 대하여, ①Si1-yGey층(16)의 표면 거칠기(RMS(Root Mean Square)값) 측정, ②NH4OH, H2O2 및 H2O를 1:1:5의 비율로 혼합한 용액으로 Si1-yGey층(16) 식각, ③Si1-yGey층(16)과 Si1-xGex층(14)의 계면에 도달하기 직전부터 Si1-yGey층(16)의 제거와 표면 거칠기 측정 반복의 순서로 실험을 진행하였다.
그 결과, y=0.19인 Si1-yGey층(16)을 사용한 기판에 대한 결과를 도시한 도 3 및 도 4으로부터 알 수 있는 바와 같이, Si1-yGey층(16)의 거의 다 제거되고 Si1-xGex층(14)에 도달하는 시점(식각 시간이 약 200분인 시점)에서 식각 속도가 현저히 둔화되면서 표면 거칠기가 양호해진다. 또한, 도 5에 도시된 바와 같이, Si1-yGey층(16)의 Ge 함량이 증가할수록(Si1-xGex층(14)에 대한 식각 선택비가 높을수록) 최종 제품의 표면 거칠기는 양호한 값을 나타낸다.
이와 같이, 웨이퍼 분리 후의 SOI층 위에 SOI층보다 식각율이 높은 희생층을 배치함으로써, 희생층의 식각 제거에 따라 SOI층의 표면 거칠기를 개선할 수 있다. 한편, 위에서는 희생층으로서 한 층의 Si1-yGey층(16)을 이용한 경우를 예로 들었지만, 삽입되는 SiGe층의 수는 SiGe층의 성장시 결함 제어 등의 목적에서 더 증가할 수도 있다. 예를 들어, 도 6과 같이, SOI층으로서 Si1-xGex층(14) 위에 Si1-yGey층(16)과 Si1-zGez층(18)이 적층된 구조를 가질 수도 있다. 이때, 각 층의 Ge 함량간의 관계는 다음과 같은 경우를 생각해 볼 수 있다.
(1) x<y<z인 경우
이 경우는 각 층의 Ge 함량이 위로 갈수록 증가하는 경우로서, 위와 동일한 조건으로 식각(NH4OH:H2O2:H2O=1:1:5의 비율로 혼합한 용액으로 60℃에서 식각)하면, Si1-xGex층(14)과 Si1-yGey층(16)의 계면 및 Si1-yGey층(16)과 Si1-zGez층(18)의 계면 모두 양호한 표면 거칠기를 얻을 수 있다. 따라서, 용도에 따라서는 식각을 Si1-yGey층(16)의 표면에서 멈출 수 있으며, 이 경우 완성된 SOI 웨이퍼의 최상층은 Si1-yGey층(16)이 되고 Si1-zGez층(18)만이 희생층이 된다.
(2) x<y, y>z인 경우
이 경우는 중앙의 Si1-yGey층(16)의 Ge 함량이 가장 높은 경우로서, 위와 동일한 조건으로 식각하면, Si1-xGex층(14)과 Si1-yGey층(16)의 계면은 표면 거칠기가 양호하나, Si1-yGey층(16)과 Si1-zGez층(18)의 계면은 표면 거칠기가 개선되지 않는다. 따라서, 이 경우는 식각을 Si1-xGex층(14)의 표면에서 멈추어야 하고, 완성된 SOI 웨이퍼의 최상층은 Si1-xGex층(14)이 되고 Si1-yGey층(16) 및 Si1-zGez층(18)은 희생층이 된다.
(3) x>y, y<z인 경우
이 경우는 중앙의 Si1-yGey층(16)의 Ge 함량이 가장 낮은 경우로서, 위와 동일한 조건으로 식각하면, Si1-xGex층(14)과 Si1-yGey층(16)의 계면은 표면 거칠기가 개선되지 않고, Si1-yGey층(16)과 Si1-zGez층(18)의 계면은 표면 거칠기가 개선된다. 따라서, 이 경우는 식각을 Si1-yGey층(16)의 표면에서 멈추어야 하고, 완성된 SOI 웨이퍼의 최상층은 Si1-yGey층(16)이 되고 Si1-zGez층(18)만이 희생층이 된다.
(4) x>y>z인 경우
이 경우는 각 층의 Ge 함량이 아래로 갈수록 증가하는 경우로서, 위와 동일한 조건으로 식각하게 되면, Si1-xGex층(14)과 Si1-yGey층(16)의 계면 및 Si1-yGey층(16)과 Si1-zGez층(18)의 계면 모두 표면 거칠기의 개선 효과를 얻을 수 없어 바람직하지 못하다.
나아가, 희생층으로서 삽입되는 각 SiGe층은 Ge 함량이 균일한 SiGe층이어도 되고, 각 층내에서 두께 방향으로 Ge 함량이 연속적으로 증가 또는 감소하는 그레 이드(graded) SiGe층이어도 된다.
이상과 같이 본 발명에 따르면 희생층을 사용하여 간단한 식각 공정 만으로 SOI 웨이퍼의 SOI층의 표면 거칠기를 개선할 수 있다. 이하에서는, 이러한 본 발명의 원리를 이용하여 SOI 웨이퍼를 제조하는 방법에 대해 도 7 내지 도 11을 참조하여 설명한다. 다만, 두 웨이퍼의 접합 및 분리를 이용하여 SOI 웨이퍼를 제조하는 방법은 이미 널리 알려져 있으므로 간략히 설명한다.
도 7을 참조하면, 먼저 실리콘 웨이퍼(100) 상에 희생층(110)으로서 SiGe층을 수백 nm 내지 수 ㎛ 정도의 두께로 에피택셜 성장시키고, 이어서 SOI층(120)으로서 Si층을 수백 nm 내지 수 ㎛ 정도의 두께로 에피택셜 성장시킨다. 여기서, SOI층은 Si층으로 설명하지만, SiGe층일 수도 있다. 또한, 희생층을 한 층으로 한 경우를 예로 들지만, 상술한 바와 같이, 희생층 또는 SOI층은 두 층 이상으로 할 수도 있다. 중요한 것은 SOI층(120)과 희생층(110)의 Ge 함량의 관계로서, SOI층(120)의 Ge 함량보다 희생층(110)의 Ge 함량이 높아야 한다는 것이다. 또한, SOI층(120)이 위와 같이 Ge을 거의 포함하지 않는 Si층인 경우라도 희생층(110)의 Ge 함량은 5% 이상(y≥0.05)이 되는 게 바람직하다. 희생층의 Ge 함량이 5% 미만인 경우는 전술한 식각율의 차이가 미미하여 표면 거칠기의 개선 효과도 미미하다.
이어서, 도 8에 도시된 바와 같이, 이온 주입법등에 의하여 희생층(110) 내부에 분리층(130)을 형성할 수도 있고, 실리콘 기판(100) 내부나 실리콘 기판과 희생층(110) 간의 계면 근방에 분리층을 형성할 수도 있다. 중요한 것은 분리 후에 표면 거칠기 개선을 위한 식각이 가능하도록, 도 8에 도시된 바와 같이 분리 층(130) 위에 적어도 일부의 희생층(114)이 존재하는 깊이에 분리층(130)을 형성하여야 한다는 점이다.
이로써 SOI층 측 기판의 준비가 완료된다. 이와는 별도로, SOI층 측 기판과 접합될 절연체 기판을 준비하게 되는데, 이 절연체 기판은, 도 9에 도시된 바와 같이, 통상적으로 실리콘 웨이퍼(200) 위에 절연막(210)으로서 실리콘 산화막이 적층된 구조의 기판을 이용한다. 절연막(210)은 실리콘 웨이퍼(200)를 열산화함으로써 형성하거나, 실리콘 웨이퍼 상에 실리콘 산화막을 증착함으로써 형성할 수 있다. 이 절연막(210)은 SOI 웨이퍼 상에 형성되는 소자들을 전기적으로 분리하는 역할을 하게 되는데, 통상 100 ~ 200nm 정도의 두께로 형성한다. 이로써 절연체 기판의 준비가 완료된다.
이어서, SOI층 측 기판과 절연체 기판을 접합하게 되는데, 이 접합은 SOI층 측 기판의 SOI층(120)과 절연체 기판의 절연막(210)이 서로 마주보도록 한 상태에서 이루어진다. 양 접합면을 세정하고 건조하는 등의 접합 전처리가 완료된 양 접합면을 대향시키고 가볍게 가압하면서 접합을 하게 되면 접합면을 따라 접합영역이 급속하게 확산되어 두 기판은 접합되게 된다. 접합후 접합력을 향상시키기 위해 상대적으로 저온, 예컨대 100~600℃의 온도에서 한 단계 또는 두 단계로 나누어 한 시간 내지 십수 시간동안 열처리를 행할 수 있다.
이어서, 분리층(130)을 중심으로 접합 기판을 분리하게 되며, 도 10에 도시된 바와 같이, 희생층(114)/ SOI층(120)/절연막(210)/실리콘 기판(200)의 적층구조를 가지는 SOI 중간 기판이 얻어진다.
이렇게 얻은 SOI 중간 기판으로부터 상술한 방법으로 희생층(114)을 식각하여 제거함으로써 SOI 웨이퍼를 얻게 된다. 즉, 도 11에 도시된 바와 같이, SiGe으로 이루어지는 희생층(114)을 NH4OH, H2O2 및 H2O를 1:1:5의 비율로 혼합한 용액으로 60℃ 정도의 온도에서 습식 식각하면, Ge 함량이 상대적으로 높은 희생층(114)은 Ge 함량이 낮은 SOI층(120)에 비해 훨씬 빠른 속도로 식각되어 제거되고, 동시에 SOI층(120)의 표면 거칠기가 현저하게 개선된다.
한편, 상술한 실시예에서 희생층(114)의 식각액으로는 NH4OH 및 H2O2를 포함하는 혼합용액을 사용하였으나, 본 발명은 반드시 이에 한정되지 않는다. 즉, 상기 식각액은 희생층(114)을 산화시키는 용액과 상기 희생층이 산화되어 형성된 산화막을 제거하는 용액의 혼합 용액으로 이루어질 수 있다. 예를 들어, 상기 희생층(114)이 SiGe으로 이루어지는 경우, 희생층(114)을 산화시키는 용액은 질산 또는 아세트산이 될 수 있고, 상기 산화막을 제거하는 용액은 OH기가 포함된 알칼리 용액 또는 플루오르(F)기가 포함되어있는 용액이 될 수 있다.
따라서, 이 경우 희생층(114)은, 이러한 식각액 중의 희생층을 산화시키는 용액에 의해 산화됨과 동시에, 이렇게 산화된 희생층의 산화막은 식각액 중의 산화막을 제거하는 용액에 의해 제거됨으로써, 전체 희생층(114)이 제거되어 SOI층(120)이 노출되고 SOI층(120)의 표면 거칠기가 개선된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지 식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, Ge 함량이 SOI층에 비해 높은 SiGe으로 이루어지는 희생층을 삽입하고, 이 희생층을 소정의 식각액으로 식각함으로써 SOI층의 표면 거칠기를 현저하게 개선할 수 있다. 특히, 본 발명은 부작용이 수반되는 고온 열처리 공정을 거치지 않고 단순한 식각 공정 만으로 SOI 웨이퍼의 우수한 표면 특성을 얻을 수 있어, 고품질의 SOI 웨이퍼를 간단하고 저렴한 방법으로 얻을 수 있다.

Claims (8)

  1. 두 웨이퍼의 접합 및 분리를 통해 SOI 웨이퍼를 제조하는 방법에 있어서,
    표면에 절연막을 가지는 일방 웨이퍼를 마련하는 단계;
    Si1-xGex층(0≤x<1), 이 Si1-xGex층 아래에 Si1-yGey층(0.05≤y<1), 및 이 Si1-yGey층 아래에 접합 후 분리될 부분인 분리층을 가지는 타방 웨이퍼를 마련하는 단계;
    상기 일방 웨이퍼와 타방 웨이퍼를, 상기 Si1-xGex층과 절연막을 대향시킨 상태에서 접합하여 접합 웨이퍼를 얻는 단계;
    상기 접합 웨이퍼를 상기 분리층을 중심으로 분리하여, 상기 일방 웨이퍼, 상기 일방 웨이퍼 상의 상기 Si1-xGex층, 및 상기 Si1-xGex층 상의 상기 Si1-yGey층의 적층구조를 가지는 SOI 웨이퍼를 얻는 단계; 및
    상기 SOI 웨이퍼의 상기 Si1-yGey층을, NH4OH 및 H2O2를 포함하는 혼합용액으로 습식 식각함으로써 제거하고 상기 Si1-xGex층을 노출시킴과 동시에 상기 Si1-xGex층의 표면 거칠기를 개선하는 단계를 필수적인 구성요소로 하여 이루어지고,
    상기 x, y가 x<y의 관계를 만족하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 타방 웨이퍼는 상기 Si1-yGey층과 분리층 사이에, Si1- zGez층(0.05≤z<1)을 더 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 NH4OH 및 H2O2를 포함하는 혼합용액은, NH4OH, H2O2 및 H2O를 1:1:5의 비율로 혼합한 용액인 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  4. 두 웨이퍼의 접합 및 분리를 통해 SOI 웨이퍼를 제조하는 방법에 있어서,
    표면에 절연막을 가지는 일방 웨이퍼를 마련하는 단계;
    완성된 SOI 웨이퍼의 최상층을 이룰 SOI층, 이 SOI층 아래에 상기 SOI층에 비해 높은 식각율을 가지는 희생층, 및 이 희생층 아래에 접합 후 분리될 부분인 분리층을 가지는 타방 웨이퍼를 마련하는 단계;
    상기 일방 웨이퍼의 절연막 상에 상기 타방 웨이퍼의 SOI층 쪽을 아래로 하여 상기 타방 웨이퍼를 접합하여 접합 웨이퍼를 얻는 단계;
    상기 접합 웨이퍼를 상기 분리층을 중심으로 분리하여, 상기 일방 웨이퍼, 상기 일방 웨이퍼 상의 상기 SOI층, 및 상기 SOI층 상의 상기 희생층의 적층구조를 가지는 SOI 웨이퍼를 얻는 단계; 및
    상기 SOI층보다 상기 희생층을 높은 식각율로 식각하는 식각액으로 상기 SOI 웨이퍼의 상기 희생층을 식각함으로써 제거하고 상기 SOI층을 노출시킴과 동시에 상기 SOI층의 표면 거칠기를 개선하는 단계를 필수적인 구성요소로 하여 이루어지는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  5. 제4항에 있어서, 상기 식각액은 NH4OH 및 H2O2를 포함하는 혼합용액인 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  6. 제5항에 있어서, 상기 SOI층은 Si1-xGex(0≤x<1)로 이루어지고, 상기 희생층은 Si1 -yGey(0.05≤y<1)로 이루어지며, 상기 x, y가 x<y의 관계를 만족하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  7. 제4항에 있어서, 상기 식각액이 상기 희생층을 산화시키는 용액과 상기 희생층이 산화되어 형성된 산화막을 제거하는 용액의 혼합 용액으로 이루어진 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  8. 제7항에 있어서, 상기 희생층은 SiGe으로 이루어지고, 상기 희생층을 산화시키는 용액은 질산 또는 아세트산이며, 상기 산화막을 제거하는 용액은 OH기가 포함된 알칼리 용액 또는 플루오르(F)기가 포함되어있는 용액인 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
KR1020060138657A 2006-12-29 2006-12-29 ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법 KR100880106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138657A KR100880106B1 (ko) 2006-12-29 2006-12-29 ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138657A KR100880106B1 (ko) 2006-12-29 2006-12-29 ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080062633A KR20080062633A (ko) 2008-07-03
KR100880106B1 true KR100880106B1 (ko) 2009-01-21

Family

ID=39814746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138657A KR100880106B1 (ko) 2006-12-29 2006-12-29 ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법

Country Status (1)

Country Link
KR (1) KR100880106B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101628197B1 (ko) 2014-08-22 2016-06-09 삼성전자주식회사 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033078A (ko) * 2000-09-29 2003-04-26 인터내셔널 비지네스 머신즈 코포레이션 ＳｉＧｅ 층 준비 방법
KR20030036006A (ko) * 2001-10-30 2003-05-09 샤프 가부시키가이샤 ＳｉＧｅ/ＳＯＩ ＣＭＯＳ 및 그 제조 방법
KR20040076113A (ko) * 2003-02-24 2004-08-31 삼성전자주식회사 반도체 기판의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033078A (ko) * 2000-09-29 2003-04-26 인터내셔널 비지네스 머신즈 코포레이션 ＳｉＧｅ 층 준비 방법
KR20030036006A (ko) * 2001-10-30 2003-05-09 샤프 가부시키가이샤 ＳｉＧｅ/ＳＯＩ ＣＭＯＳ 및 그 제조 방법
KR20040076113A (ko) * 2003-02-24 2004-08-31 삼성전자주식회사 반도체 기판의 형성 방법

Also Published As

Publication number Publication date
KR20080062633A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
TWI795293B (zh) 工程基板結構
KR100442105B1 (ko) 소이형 기판 형성 방법
EP1309989B1 (en) Process for producing semiconductor article using graded expitaxial growth
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
US7390724B2 (en) Method and system for lattice space engineering
WO2012153461A1 (ja) 基板の一部に絶縁層を有する貼り合わせ基板の製造方法
US7368332B2 (en) SOI substrate manufacturing method
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
JP4730877B2 (ja) 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
WO2006011912A1 (en) Method of forming strained si/sige on insulator with silicon germanium buffer
JP2005311367A (ja) ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ
JP2008547219A (ja) 転位の無い歪んだ結晶を作成するための方法
JP2005101568A (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
WO2007126482A3 (en) Methods for forming thin oxide layers on semiconductor wafers
KR100880106B1 (ko) ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법
CN110752218A (zh) 一种多层soi及其制备方法
US9048286B2 (en) Substrate for integrated circuit and method for forming the same
JP2007173694A (ja) 半導体基板の作製方法
US11610808B2 (en) Semiconductor wafer with low defect count and method for manufacturing thereof
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
CN108140553B (zh) 贴合式soi晶圆的制造方法
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JPH1197654A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 12