CN110739214A - 一种减少注入损伤制备soi的方法 - Google Patents

一种减少注入损伤制备soi的方法 Download PDF

Info

Publication number
CN110739214A
CN110739214A CN201911028146.6A CN201911028146A CN110739214A CN 110739214 A CN110739214 A CN 110739214A CN 201911028146 A CN201911028146 A CN 201911028146A CN 110739214 A CN110739214 A CN 110739214A
Authority
CN
China
Prior art keywords
silicon wafer
silicon
bonding
wafer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911028146.6A
Other languages
English (en)
Inventor
彦丙智
佟姝雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201911028146.6A priority Critical patent/CN110739214A/zh
Publication of CN110739214A publication Critical patent/CN110739214A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

本发明提供一种减少注入损伤制备SOI的方法，所述方法包括：选取三片原始硅片，分别为第一硅片、第二硅片和第三硅片；对第一硅片进行机械减薄，对第二硅片和第三硅片进行氧化；将氧化后的第二硅片和减薄后的第一硅片进行一次键合，得到一次键合片；对一次键合片进行离子注入；对离子注入后的一次键合片进行剥离；将剥离后的一次键合片与氧化后的第三硅片进行二次键合，得到二次键合片；对二次键合片进行裂片，以得到绝缘层上硅结构；对绝缘层上硅结构进行退火和化学机械抛光处理，得到高质量的SOI。本发明的减少注入损伤制备SOI的方法，可以去除注入损伤及离子残留，有效减少SOI的缺陷，显著提高硅片表面状态。

Description

一种减少注入损伤制备SOI的方法
技术领域
本发明总体说来涉及硅片技术领域，更具体地讲，涉及一种减少注入损伤制备SOI的方法。
背景技术
绝缘衬底上的硅(Silicon-On-Insulator，SOI)是一种具有独特的“Si/绝缘层/Si”三层结构的新型硅基半导体材料，它通过绝缘埋层(通常为二氧化硅SiO2)实现了器件和衬底的全介质隔离。
目前，热微波分离技术(TM-SOI，也称为“热微波裂片法”)制备薄膜SOI是将原始硅片氧化和注入后，与另一原始硅片或氧化硅片键合，再通过热微波技术将硅片从注入层分离，得到绝缘层上硅结构的技术。作为示例，在两个硅片之中，至少在一个硅片上面形成氧化膜，并在另一硅片上面注入氢离子或稀有气体离子，从而在该另一硅片内部形成微小气泡层(即，离子注入层)，使该已注入离子的面隔着氧化膜贴合上述一个硅片，然后退火使贴合面牢固，再通过微波热处理，以微小气泡层作为劈开面，将另一硅片的晶圆薄膜状地剥离，形成SOI。
然而，在实际生产中，离子注入会导致硅片表面存在离子损伤及离子残留，使得制备的SOI表面的颗粒及粗糙度较差，无法保证SOI的良率，亟待改进。
发明内容
本发明的目的在于提供一种减少注入损伤制备SOI的方法，可以去除注入损伤及离子残留，有效减少SOI的缺陷，显著提高硅片表面状态。
本发明提供一种减少注入损伤制备SOI的方法，包括：选取三片原始硅片，分别为第一硅片、第二硅片和第三硅片；对所述第一硅片进行机械减薄，对所述第二硅片和所述第三硅片进行氧化；将氧化后的第二硅片和减薄后的第一硅片进行一次键合，得到一次键合片；对所述一次键合片进行离子注入；对离子注入后的一次键合片进行剥离；将剥离后的一次键合片与氧化后的第三硅片进行二次键合，得到二次键合片；对所述二次键合片进行裂片，以得到绝缘层上硅结构；对所述绝缘层上硅结构进行退火和化学机械抛光处理，得到高质量的SOI。
可选地，通过机械减薄后的第一硅片的厚度小于或者等于1um；所述第二硅片的氧化层厚度和所述第三硅片的氧化层厚度均大于或者等于200A。
可选地，所述一次键合在真空度小于1Torr的真空条件下，等离子激活时间为5s-20s。
可选地，所述离子注入的注入源为氢或氢氦，注入离子分布均匀性大于或者等于95％。
可选地，所述剥离为采用氢氟酸和四甲基氢氧化铵进行腐蚀，其中，所述氢氟酸的浓度为1:10、腐蚀速率为4A/s；所述甲基氢氧化铵的浓度为1:1、腐蚀速率为100A/s。
可选地，所述二次键合在真空度小于1Torr的真空条件下，等离子激活时间为5s-20s。
可选地，所述退火的条件为：退火温度950℃-1100℃，退火时间100min-120min。
可选地，所述化学机械抛光处理的去除率为：1A/s-14A/s。
可选地，所述高质量的SOI的颗粒@0.8＜20、平整度TTV≤6um、厚度均匀性±5um、粗糙度Rms≤0.1nm。
本发明的减少注入损伤制备SOI的方法，在Si-O键合之后进行高能量离子注入，从而有效阻止注入的离子残留及注入损伤；还通过剥离存在离子残留及损伤缺陷的膜层(即，去除注入路径内非注入层的离子残留及注入损伤)，有效减少或阻止注入后硅片的缺陷；然后，通过再次Si-O键合之后进行热微波裂片以形成SOI，接着进行退火和化学机械抛光处理，得到注入后表面及内部状态良好的SOI，具有可预期的较为巨大的经济价值和社会价值。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其它目的、特点和优点将会变得更加清楚，其中：
图1为本发明实施例的减少注入损伤制备SOI的方法的流程图；
图2为本发明实施例的减少注入损伤制备SOI的示意图。
具体实施方式
现在，将参照附图更充分地描述不同的示例实施例，其中，一些示例性实施例在附图中示出。
下面参照图1和图2描述本发明实施例的减少注入损伤制备SOI的方法。
图1为本发明实施例的减少注入损伤制备SOI的方法的流程图，图2为本发明实施例的减少注入损伤制备SOI的示意图。
参照图1和图2，在步骤S10，选取三片原始硅片，分别为第一硅片100、第二硅片200和第三硅片300。
作为示例，第一硅片100、第二硅片200和第三硅片300可为相同的硅片，也可为不同的硅片，本发明对此不作限定。例如，第一硅片100、第二硅片200和第三硅片300可均为高阻硅片；或者，第一硅片100、第二硅片200和第三硅片300可均为低阻硅片；或者，第一硅片100、第二硅片200和第三硅片300可均为厚膜硅片；或者，第一硅片100为高阻硅片、第二硅片200低阻硅片和第三硅片300厚膜硅片；或者，第一硅片100和第二硅片200均为高阻硅片、第三硅片300厚膜硅片等。应当理解，以上示例仅是示例性的，本发明不限于此。
在步骤S20，对所述第一硅片100进行机械减薄，对所述第二硅片200和所述第三硅片300进行氧化。
作为示例，通过机械减薄后的第一硅片100的厚度(即，第一硅片100经过机械减薄后剩余的厚度)小于或者等于1um；所述第二硅片200的氧化层厚度大于或者等于200A，所述第三硅片300的氧化层厚度大于或者等于200A。
优选地，可采用DGP8761设备进行机械减薄，但本发明不限于此。
优选地，可采用干氧湿氧混合氧化的方式对所述第二硅片200和所述第三硅片300进行氧化。可以理解，可同时对所述第二硅片200和所述第三硅片300进行氧化，也可分别对所述第二硅片200和所述第三硅片300进行氧化，本发明对此不作限定。
可以理解，氧化后的第二硅片包括第一氧化层202(即，在第二硅片200的上表面形成的氧化层)、第二硅层204和第二氧化层206(即，在第二硅片200的下表面形成的氧化层)。作为示例，第一氧化层202的厚度大于或者等于200A，第二氧化层206的厚度大于或者等于200A。
氧化后的第三硅片包括第三氧化层302(即，在第三硅片300的上表面形成的氧化层)、第三硅层304和第四氧化层306(即，在第三硅片300的下表面形成的氧化层)。作为示例，第三氧化层302的厚度大于或者等于200A，第四氧化层306的厚度大于或者等于200A。
在步骤S30，将氧化后的第二硅片和减薄后的第一硅片进行一次键合，得到一次键合片400。
也就是说，将氧化后的第二硅片和减薄后的第一硅片进行Si-O键合。
优选地，所述氧化后的第二硅片为衬底。在此情况下，所述一次键合片400从上至下依次包括：减薄后的第一硅片形成的第一硅层102、所述第一氧化层202、所述第二硅层204和所述第二氧化层206。
优选地，所述一次键合在真空度小于1Torr的真空条件下，等离子激活时间为5s-20s。也就是说，在真空度小于1Torr的真空条件下，采用等离子激活技术对表面进行5s-20s的处理以增强键合时预键合力，进行预键合，使所述减薄后的第一硅片和所述氧化后的第二硅片贴合在一起。
作为示例，所述一次键合的等离子激活时间可为8s、12s或16s，但本发明不限于此。
在步骤S40，对所述一次键合片进行离子注入。
注入的离子依次通过(即，注入路径)所述第一硅层102所述第一氧化层202注入到所述第二硅层204，从而在所述第二硅层204中形成离子注入层205。在此情况下，可将高能量离子注入时产生的缺陷残留在所述第一硅层102和所述第一氧化层202。也就是说，注入的离子残留及注入损伤均被阻止在所述第一硅层102和所述第一氧化层202。
优选地，注入离子分布均匀性大于或者等于95％。
作为示例，所述离子注入的注入源可为氢或氢氦。也就是说，可对所述一次键合片进行氢或氢氦离子注入。
在步骤S50，对离子注入后的一次键合片进行剥离。
剥离后的一次键合片为具有离子注入层205的第二硅层204。也就是说，剥离所述离子注入后的一次键合片中所述第一硅层102、所述第一氧化层202和所述第二氧化层206，以达到去除注入损伤及离子残留的目的，从而有效减少注入后硅片的缺陷，得到注入后表面状态良好的硅片。
优选地，可采用化学方法对离子注入后的一次键合片进行剥离。作为示例，可采用氢氟酸和四甲基氢氧化铵(TMAH)进行腐蚀来实现所述剥离，具体地，可采用四甲基氢氧化铵腐蚀所述第一硅层102，在所述第一硅层102剥离完成后，采用氢氟酸腐蚀所述第一氧化层202和所述第二氧化层206。
例如，所述氢氟酸的浓度为1:10，腐蚀速率为4A/s；所述四甲基氢氧化铵的浓度为1:1，腐蚀速率为100A/s。可以理解，腐蚀时间可根据被腐蚀的膜厚和腐蚀速率来确定。
在步骤S60，将剥离后的一次键合片与氧化后的第三硅片进行二次键合，得到二次键合片。
优选地，所述剥离后的一次键合片的离子注入层一侧与所述氧化后的第三硅片进行Si-O键合。
优选地，所述氧化后的第三硅片为衬底。在此情况下，所述二次键合片500从上至下依次包括：具有离子注入层205的第二硅层204、所述第三氧化层302、所述第三硅层304和所述第四氧化层306。
优选地，所述二次键合在真空度小于1Torr的真空条件下，等离子激活时间为5s-20s。也就是说，在真空度小于1Torr的真空条件下，采用等离子激活技术对表面进行5s-20s的处理以增强键合时预键合力，进行预键合，使所述剥离后的一次键合片与氧化后的第三硅片贴合在一起。
作为示例，所述二次键合的等离子激活时间可为8s、12s或16s，但本发明不限于此。
在步骤S70，对所述二次键合片进行裂片，以得到绝缘层上硅结构600(即，SOI)。
优选地，可利用热微波裂片法对所述二次键合片进行裂片，从而剥离所述二次键合片的顶层硅。具体地，所述二次键合片的顶层硅为所述第二硅层204中除离子注入层205之外的硅层207。
在步骤S80，对所述绝缘层上硅结构600的SOI进行退火和化学机械抛光(CMP)处理，即得高质量的SOI700。
作为示例，所述高质量的SOI700的0.8粒径的颗粒小于20个(即，颗粒@0.8＜20)、平整度中的总厚度变化(Total Thickness Variation，TTV)小于或者等于6um、厚度均匀性±5um、粗糙度中的表面粗糙度均方根(Root mean square roughness，Rms)小于或者等于0.1nm。
优选地，所述退火的条件为：退火温度950℃-1100℃，退火时间100min-120min。
优选地，所述化学机械抛光处理的去除率为：1A/s-14A/s。
此外，本发明实施例的减少注入损伤制备SOI的方法，在Si-O键合之后进行高能量离子注入，从而有效阻止注入的离子残留及注入损伤；还通过剥离存在离子残留及损伤缺陷的膜层(即，去除注入路径内非注入层的离子残留及注入损伤)，有效减少和/或阻止注入后硅片的缺陷；然后，通过再次Si-O键合之后进行热微波裂片以形成SOI，接着进行退火和化学机械抛光处理，得到注入后表面及内部状态良好的SOI，具有可预期的较为巨大的经济价值和社会价值。
尽管已经参照其示例性实施例具体显示和描述了本发明，但是本领域的技术人员应该理解，在不脱离权利要求所限定的本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (9)

1.一种减少注入损伤制备SOI的方法，其特征在于，包括：
选取三片原始硅片，分别为第一硅片、第二硅片和第三硅片；
对所述第一硅片进行机械减薄，对所述第二硅片和所述第三硅片进行氧化；
将氧化后的第二硅片和减薄后的第一硅片进行一次键合，得到一次键合片；
对所述一次键合片进行离子注入；
对离子注入后的一次键合片进行剥离；
将剥离后的一次键合片与氧化后的第三硅片进行二次键合，得到二次键合片；
对所述二次键合片进行裂片，以得到绝缘层上硅结构；
对所述绝缘层上硅结构进行退火和化学机械抛光处理，得到高质量的SOI。
2.如权利要求1所述的方法，其特征在于，通过机械减薄后的第一硅片的厚度小于或者等于1um；所述第二硅片的氧化层厚度和所述第三硅片的氧化层厚度均大于或者等于200A。
3.如权利要求1所述的方法，其特征在于，所述一次键合在真空度小于1Torr的真空条件下，等离子激活时间为5s-20s。
4.如权利要求1所述的方法，其特征在于，所述离子注入的注入源为氢或氢氦，注入离子分布均匀性大于或者等于95％。
5.如权利要求1所述的方法，其特征在于，所述剥离为采用氢氟酸和四甲基氢氧化铵进行腐蚀，其中，所述氢氟酸的浓度为1:10、腐蚀速率为4A/s；所述甲基氢氧化铵的浓度为1:1、腐蚀速率为100A/s。
6.如权利要求1所述的方法，其特征在于，所述二次键合在真空度小于1Torr的真空条件下，等离子激活时间为5s-20s。
7.如权利要求1所述的方法，其特征在于，所述退火的条件为：退火温度950℃-1100℃，退火时间100min-120min。
8.如权利要求1所述的方法，其特征在于，所述化学机械抛光处理的去除率为：1A/s-14A/s。
9.如权利要求1-8中任意一项权利要求所述的方法，其特征在于，所述高质量的SOI的颗粒@0.8＜20、平整度TTV≤6um、厚度均匀性±5um、粗糙度Rms≤0.1nm。
CN201911028146.6A 2019-10-28 2019-10-28 一种减少注入损伤制备soi的方法 Pending CN110739214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911028146.6A CN110739214A (zh) 2019-10-28 2019-10-28 一种减少注入损伤制备soi的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911028146.6A CN110739214A (zh) 2019-10-28 2019-10-28 一种减少注入损伤制备soi的方法

Publications (1)

Publication Number Publication Date
CN110739214A true CN110739214A (zh) 2020-01-31

Family

ID=69271606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911028146.6A Pending CN110739214A (zh) 2019-10-28 2019-10-28 一种减少注入损伤制备soi的方法

Country Status (1)

Country Link
CN (1) CN110739214A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845027A (zh) * 2023-09-01 2023-10-03 青禾晶元(天津)半导体材料有限公司 一种fd-soi衬底的制备方法及soi器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845027A (zh) * 2023-09-01 2023-10-03 青禾晶元(天津)半导体材料有限公司 一种fd-soi衬底的制备方法及soi器件
CN116845027B (zh) * 2023-09-01 2023-11-21 青禾晶元(天津)半导体材料有限公司 一种fd-soi衬底的制备方法及soi器件

Similar Documents

Publication Publication Date Title
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
US6054363A (en) Method of manufacturing semiconductor article
JP3352340B2 (ja) 半導体基体とその製造方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
JP5415676B2 (ja) Ｓｏｉウェーハの製造方法
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
CA2220600C (en) Method of manufacturing semiconductor article
WO2003046993A1 (fr) Procede de production de plaquettes soi
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
TW200822199A (en) Method for producing bonded wafer
WO2009017622A1 (en) Ultra thin single crystalline semiconductor tft and process for making same
JP2008277501A (ja) 貼り合わせウエーハの製造方法
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
JP2007149723A (ja) 貼り合わせウェーハの製造方法
KR100982584B1 (ko) 반도체 기판의 제조 방법
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
US8980729B2 (en) Silicon-on-insulator substrate and fabrication method
JP4147577B2 (ja) Ｓｏｉウェーハの製造方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP5135713B2 (ja) 半導体基板の製造方法
JP2004055750A (ja) Ｓｏｉウェーハの製造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination