CN116845027A - 一种fd-soi衬底的制备方法及soi器件 - Google Patents

一种fd-soi衬底的制备方法及soi器件 Download PDF

Info

Publication number
CN116845027A
CN116845027A CN202311118837.1A CN202311118837A CN116845027A CN 116845027 A CN116845027 A CN 116845027A CN 202311118837 A CN202311118837 A CN 202311118837A CN 116845027 A CN116845027 A CN 116845027A
Authority
CN
China
Prior art keywords
substrate
thermal oxidation
soi
bonding
oxidation treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311118837.1A
Other languages
English (en)
Other versions
CN116845027B (zh
Inventor
邢永禄
母凤文
郭超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jc Innovative Semiconductor Substrate Technology Co ltd
Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd
Original Assignee
Jc Innovative Semiconductor Substrate Technology Co ltd
Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jc Innovative Semiconductor Substrate Technology Co ltd, Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd filed Critical Jc Innovative Semiconductor Substrate Technology Co ltd
Priority to CN202311118837.1A priority Critical patent/CN116845027B/zh
Publication of CN116845027A publication Critical patent/CN116845027A/zh
Application granted granted Critical
Publication of CN116845027B publication Critical patent/CN116845027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

本发明涉及一种FD‑SOI衬底的制备方法及SOI器件，所述制备方法包括：提供衬底a；提供依次经第一热氧氧化处理和离子注入的衬底b；将衬底a和衬底b进行键合，之后进行裂片，得到FD‑SOI结构衬底；对FD‑SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD‑SOI衬底；本发明提供的FD‑SOI衬底的制备方法，通过对制备过程进行设计，并借助特定的参数控制，实现了高质量顶膜FD‑SOI衬底中高质量顶膜的制备，制备所得顶膜厚度可达FD‑SOI顶膜的要求，膜厚均匀性≤10Å，粗糙度Ra≤0.2nm。

Description

一种FD-SOI衬底的制备方法及SOI器件
技术领域
本发明涉及半导体材料领域，具体涉及一种FD-SOI衬底的制备方法及SOI器件。
背景技术
目前，绝缘体上硅(SOI）技术可实现较高速性能、较高的组装密度以及减少功率消耗。因此，无论在低压、低功耗电路，还是微机械传感器、光电集成等方面，都具有重要应用。现有技术中，存在两种类型的常规SOI结构：部分耗尽SOI结构(PD-SOI)以及全耗尽SOI结构(FD-SOI)。
FD-SOI主要由埋氧层(BOX)和BOX之上的极薄硅层组成，此极薄的硅层称为SOI层，它允许实现FD-SOI结构的导电沟道。由于BOX层和SOI层的低厚度和均匀性，导电沟道不需要被掺杂，因此该结构可以在完全耗尽模式下工作。与没有BOX层的结构相比，FD-SOI结构具有改进的静电特性。BOX层降低了源极与漏极之间的寄生电容，并且还允许通过限制导电沟道中的电子流动来显著减少从导电沟道到衬底的任何电子泄漏，从而减少任何电流损耗并改善结构的性能能力。与传统Bulk CMOS相比，在保持相同性能的前提下，全耗尽晶圆可节省高达40%的功耗。同样，依据不同的设计优化，以全耗尽晶圆为基础的处理器峰值性能最高可提升60%。因此，FD-SOI得到了广泛的应用，FD-SOI广泛应用于连接、移动、物联网、可穿戴设备、网络和汽车等应用。
然而FD-SOI制备的难点在于，如何得到高质量超薄的顶层膜厚以及顶层膜厚均匀性控制。通常FD-SOI的顶层膜厚要求25nm及以下，而膜厚均匀性控制在10Å以内。在FD-SOI工艺制程中，化学机械抛光是常用的顶层硅平坦化的方法。
但是随着顶层膜厚的不断降低，对于顶层均匀性要求的提升，化学机械抛光工艺已经无法满足工艺要求。特别是FD-SOI的要求单纯依靠化学机械抛光工艺根本无法达到，化学机械抛光工艺后膜厚均匀性最佳可控制在50Å范围内，远低于FD-SOI要求。
现有技术如CN106992142A公开了一种纳米级超薄膜TM-SOI硅片的制备方法，属于SOI制备技术领域。该方法将TM-SOI形成的SOI硅片，采用无水HCl气体进行化学刻蚀，通过控制反应温度、时间、流速分布、H2流量、无水HCL气体流量和硅片转速，获得顶层硅厚度10-100nm、总厚度变化<2nm、粗糙度<0.2nm的超薄膜SOI硅片；采用该方法既可以优化TM-SOI工艺后总厚度变化和粗糙度，同时能够简洁高效的实现顶层硅厚度小于100nmSOI的制备。而该方案中通过无水HCl来进行最终平坦化处理，而无水HCl也是整面作用，因此无法达到单点膜厚的修正效果，而要达到其效果，只能尽量减少无水HCl的去除量。
因此，在少的去除量的基础上，是无法得到高质量的顶层硅膜层的。注入后保留的膜厚越薄，得到的SOI的顶层质量越差，因为注入后缺陷会因去除量不足而引起膜层质量不佳的问题。
综上，可见现有的SOI衬底制备过程所得超薄（≤1000Å）SOI衬底仍存在顶膜的厚度均匀性和粗糙度较差的问题。
发明内容
鉴于现有技术中存在的问题，本发明的目的在于提供一种FD-SOI衬底的制备方法及SOI器件，以解决SOI衬底中顶膜的厚度均匀性和粗糙度较差的问题。
为达此目的，本发明采用以下技术方案：
第一方面，本发明提供了一种FD-SOI衬底的制备方法，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底；
所述离子注入中的注入能量为20-80keV；所述离子注入中的注入剂量为1×108-1×1017atoms/cm2；
所述第二热氧氧化处理中的生长温度为950-1130℃；所述第二热氧氧化处理中生长的氧化层膜厚与消耗的硅膜厚度比为(1.44-1.47):1。
本发明提供的FD-SOI衬底的制备方法，通过对制备过程进行设计，并借助特定的参数控制，实现了高质量顶膜FD-SOI衬底的制备，制备所得顶膜厚度可达SOI顶膜的要求（SOI顶膜的要求厚度为100-1000Å），膜厚均匀度≤10Å，粗糙度Ra≤0.2nm。
作为本发明优选的技术方案，所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜；
所述第一热氧氧化处理的方式为干氧工艺；
所述第一热氧氧化处理中控制生长温度为850-1130℃；
所述第一热氧氧化处理中所形成二氧化硅薄膜的厚度为≤1500Å。
作为本发明优选的技术方案，所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入；
所述离子注入中所用离子包括氢离子与氦离子的组合或氢离子。
作为本发明优选的技术方案，所述键合为采用表面活化键合的方式将衬底a与离子注入所在面的衬底b进行键合；所述键合的温度为20-40℃；所述键合在真空下进行；所述键合中控制绝对真空度≤10-3Pa；所述键合的时间为5-30s。
作为本发明优选的技术方案，所述裂片的方式为热处理；所述裂片的操作温度为100-500℃；所述裂片在保护气氛下进行。
作为本发明优选的技术方案，所述第二热氧氧化处理中所用气体包括氧气、氢气、氮气或氩气中的1种或至少2种的组合；
所述酸蚀为采用氢氟酸酸液进行腐蚀；所述氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:(10-100)配置而成。
作为本发明优选的技术方案，所述抛光为采用机械化学研磨进行抛光；
所述抛光所用磨料包括二氧化硅；
所述抛光过程中控制膜层的去除量为100-500Å。
作为本发明优选的技术方案，所述离子束刻蚀的时刻速率为50-100Å/min；
所述离子束刻蚀中离子束的直径为8-15mm；
所述离子束蚀刻中相邻两个运动轨迹之间的离子束重叠重叠部分占整个离子束直径的1/8-1/2。
作为本发明优选的技术方案，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底；
所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜；所述第一热氧氧化处理的方式为干氧工艺；所述第一热氧氧化处理中控制生长温度为850-1130℃；所述第一热氧氧化处理中所形成二氧化硅薄膜的厚度为≤1500Å；
所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入；所述离子注入中所用离子包括氢离子与氦离子的组合或氢离子；所述离子注入中的注入能量为20-80keV；所述离子注入中的注入剂量为1×108-1×1017atoms/cm2；
所述键合为采用表面活化键合的方式将衬底a与离子注入所在面的衬底b进行键合；所述键合的温度为20-40℃；所述键合在真空下进行；所述键合中控制绝对真空度≤10- 3Pa；所述键合的时间为5-30s；
所述裂片的方式为热处理；所述裂片的操作温度为100-500℃；所述裂片在保护气氛下进行；
所述第二热氧氧化处理中所用气体包括氧气、氢气、氮气或氩气中的1种或至少2种的组合；所述第二热氧氧化处理中的生长温度为950-1130℃；所述第二热氧氧化处理中生长的氧化层膜厚与消耗的硅膜厚度比为(1.44-1.47):1；
所述酸蚀为采用氢氟酸酸液进行腐蚀；所述氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:(10-100)配置而成；
所述抛光为采用机械化学研磨进行抛光；所述抛光所用磨料包括二氧化硅；所述抛光过程中控制膜层的去除量为100-500Å；
所述离子束刻蚀的时刻速率为50-100Å/min；所述离子束刻蚀中离子束的直径为8-15mm；所述离子束蚀刻中相邻两个运动轨迹之间的离子束重叠重叠部分占整个离子束直径的1/8-1/2。
第二方面，本发明提供了一种SOI器件，所述SOI器件包括SOI衬底；所述SOI衬底采用如第一方面所述制备方法得到。
与现有技术方案相比，本发明具有以下有益效果：
（1）本发明提供的制备方法，通过对制备过程中通过对一个衬底进行特定的热氧氧化处理，然后经过特定的离子注入通过注入、裂片得到的膜厚远大于FD-SOI最终的膜厚要求（近15倍以上），如果此时留存的膜厚接近FD -SOI最终膜厚要求，那么注入产生的缺陷层将存留在FD-SOI膜层中，最终无法得到高质量的FD-SOI，从而保证所得衬底中顶膜的表面性能。
（2）裂片得到的FD-SOI结构衬底通过进行第二热氧氧化，对衬底进行晶格修复，随着温度升高，SOI顶层硅中原来与注入损伤区的硅原子的悬挂键结合的氢原子，与另外的Si-H键进行结合，生成了H2，获取能量逸出硅片表面，缺陷修复，从而保证所得衬底中顶膜的表面性能。
附图说明
图1是本发明实施例提供的FD-SOI衬底的制备方法流程图。
下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。
具体实施方式
为更好地说明本发明，便于理解本发明的技术方案，本发明的典型但非限制性的实施例如下：
本实施例提供了一种FD-SOI衬底的制备方法，流程图如图1所示，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底。
其中，所用衬底均为硅基底，硅基底的尺寸可选择为4寸、6寸、8寸或12寸的晶圆，晶圆中的晶相结构可为<111>、<110>或<100>等；同时硅基底作为衬底使用时，可进行清洗处理将表面的杂质如颗粒，有机质等去除掉，以防止表面杂质对膜层形成的影响，具体可以采用市售的SPM化学液、DHF化学液、APM化学液或HPM化学液进行多次清洗，然后干燥备用，但干燥过程不得做衬底的自身性能产生影响，示例性地如采用氮气烘干，干燥所得衬底作为衬底进行使用。
具体地，所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜，具体处理过程为采用干氧工艺，过程中控制生长温度为850-1130℃，形成二氧化硅薄膜厚度为≤1500Å，所用气体包括氧气，还可以包括其他稀释气体如氮气，氩气等，处理过程中氧气的流量为1-10slm。选用干氧工艺，干氧工艺生长的氧化层致密，击穿电压高，绝缘性强，而且膜厚均匀性好，均匀性＜10Å，有利于后续注入工艺的均匀性获得。
其中，第一热氧氧化处理中生长温度为850-1130℃，例如可以是850℃、860℃、880℃、900℃、920℃、940℃、960℃、980℃、1000℃、1020℃、1040℃、1060℃、1080℃、1100℃、1120℃或1130℃等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，第一热氧氧化处理中氧气的流量为1-10slm，例如可以是1slm、2slm、4slm、6slm、8slm或10slm等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
具体地，所述离子注入为针对进行第一热氧氧化处理得到的衬底表面进行离子注入，即得到经第一热氧氧化处理和离子注入的衬底b，离子注入过程中所用离子包括氢离子或氢离子和氦离子的组合，注入能量为20-80keV，注入剂量为1×108-1×1017atoms/cm2。
其中，离子注入中的注入能量为20keV、30keV、40keV、50keV、60keV、70keV或80keV等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子注入中的注入剂量为1×108-1×1017atoms/cm2，例如可以是1×108atoms/cm2、1×109 atoms/cm2、1×1010 atoms/cm2、1×1011 atoms/cm2、1×1012 atoms/cm2、1×1013 atoms/cm2、1×1014 atoms/cm2、1×1015 atoms/cm2、1×1016 atoms/cm2或1×1017atoms/cm2等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
通过控制离子注入工艺的能量、剂量等参数可以获得均匀性较好的H+聚集层，注入的均匀性直接决定了裂片后SOI的顶层膜层的均匀性，裂片后均匀性可＜30Å。从而保证膜层的质量，此时得到的膜厚远大于FD-SOI所需的顶膜厚要求（为FD-SOI所需的顶膜厚度的15倍以上）。因为此时留存的顶膜厚度接近FD-SOI最终膜厚要求时，注入产生的缺陷层将存留在FD-SOI膜层中，最终无法得到高质量的FD-SOI。
具体地，所述键合为采用表面活化键合的方式将衬底a与离子注入所在面进行键合，键合的温度为20-40℃，键合在真空下进行，键合中控制绝对真空度≤10-3Pa，键合的时间为5-30s，键合后衬底a和衬底b之间的键合强度≥1.5J/cm2。
其中，键合的温度为20℃、25℃、30℃、35℃或40℃等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，键合的时间为5-30s，例如可以是5s、10s、15s、20s、25s或30s等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
具体地，所述裂片为采用热处理的方式将衬底a和衬底b在特定的位置断开，具体处理过程中温度可控制为100-500℃，处理过程可在保护气氛下进行，保护气氛可选择为氮气、氦气或氩气中的1种至少2种的组合。
其中，所述裂片中的温度可控制为100-500℃，例如可以是100℃、200℃、300℃、400℃或500℃等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
具体地，所述第二热氧氧化处理为对FD-SOI结构衬底进行晶格修复，同时将SOI的顶层硅成比例的去除掉，既可以去除注入带来的损伤层，又可以调整膜厚，同时不影响膜层的均匀性。
其中，第二热氧氧化处理中控制生长温度为950-1130℃，生长的氧化层膜厚与消耗的硅膜厚度比为(1.44-1.47):1，处理中所用气体包括氧气、氢气、氮气或氩气中的1种或至少2种的组合，处理中热氧氧化可以采用干氧氧化的方式，干氧氧化中氧气的流量为1-10slm；也可以采用湿氧氧化的方式，湿氧氧化中氧气的流量为1-10slm，氢气的流量为1-10slm。
其中，第二热氧氧化处理中控制生长温度为950-1130℃，例如可以是950℃、960℃、980℃、1000℃、1020℃、1040℃、1060℃、1080℃、1100℃、1120℃或1130℃等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，第二热氧氧化处理中生长的氧化层膜厚与消耗的硅膜厚度比为(1.44-1.47):1，例如可以是1.44:1、1.445:1、1.45:1、1.455:1、1.46:1、1.465:1或1.47:1等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，第二热氧氧化中干氧氧化中氧气的流量为1-10slm，例如可以是1slm、2slm、4slm、6slm、8slm或10slm等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，第二热氧氧化中湿氧氧化中氧气的流量为1-10slm，例如可以是1slm、2slm、4slm、6slm、8slm或10slm等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，第二热氧氧化中湿氧氧化中氢气的流量为1-10slm，例如可以是1slm、2slm、4slm、6slm、8slm或10slm等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
具体地，所述酸蚀为采用氢氟酸酸液将生长的二氧化硅层进行去除，所用氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:(10-100)配置而成，具体地酸蚀时间根据化学液的腐蚀速率和去除的膜厚进行设计确定。
其中，所用氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:(10-100)配置而成，例如可以是1:10、1:20、1:40、1:60、1:80或1:100等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
本发明中，酸蚀后得到的衬底中顶膜的厚度均匀性＜30Å，顶膜的厚度约为设计厚度的3-4倍。
具体地，所述抛光为采用机械化学研磨进行抛光，抛光中所用磨料包括二氧化硅，抛光过程中控制膜层的去除量为100-500Å，例如可以是100Å、200Å、300Å、400Å或500Å等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
本发明中，抛光后所得衬底中顶膜的膜厚均匀性为30-50Å，粗糙度Ra≤0.2nm。
具体地，所述离子束刻蚀为采用离子束刻蚀工艺对衬底进行单点膜厚修正，最终完成整面刻蚀，达到10Å的要求，具体过程如下：
S1、测量待蚀刻FD-SOI顶层的厚度分布，之后将FD-SOI衬底送至工艺腔室内，其中，工艺腔体压力为＜10-4mbar；
S2、开启射频，同时向工艺腔室内通入氩气，形成等离子化的氩气分子，其中，射频功率为80-140W，氩气流量为1-20sccm；
S3、在离子束电压作用下，通过屏栅加速并筛选直线作用的离子到下一栅网，其中，离子束电压为1000-1300V；
S4、在加速电压作用下，将筛选出的离子通过加速栅极进行聚焦和径向加速，其中加速电压范围为100-200V；
S5、在栅网的下游设置中和器，并通过中和器向离子束注入电子以形成电荷平衡，其中，中和器电流为10-50mA；
S6、将离子束作用于FD-SOI顶膜的表面，按照设定的蚀刻轨迹对FD-SOI衬底进行连续蚀刻，其中，离子束直径大小为8-15mm，蚀刻轨迹为蛇形分布，蚀刻范围比整个晶圆边缘多出3-5mm，并且相邻两个运动轨迹之间的离子束会有重叠，重叠部分占整个离子束直径的1/2-1/8。在蚀刻的过程中，机台会根据输入到机台内该片的膜层厚度情况，改变蚀刻时间，即在厚膜的地方停留时间多，增加蚀刻量。该蚀刻时间需要满足以下函数关系：
Z0(x,y)=t(x,y)×R(x,y)，
其中，Z0(x,y)是实际蚀刻目标值，R(x,y)是蚀刻速率。
蚀刻速率可选择为50-100Å/min，经过刻蚀后，粗糙度小于0.2nm，膜厚均匀性达到10Å的要求，从而制备得到高质量无缺陷的FD-SOI衬底。
其中，离子束蚀刻中射频频率为80-140W，例如可以是80W、90W、100W、110W、120W、130W或140W等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子束蚀刻中氩气流量为1-20sccm，例如可以是1sccm、5sccm、10sccm、15sccm或20sccm等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子束蚀刻中离子束电压为1000-1300V，例如可以是1000V、1050V、1100V、1150V、1200V、1250V或1300V等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子束蚀刻中加速电压的范围为100-200V，例如可以是100V、120V、140V、160V、180V或200V等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子束蚀刻中中和器电流为10-50mA，例如可以是10mA、20mA、30mA、40mA或50mA等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子束蚀刻中离子束直径大小为8-15mm，例如可以是8mm、9mm、10mm、11mm、12mm、13mm、14mm或15mm等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
其中，离子束蚀刻中蚀刻速率可选择为50-100Å/min，例如可以是50Å/min、60Å/min、70Å/min、80Å/min、90Å/min或100Å/min等，但不限于所列举数值，该范围内其他未列举的数值同样适用。
为了进一步地说明本发明提供的FD-SOI衬底的制备方法的高效性，具体地提供了如下实际实施例：
实施例1
本实施例提供了一种FD-SOI衬底的制备方法，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底。
其中，所用均为硅基底，硅基底的尺寸选择为4寸晶圆，晶圆中的晶相结构为<111>。
其中，所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜，具体处理过程为采用干氧工艺，过程中控制生长温度为1000℃，形成二氧化硅薄膜厚度为为1500Å，所用气体为氧气，氧气流量为5slm。
其中，所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入，即得到经第一热氧氧化处理和离子注入的衬底b，离子注入过程中所用离子为氢离子，注入能量为30keV，注入剂量为5×1015atoms/cm2。
其中，所述键合为采用表面活化键合的方式将衬底a与离子注入所在面进行键合，键合的温度为30℃，键合在真空进行，键合中控制绝对真空度为10-3Pa，键合的时间为20s，键合后衬底a和衬底b之间的键合强度为1.5J/cm2。
其中，所述裂片为采用热处理的方式将衬底a和衬底b在特定的位置断开，具体处理过程中温度可控制为300℃，处理过程在氮气保护下进行。
其中，所述第二热氧氧化处理中控制生长温度为1000℃，生长的氧化层膜厚与消耗的硅膜厚度比为1.45:1，处理中所用为氧气，采用干氧氧化的方式进行，氧气的流量为6slm。
其中，所述酸蚀为采用氢氟酸酸液将生长的二氧化硅层进行去除，所用氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:50配置而成，酸蚀时间为30min。
其中，所述抛光为采用机械化学研磨进行抛光，抛光中所用磨料包括二氧化硅，抛光过程中控制膜层的去除量为300Å。
其中，所述离子束刻蚀为采用离子束刻蚀工艺对衬底进行单点膜厚修正，最终完成整面刻蚀，具体过程如下：
S1、测量待蚀刻FD-SOI顶层的厚度分布，之后将FD-SOI衬底送至工艺腔室内，其中，工艺腔体压力为10-4mbar；
S2、开启射频，同时向工艺腔室内通入氩气，形成等离子化的氩气分子，其中，射频功率为110W，氩气流量为10sccm；
S3、在离子束电压作用下，通过屏栅加速并筛选直线作用的离子到下一栅网，其中，离子束电压为1200V；
S4、在加速电压作用下，将筛选出的离子通过加速栅极进行聚焦和径向加速，其中加速电压范围为150V；
S5、在栅网的下游设置中和器，并通过中和器向离子束注入电子以形成电荷平衡，其中，中和器电流为30mA；
S6、将离子束作用于FD-SOI顶膜的表面，按照设定的蚀刻轨迹对FD-SOI衬底进行连续蚀刻，其中，离子束直径大小为12mm，蚀刻轨迹为蛇形分布，蚀刻范围比整个晶圆边缘多出4mm，并且相邻两个运动轨迹之间的离子束会有重叠，重叠部分占整个离子束直径的1/5。在蚀刻的过程中，机台会根据输入到机台内该片的膜层厚度情况，改变蚀刻时间，即在厚膜的地方停留时间多，增加蚀刻量。该蚀刻时间需要满足以下函数关系：
Z0(x,y)=t(x,y)×R(x,y)，
其中，Z0(x,y)是实际蚀刻目标值，R(x,y)是蚀刻速率。
其中，蚀刻速率为75Å/min，从而制备得到高质量无缺陷的FD-SOI衬底。
实施例2
本实施例提供了一种FD-SOI衬底的制备方法，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底。
其中，所用均为硅基底，硅基底的尺寸选择为8寸的晶圆，晶圆中的晶相结构为<100>。
其中，所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜，具体处理过程为采用干氧工艺，过程中控制生长温度为850℃，形成二氧化硅薄膜厚度为为300Å，所用气体为氧气，氧气流量为3slm。
其中，所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入，即得到经第一热氧氧化处理和离子注入的衬底b，离子注入过程中所用离子为氢离子，注入能量为40keV，注入剂量为1×1016atoms/cm2。
其中，所述键合为采用表面活化键合的方式将衬底a与离子注入所在面进行键合，键合的温度为20℃，键合在真空下进行，所述键合中控制绝对真空度为10-4Pa，键合的时间为10s，键合后衬底a和衬底b之间的键合强度为2J/cm2。
其中，所述裂片为采用热处理的方式将衬底a和衬底b在特定的位置断开，具体处理过程中温度可控制为100℃，处理过程保护气氛下进行，保护气氛为氩气。
其中，所述第二热氧氧化处理中控制生长温度为1130℃，生长的氧化层膜厚与消耗的硅膜厚度比为1.44:1，处理中所用气体为氧气，采用湿氧氧化的方式进行，氧气的流量为8slm，氢气的流量为8slm。
其中，所述酸蚀为采用氢氟酸酸液将生长的二氧化硅层进行去除，所用氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:30配置而成，酸蚀的时间为40min。
其中，所述抛光为采用机械化学研磨进行抛光，抛光中所用磨料包括二氧化硅，抛光过程中控制膜层的去除量为100Å。
其中，所述离子束刻蚀为采用离子束刻蚀工艺对衬底进行单点膜厚修正，最终完成整面刻蚀，具体过程如下：
S1、测量待蚀刻FD-SOI顶层的厚度分布，之后将SOI衬底送至工艺腔室内，其中，工艺腔体压力为为10-4mbar；
S2、开启射频，同时向工艺腔室内通入氩气，形成等离子化的氩气分子，其中，射频功率为80W，氩气流量为1sccm；
S3、在离子束电压作用下，通过屏栅加速并筛选直线作用的离子到下一栅网，其中，离子束电压为1300V；
S4、在加速电压作用下，将筛选出的离子通过加速栅极进行聚焦和径向加速，其中加速电压范围为100V；
S5、在栅网的下游设置中和器，并通过中和器向离子束注入电子以形成电荷平衡，其中，中和器电流为10mA；
S6、将离子束作用于FD-SOI顶膜的表面，按照设定的蚀刻轨迹对FD-SOI衬底进行连续蚀刻，其中，离子束直径大小为8mm，蚀刻轨迹为蛇形分布，蚀刻范围比整个晶圆边缘多出3mm，并且相邻两个运动轨迹之间的离子束会有重叠，重叠部分占整个离子束直径的1/2。在蚀刻的过程中，机台会根据输入到机台内该片的膜层厚度情况，改变蚀刻时间，即在厚膜的地方停留时间多，增加蚀刻量。该蚀刻时间需要满足以下函数关系：
Z0(x,y)=t(x,y)×R(x,y)，
其中，Z0(x,y)是实际蚀刻目标值，R(x,y)是蚀刻速率。
其中，蚀刻速率为50Å/min，从而制备得到高质量无缺陷的FD-SOI衬底。
实施例3
本实施例提供了一种FD-SOI衬底的制备方法，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底。
其中，所用均为硅基底，硅基底的尺寸选择为12寸的晶圆，晶圆中的晶相结构为<100>。
其中，所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜，具体处理过程为采用干氧工艺，过程中控制生长温度为1130℃，形成二氧化硅薄膜厚度为为1000Å，所用气体为氧气，氧气流量为8slm。
其中，所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入，即得到经第一热氧氧化处理和离子注入的衬底b，离子注入过程中所用离子为氢离子，注入能量为80keV，注入剂量为6×1016atoms/cm2。
其中，所述键合为采用表面活化键合的方式将衬底a与离子注入所在面进行键合，键合的温度为40℃，键合中控制绝对真空度为10-3Pa，键合的时间为30s，键合后衬底a和衬底b之间的键合强度为1.7J/cm2。
其中，所述裂片为采用热处理的方式将衬底a和衬底b在特定的位置断开，具体处理过程中温度可控制为500℃，处理过程在保护气氛下进行，保护气氛为氮气。
其中，所述第二热氧氧化处理中控制生长温度为950℃，生长的氧化层膜厚与消耗的硅膜厚度比为1.47:1，处理中所用气体为氧气，采用湿氧氧化的是方式进行，氧气流量为10slm，氢气流量为8slm。
其中，所述酸蚀为采用氢氟酸酸液将生长的二氧化硅层进行去除，所用氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:10配置而成，酸蚀的时间为45min。
其中，所述抛光为采用机械化学研磨进行抛光，抛光中所用磨料包括二氧化硅，抛光过程中控制膜层的去除量为500Å。
其中，所述离子束刻蚀为采用离子束刻蚀工艺对衬底进行单点膜厚修正，最终完成整面刻蚀，具体过程如下：
S1、测量待蚀刻FD-SOI顶层的厚度分布，之后将FD-SOI衬底送至工艺腔室内，其中，工艺腔体压力为为10-3mbar；
S2、开启射频，同时向工艺腔室内通入氩气，形成等离子化的氩气分子，其中，射频功率为140W，氩气流量为20sccm；
S3、在离子束电压作用下，通过屏栅加速并筛选直线作用的离子到下一栅网，其中，离子束电压为1000V；
S4、在加速电压作用下，将筛选出的离子通过加速栅极进行聚焦和径向加速，其中加速电压范围为200V；
S5、在栅网的下游设置中和器，并通过中和器向离子束注入电子以形成电荷平衡，其中，中和器电流为50mA；
S6、将离子束作用于FD-SOI顶膜的表面，按照设定的蚀刻轨迹对FD-SOI衬底进行连续蚀刻，其中，离子束直径大小为15mm，蚀刻轨迹为蛇形分布，蚀刻范围比整个晶圆边缘多出8mm，并且相邻两个运动轨迹之间的离子束会有重叠，重叠部分占整个离子束直径的1/8。在蚀刻的过程中，机台会根据输入到机台内该片的膜层厚度情况，改变蚀刻时间，即在厚膜的地方停留时间多，增加蚀刻量。该蚀刻时间需要满足以下函数关系：
Z0(x,y)=t(x,y)×R(x,y)，
其中，Z0(x,y)是实际蚀刻目标值，R(x,y)是蚀刻速率。
蚀刻速率选择为100Å/min，从而制备得到高质量无缺陷的FD-SOI衬底。
对比例1
与实施例1的区别仅在于不进行第二热氧氧化。
对比例2
与实施例1的区别在于将离子刻蚀采用机械化学研磨进行替代，控制参数和抛光中的相同。
对比例3
与实施例1的区别仅在于不进行机械化学研磨，而是在酸蚀后直接进行离子束刻蚀。
对实施例1-3和对比例1-3所得产品进行表面性能检测，如所得衬底中顶膜的平均厚度，厚度均匀性及粗糙度，检测依据SEMI标准采用F50光学仪器进行测试。
表1
由上表可知，当不进行第二热氧氧化步骤时，无法进行膜厚的调整，同时无法去除注入带来的损伤层，因此，膜厚数值大，无法达到FD-SOI膜厚要求，同时粗糙度也有所增大；当不进行离子刻蚀步骤时，仅通过机械化学研磨最终完成FD-SOI制备，去除量大于500Å，使得均匀性变差，虽然粗糙度满足要求，但是均匀性高达105Å，远超过10Å；当不进行机械化学研磨时，无法将粗糙度进行改善，虽然离子刻蚀可以将均匀性做到10Å，但是粗糙度高达0.65nm，无法满足要求。
通过上述实施例和对比例的结果可知，本发明提供的FD-SOI衬底的制备方法，通过对制备过程进行设计，并借助特定的参数控制，实现了FD-SOI衬底中高质量顶膜的制备，制备所得顶膜厚度可达到FD-SOI顶膜的要求，膜厚均匀度≤10Å，粗糙度Ra≤0.2nm。
声明，本发明通过上述实施例来说明本发明的详细结构特征，但本发明并不局限于上述详细结构特征，即不意味着本发明必须依赖上述详细结构特征才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用部件的等效替换以及辅助部件的增加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种FD-SOI衬底的制备方法，其特征在于，所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底；
所述离子注入中的注入能量为20-80keV；所述离子注入中的注入剂量为1×108-1×1017atoms/cm2；
所述第二热氧氧化处理中的生长温度为950-1130℃；所述第二热氧氧化处理中生长的氧化层膜厚与消耗的硅膜厚度比为(1.44-1.47):1。
2.如权利要求1所述制备方法，其特征在于，所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜；
所述第一热氧氧化处理的方式为干氧工艺；
所述第一热氧氧化处理中控制生长温度为850-1130℃；
所述第一热氧氧化处理中所形成二氧化硅薄膜的厚度为≤1500Å。
3.如权利要求1或2所述制备方法，其特征在于，所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入；
所述离子注入中所用离子包括氢离子与氦离子的组合或氢离子。
4.如权利要求3所述制备方法，其特征在于，所述键合为采用表面活化键合的方式将衬底a与离子注入所在面的衬底b进行键合；所述键合的温度为20-40℃；所述键合在真空下进行；所述键合中控制绝对真空度≤10-3Pa；所述键合的时间为5-30s。
5.如权利要求1或4所述制备方法，其特征在于，所述裂片的方式为热处理；所述裂片的操作温度为100-500℃；所述裂片在保护气氛下进行。
6.如权利要求5所述制备方法，其特征在于，所述第二热氧氧化处理中所用气体包括氧气、氢气、氮气或氩气中的1种或至少2种的组合；
所述酸蚀为采用氢氟酸酸液进行腐蚀；所述氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:(10-100)配置而成。
7.如权利要求1或6所述制备方法，其特征在于，所述抛光为采用机械化学研磨进行抛光；
所述抛光所用磨料包括二氧化硅；
所述抛光过程中控制膜层的去除量为100-500Å。
8.如权利要求7所述制备方法，其特征在于，所述离子束刻蚀的时刻速率为50-100Å/min；
所述离子束刻蚀中离子束的直径为8-15mm；
所述离子束蚀刻中相邻两个运动轨迹之间的离子束重叠重叠部分占整个离子束直径的1/8-1/2。
9.如权利要求1所述制备方法，其特征在于，所述制备方法包括：
所述制备方法包括：
提供衬底a；
提供依次经第一热氧氧化处理和离子注入的衬底b；
将衬底a和衬底b进行键合，之后进行裂片，得到FD-SOI结构衬底；
对所述FD-SOI结构衬底依次进行第二热氧氧化、酸蚀、抛光和离子束刻蚀，得到含顶膜的FD-SOI衬底；
所述第一热氧氧化处理为采用热氧氧化的方式在衬底的表面形成二氧化硅薄膜；所述第一热氧氧化处理的方式为干氧工艺；所述第一热氧氧化处理中控制生长温度为850-1130℃；所述第一热氧氧化处理中所形成二氧化硅薄膜的厚度为≤1500Å；
所述离子注入为对进行第一热氧氧化处理的衬底表面进行离子注入；所述离子注入中所用离子包括氢离子与氦离子的组合或氢离子；所述离子注入中的注入能量为20-80keV；所述离子注入中的注入剂量为1×108-1×1017atoms/cm2；
所述键合为采用表面活化键合的方式将衬底a与离子注入所在面的衬底b进行键合；所述键合的温度为20-40℃；所述键合在真空下进行；所述键合中控制绝对真空度≤10-3Pa；所述键合的时间为5-30s；
所述裂片的方式为热处理；所述裂片的操作温度为100-500℃；所述裂片在保护气氛下进行；
所述第二热氧氧化处理中所用气体包括氧气、氢气、氮气或氩气中的1种或至少2种的组合；所述第二热氧氧化处理中的生长温度为950-1130℃；所述第二热氧氧化处理中生长的氧化层膜厚与消耗的硅膜厚度比为(1.44-1.47):1；
所述酸蚀为采用氢氟酸酸液进行腐蚀；所述氢氟酸溶液由分析纯氢氟酸与水依据质量比为1:(10-100)配置而成；
所述抛光为采用机械化学研磨进行抛光；所述抛光所用磨料包括二氧化硅；所述抛光过程中控制膜层的去除量为100-500Å；
所述离子束刻蚀的时刻速率为50-100Å/min；所述离子束刻蚀中离子束的直径为8-15mm；所述离子束蚀刻中相邻两个运动轨迹之间的离子束重叠重叠部分占整个离子束直径的1/8-1/2。
10.一种SOI器件，其特征在于，所述SOI器件包括SOI衬底；所述SOI衬底采用如权利要求1-9任一项所述制备方法得到。
CN202311118837.1A 2023-09-01 2023-09-01 一种fd-soi衬底的制备方法及soi器件 Active CN116845027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311118837.1A CN116845027B (zh) 2023-09-01 2023-09-01 一种fd-soi衬底的制备方法及soi器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311118837.1A CN116845027B (zh) 2023-09-01 2023-09-01 一种fd-soi衬底的制备方法及soi器件

Publications (2)

Publication Number Publication Date
CN116845027A true CN116845027A (zh) 2023-10-03
CN116845027B CN116845027B (zh) 2023-11-21

Family

ID=88174677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311118837.1A Active CN116845027B (zh) 2023-09-01 2023-09-01 一种fd-soi衬底的制备方法及soi器件

Country Status (1)

Country Link
CN (1) CN116845027B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040424A (ko) * 1998-12-18 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US20030183876A1 (en) * 2002-03-26 2003-10-02 Yutaka Takafuji Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US20060177993A1 (en) * 2005-02-04 2006-08-10 Akihiko Endo Method for manufacturing SOI substrate
US20080063840A1 (en) * 2004-05-28 2008-03-13 Etsurou Morita Silicon-on Insulator Substrate and Method for manufacturing the Same
US20090117708A1 (en) * 2007-11-01 2009-05-07 Sumco Corporation Method for manufacturing soi substrate
CN106653677A (zh) * 2016-09-22 2017-05-10 东莞市联洲知识产权运营管理有限公司 一种soi片的制备方法
CN108695147A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 Soi键合硅片的制备方法
CN110739214A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 一种减少注入损伤制备soi的方法
CN112599470A (zh) * 2020-12-08 2021-04-02 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040424A (ko) * 1998-12-18 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US20030183876A1 (en) * 2002-03-26 2003-10-02 Yutaka Takafuji Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US20080063840A1 (en) * 2004-05-28 2008-03-13 Etsurou Morita Silicon-on Insulator Substrate and Method for manufacturing the Same
US20060177993A1 (en) * 2005-02-04 2006-08-10 Akihiko Endo Method for manufacturing SOI substrate
US20090117708A1 (en) * 2007-11-01 2009-05-07 Sumco Corporation Method for manufacturing soi substrate
CN106653677A (zh) * 2016-09-22 2017-05-10 东莞市联洲知识产权运营管理有限公司 一种soi片的制备方法
CN108695147A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 Soi键合硅片的制备方法
CN110739214A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 一种减少注入损伤制备soi的方法
CN112599470A (zh) * 2020-12-08 2021-04-02 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Also Published As

Publication number Publication date
CN116845027B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US11410860B2 (en) Process chamber for etching low k and other dielectric films
US7723242B2 (en) Enhanced thin-film oxidation process
JP5808814B2 (ja) ３ｄメモリに適用するｐｅｃｖｄ酸化物−窒化物スタック及び酸化物−シリコンスタック
TW201932635A (zh) 高蝕刻選擇性的非晶碳膜
US7829434B2 (en) Method for manufacturing semiconductor wafer
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
WO2020098401A1 (zh) 一种氧化镓半导体结构及其制备方法
US7776719B2 (en) Method for manufacturing bonded wafer
US9553174B2 (en) Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
EP2394293A2 (en) Ion implanted substrate having capping layer and method
KR100320796B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
JP5116357B2 (ja) シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法
TW201327627A (zh) 複合晶圓之製造方法
CN114175215A (zh) 用于干式蚀刻化合物材料的方法
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
CN116845027B (zh) 一种fd-soi衬底的制备方法及soi器件
KR101402741B1 (ko) 양자점 형성 방법
TW594917B (en) Method for forming gate sidewall spacer
JPH03250622A (ja) 半導体薄膜の形成方法
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
JP2023535408A (ja) アモルファスシリコン中への水素取込み低減のためのイオン注入

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant