JP2023535408A - アモルファスシリコン中への水素取込み低減のためのイオン注入 - Google Patents

アモルファスシリコン中への水素取込み低減のためのイオン注入 Download PDF

Info

Publication number
JP2023535408A
JP2023535408A JP2023504256A JP2023504256A JP2023535408A JP 2023535408 A JP2023535408 A JP 2023535408A JP 2023504256 A JP2023504256 A JP 2023504256A JP 2023504256 A JP2023504256 A JP 2023504256A JP 2023535408 A JP2023535408 A JP 2023535408A
Authority
JP
Japan
Prior art keywords
amorphous silicon
ion implantation
layer
semiconductor processing
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023504256A
Other languages
English (en)
Inventor
ルイ チェン，
ラジェッシュ プラサド，
カーティック ジャナキラマン，
ガウタム ケー． ヘマニ，
クリシュナ ニッタラ，
シャン タン，
チー カオ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023535408A publication Critical patent/JP2023535408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導体処理の例示的方法は、アモルファスシリコンの層を半導体基板上に形成することを含んでもよい。アモルファスシリコンの層は、第１の水素取込み量によって特徴付けることができる。方法は、ビームラインイオン注入プロセスまたはプラズマドーピングプロセスを、アモルファスシリコンの層に対して実施することを含んでもよい。方法は、第１の水素取込み量よりも少ない第２の水素取込み量まで、水素をアモルファスシリコンの層から除去することを含んでもよい。【選択図】図３

Description

関連出願の相互参照
本出願は、その全体が参照により本明細書に組み込まれる、「ＩＯＮ ＩＭＰＬＡＮＴＡＴＩＯＮ ＦＯＲ ＲＥＤＵＣＥＤ ＨＹＤＲＯＧＥＮ ＩＮＣＯＲＰＯＲＡＴＩＯＮ ＩＮ ＡＭＯＲＰＨＯＵＳ ＳＩＬＩＣＯＮ」という名称の２０２０年７月２１日付けの米国仮出願第６３／０５４，３２０号の利益および優先権を主張する。
本技術は、半導体処理の方法およびシステムに関する。より詳細には、本技術は、水素含量が低減された膜を作製するシステムおよび方法に関する。
集積回路は、入り組んだパターンの材料層を基板表面上に作製するプロセスによって可能になる。パターン化された材料を基板上に作製するには、材料を形成し除去するための制御された方法を要する。デバイスサイズが減少し続けるにつれて、膜特性がデバイス性能に与える影響は大きくなる可能性がある。材料の層を形成するのに使用される材料は、作製されるデバイスの動作特性に影響を及ぼすことがある。材料厚さが減少し続けるにつれて、膜の成膜後の特性がデバイス性能に与える影響が大きくなる可能性がある。
したがって、高品質のデバイスおよび構造を作製するのに使用することができる、改善されたシステムおよび方法が必要とされている。これらおよび他の必要性は本技術によって対処される。
半導体処理の例示的方法は、アモルファスシリコンの層を半導体基板上に形成することを含んでもよい。アモルファスシリコンの層は、第１の水素取込み量によって特徴付けることができる。方法は、アモルファスシリコンの層に対してイオン注入プロセスを実施することを含んでもよい。方法は、第１の水素取込み量よりも少ない第２の水素取込み量まで、水素をアモルファスシリコンの層から除去することを含んでもよい。
いくつかの実施形態では、半導体基板は、半導体処理方法の間、約４５０℃以下の温度で維持されてもよい。イオン注入プロセスは、約３００℃以上の温度で実施されてもよい。イオン注入プロセスは、ヘリウム、ネオン、アルゴン、またはシリコンのイオンを用いて実施されてもよい。イオン注入プロセスは、ビームラインイオン注入プロセスもしくはプラズマドーピング注入プロセスであるかまたはそれを含んでもよい。第２の水素取込み量は約１原子％以下であってもよい。
本技術のいくつかの実施形態は、半導体処理方法を包含してもよい。方法は、薄膜トランジスタを半導体基板上に形成することを含んでもよい。薄膜トランジスタは、第１の水素取込み量によって特徴付けられるアモルファスシリコンの層を含んでもよい。方法は、半導体基板をビームラインイオン注入チャンバまたはプラズマドーピングチャンバへと移送することを含んでもよい。方法は、ビームラインイオン注入またはプラズマドーピングプロセスを薄膜トランジスタに対して実施することを含んでもよい。方法は、第１の水素取込み量よりも少ない第２の水素取込み量まで、水素の量をアモルファスシリコンの層から低減することを含んでもよい。
いくつかの実施形態では、薄膜トランジスタは、アモルファスシリコンの層と、ドープまたは非ドープのアモルファスシリコンの１つまたは複数の層とを含む、多層積層体を含んでもよい。多層積層体は、ドープアモルファスシリコンの少なくとも１つの層を含んでもよい。ドープアモルファスシリコンのドーパントは、リン、ホウ素、またはヒ素のうち１つまたは複数を含む。薄膜トランジスタは、約１００ｎｍ以上の厚さによって特徴付けられてもよい。アモルファスシリコンの層は、約５００℃以下の温度で形成されてもよい。ビームラインイオン注入プロセスまたはプラズマドーピングは、約５５０℃以下の温度で実施されてもよい。ビームラインイオン注入またはプラズマドーピングプロセスは、約３００℃以上の温度で実施されてもよい。ビームラインイオン注入またはプラズマドーピングプロセスは、ヘリウム、ネオン、アルゴン、またはシリコンのイオンを用いて実施されてもよい。第２の水素取込み量は約１原子％以下であってもよい。薄膜トランジスタ全体の水素取込み量は、約１原子％以下に低減されてもよい。
本技術のいくつかの実施形態は、半導体処理方法を包含してもよい。方法は、第１の半導体処理チャンバ内で半導体基板上に薄膜トランジスタを形成することを含んでもよい。薄膜トランジスタは、第１の水素取込み量によって特徴付けられるアモルファスシリコンの層を含んでもよい。アモルファスシリコンの層は、少なくとも２つの追加の材料層の間に配設されてもよい。方法は、半導体基板を第１の半導体処理チャンバからイオン注入チャンバへと移送することを含んでもよい。方法は、薄膜トランジスタに対してイオン注入プロセスを実施することを含んでもよい。イオン注入プロセスは、ビームラインイオン注入プロセスもしくはプラズマドーピング注入プロセスであるかまたはそれを含んでもよい。方法は、第１の水素取込み量よりも少ない第２の水素取込み量まで、水素の量をアモルファスシリコンの層から低減することを含んでもよい。
いくつかの実施形態では、少なくとも２つの追加の材料層は、ドープアモルファスシリコンの１つまたは複数の層を含む。ドープアモルファスシリコンのドーパントは、リン、ホウ素、またはヒ素を含んでもよい。アモルファスシリコンの層は、約５００℃以下の温度で形成されてもよく、イオン注入プロセスは、約３００℃以上の温度で実施されてもよい。第１の水素取込み量は少なくとも約５原子％であってもよく、第２の水素取込み量は約１原子％以下であってもよい。アモルファスシリコンの層は、窒素取込み量によってさらに特徴付けられてもよく、窒素取込み量は、約０．５原子％以下に低減されてもよい。
かかる技術は、従来のシステムおよび技法を超える多数の利益を提供することができる。例えば、本技術の実施形態は、低減された水素含量によって特徴付けられる膜を作製することができる。さらに、本技術は、水素ガス放出による膜応力または孔隙率の増加を伴うことなく、水素含量を低減することができる。これらおよび他の実施形態を、それらの利点および特徴の多くとともに、以下の説明および添付図面と併せてさらに詳細に記載する。
開示する技術の性質および利点のさらなる理解は、本明細書の残りの部分および図面を参照することによって実現することができる。
本技術のいくつかの実施形態による例示的なプラズマ成膜システムを示す概略断面図である。 本技術のいくつかの実施形態による例示的なイオン注入システムを示す概略断面図である。 本技術のいくつかの実施形態による半導体処理方法の動作を示す図である。
図面のうちいくつかは概略図として含まれる。図面は例示目的のものであって、縮尺通りであると具体的に提示されていない限り、縮尺通りとみなすべきではないことが理解されるべきである。さらに、概略図として、図面は理解を助けるために提供されるものであり、実際の表現と比較してすべての態様または情報を含まないことがあり、例示目的のために誇張した材料を含むことがある。
添付図面において、類似の構成要素および／または特徴は同じ参照記号を有することがある。さらに、同じタイプの様々な構成要素は、参照記号の後に類似の構成要素同士を区別する文字を付すことによって、区別されることがある。明細書において最初の参照記号のみが使用される場合、その説明は、文字にかかわらず同じ最初の参照記号を有する類似の構成要素のいずれにも適用可能である。
半導体デバイスのサイズが減少し続けるにつれて、構造内に含まれる構成膜が、デバイス性能、ならびにデバイスに含まれる他の材料の作製に影響を及ぼすことがある。例えば、シリコン含有膜を形成するプロセスは、シランまたは他のシリコン含有材料を使用してもよい。これらの前駆体は、膜内に取り込まれてもよい水素を含んでもよい。水素を膜に取り込むことによって、処理中のさらなる問題が生じることがある。例えば、膜に取り込まれる水素は熱安定性が低いことがあり、後の処理中にガス放出が生じることがある。さらに、水素は膜応力に影響を及ぼすことがあり、それによって膜の圧縮性が増加することがあり、さらにそれによって膜の層間剥離も生じることがある。最後に、プラズマ内の水素の体積が、成膜プロセスに影響を及ぼすことがあり、形成された膜の粒径および結晶性を増加させることがあり、さらにそれが、アモルファスシリコン膜を形成するための成膜プロセスを困難にすることがある。
水素取込みを低減または補償するため、従来の技術は、成膜パラメータを変更することができ、または是正措置を実施することができる。例えば、成膜が約５００℃以上または約６００℃以上などの高温で実施される場合、水素が成膜中に放出されることがあり、それによって膜の品質および特性を改善することができる。さらに、従来技術は、成膜に続いてアニールを実施することができる。アニールプロセスは、膜を高密度化し、水素が構造から除去されることを可能にすることができる。これらの技法は一部の作製動作中には有効なことがあるが、他のプロセスはサーマルバジェットによって制限されることがある。
例えば、薄膜トランジスタ形成、または様々な他の処理動作の間、アモルファスシリコンがデバイス上またはデバイス内に形成されることがある。これらのデバイスの一部では、下にある材料または構造が、高温の成膜またはアニールと関連付けられた温度に耐えられないことがあり、約５５０℃以下、約５００℃以下、約４５０℃以下、約４００℃以下、またはそれ未満の処理温度に限定されることがある。従来技術は、最大１０原子％またはそれ以上の水素取込みを有する膜の作製に限定されることがある。薄膜トランジスタ形成の場合、水素取込みの増加はトランジスタの移動度または性能に影響することがある。
アモルファスシリコン膜内の水素含量とデバイスの移動度との間には相関が存在することがある。例えば、水素取込みは、膜構造内のシリコン－水素結合の量を増加させることがある。これらの結合は、グレイン間または結晶界面間に境界を形成することがある。境界は、チャネル領域を通って移動する電子および正孔を散乱させることがある場所になり得る。この電子および正孔の散乱は、チャネル材料の移動度および電気的性能を低下させることがある。結果として、熱的に制約された構造の膜への水素取込みを低減することによって、トランジスタまたは他の膜の性能を従来の構造よりも向上させることができる。
本技術は、イオン注入プロセスを実施して、構成成分の結合を壊し、水素を膜から放出することによって、これらの問題を克服する。十分なエネルギーでイオンを注入することによって、水素結合を壊して水素が膜から放出されるのを可能にすることができる。さらに、特定のイオン注入技法を利用することによって、またはイオンドーズを調節することによって、注入中の基板温度、スパッタリング、および材料の影響を制限することができる。
残りの開示は、開示する技術を利用する具体的な成膜プロセスを規定通り特定するが、システムおよび方法が、記載するチャンバまたは他の任意のチャンバで行われ得るような他の成膜およびエッチングプロセスに等しく適用可能であることが、容易に理解されるであろう。したがって、技術は、これらの具体的な成膜プロセスおよびチャンバのみで使用することに限定されるものとみなされるべきではない。開示は、本技術の実施形態によるプロセスを実施するのに使用することができる、可能なチャンバのあるセットについて考察し、その後、本技術の実施形態によるこのシステムに対するさらなる変更および調節について記載する。
図１は、本技術のいくつかの実施形態による例示的な処理チャンバ１００の断面図を示している。この図は、本技術の１つまたは複数の態様を組み込んだ、ならびに／あるいは本技術の実施形態による１つまたは複数の動作を実施するように具体的に構成することができる、システムの概観を示すことができる。チャンバ１００または実施される方法のさらなる詳細は、さらに後述されることがある。チャンバ１００は、本技術のいくつかの実施形態による膜層を形成するのに利用されてもよいが、方法は同様に、膜形成が中で行われてもよい任意のチャンバで実施されてもよいことが理解されるべきである。処理チャンバ１００は、チャンバ本体１０２と、チャンバ本体１０２内部に配設された基板支持体１０４と、チャンバ本体１０２と結合され、基板支持体１０４を処理容積１２０内に封入する蓋アセンブリ１０６とを含んでもよい。基板１０３は、スリット弁またはドアを使用して処理のために従来的に封止されてもよい開口部１２６を通して、処理容積１２０に提供されてもよい。基板１０３は、処理の間、基板支持体の表面１０５上に載置されてもよい。基板支持体１０４は、基板支持体１０４の軸１４４が位置してもよい軸１４７に沿って、矢印１４５によって示されるように回転可能であってもよい。あるいは、基板支持体１０４は、成膜プロセスの間、必要に応じて持ち上げられて回転してもよい。
プラズマプロファイル変換器１１１は、基板支持体１０４上に配設された基板１０３にわたるプラズマ分布を制御するため、処理チャンバ１００内に配設されてもよい。プラズマプロファイル変換器１１１は、チャンバ本体１０２に隣接して配設されてもよく、チャンバ本体１０２を蓋アセンブリ１０６の他の構成要素から分離してもよい、第１の電極１０８を含んでもよい。第１の電極１０８は、蓋アセンブリ１０６の一部であってもよく、または別個の側壁電極であってもよい。第１の電極１０８は、環状またはリング状部材であってもよく、リング電極であってもよい。第１の電極１０８は、処理容積１２０を取り囲む処理チャンバ１００の円周を囲む連続ループであってもよく、または所望に応じて選択された場所において不連続であってもよい。第１の電極１０８はまた、有孔リングもしくはメッシュ電極などの有孔電極であってもよく、または例えば補助ガス分配器などのプレート電極であってもよい。
１つまたは複数のアイソレータ１１０ａ、１１０ｂは、セラミックまたは酸化金属、例えば酸化アルミニウムおよび／もしくは窒化アルミニウムなどの誘電材料であってもよく、第１の電極１０８に接触し、第１の電極１０８をガス分配器１１２から、またチャンバ本体１０２から、電気的および熱的に分離してもよい。ガス分配器１１２は、プロセス前駆体を処理容積１２０内へと分配するためのアパーチャ１１８を画定してもよい。ガス分配器１１２は、ＲＦ発生器、ＲＦ電源、ＤＣ電源、パルスＤＣ電源、パルスＲＦ電源、または処理チャンバと結合されてもよい他の任意の電源など、第１の電力源１４２と結合されてもよい。いくつかの実施形態では、第１の電力源１４２はＲＦ電源であってもよい。
ガス分配器１１２は、導電性ガス分配器または非導電性ガス分配器であってもよい。ガス分配器１１２はまた、導電性および非導電性構成要素で形成されてもよい。例えば、ガス分配器１１２の本体は導電性であってもよく、ガス分配器１１２の面板は非導電性であってもよい。ガス分配器１１２は、図１に示されるような第１の電力源１４２などによって電力供給されてもよく、またはガス分配器１１２は、いくつかの実施形態では接地と結合されてもよい。
第１の電極１０８は、処理チャンバ１００の接地経路を制御してもよい、第１の同調回路１２８と結合されてもよい。第１の同調回路１２８は、第１の電子センサ１３０および第１の電子コントローラ１３４を含んでもよい。第１の電子コントローラ１３４は、可変コンデンサもしくは他の回路素子であってもよく、またはそれを含んでもよい。第１の同調回路１２８は、１つもしくは複数のインダクタ１３２であってもよく、またはそれを含んでもよい。第１の同調回路１２８は、処理中に処理容積１２０内に存在するプラズマ条件下で可変のまたは制御可能なインピーダンスを可能にする、任意の回路であってもよい。図示されるようないくつかの実施形態では、第１の同調回路１２８は、接地と第１の電子センサ１３０との間に並列で結合される第１の回路脚および第２の回路脚を含んでもよい。第１の回路脚は第１のインダクタ１３２Ａを含んでもよい。第２の回路脚は、第１の電子コントローラ１３４と直列で結合される第２のインダクタ１３２Ｂを含んでもよい。第２のインダクタ１３２Ｂは、第１の電子コントローラ１３４と、第１および第２の回路脚の両方を第１の電子センサ１３０に接続するノードとの間に配設されてもよい。第１の電子センサ１３０は、電圧または電流センサであってもよく、処理容積１２０内部のプラズマ条件の閉ループ制御をある程度負担してもよい、第１の電子コントローラ１３４と結合されてもよい。
第２の電極１２２は基板支持体１０４と結合されてもよい。第２の電極１２２は、基板支持体１０４内に埋め込まれるか、または基板支持体１０４の表面と結合されてもよい。第２の電極１２２は、プレート、有孔プレート、メッシュ、ワイヤスクリーン、または導電素子の他の任意の分配配置であってもよい。第２の電極１２２は、同調電極であってもよく、例えば基板支持体１０４の軸１４４内に配設された、導管１４６、例えば５０Ωなどの選択された抵抗を有するケーブルによって、第２の同調回路１３６と結合されてもよい。第２の同調回路１３６は、第２の電子センサ１３８と、第２の可変コンデンサであってもよい第２の電子コントローラ１４０とを有してもよい。第２の電子センサ１３８は、電圧または電流センサであってもよく、第２の電子コントローラ１４０と結合されて、処理容積１２０内のプラズマ条件に対するさらなる制御を提供してもよい。
第３の電極１２４は、バイアス電極および／または静電チャック電極であってもよく、基板支持体１０４と結合されてもよい。第３の電極は、インピーダンス整合回路であってもよいフィルタ１４８を通して、第２の電力源１５０と結合されてもよい。第２の電力源１５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源もしくはバイアス電力、またはそれらもしくは他の電源の組み合わせであってもよい。いくつかの実施形態では、第２の電力源１５０はＲＦバイアス電力であってもよい。
図１の蓋アセンブリ１０６および基板支持体１０４は、プラズマ処理または熱処理用の任意の処理チャンバとともに使用されてもよい。動作の際、処理チャンバ１００は、処理容積１２０内のプラズマ条件のリアルタイム制御を負担してもよい。基板１０３は基板支持体１０４上に配設されてもよく、処理ガスは、任意の所望のフロー計画にしたがって、入口１１４を使用して蓋アセンブリ１０６を通して流されてもよい。ガスは、出口１５２を通って処理チャンバ１００を出てもよい。電力は、ガス分配器１１２と結合されて、処理容積１２０内にプラズマを確立してもよい。基板は、いくつかの実施形態では、第３の電極１２４を使用して電気バイアスを受けてもよい。
処理容積１２０内のプラズマに電流を流すと、電位差をプラズマと第１の電極１０８との間に確立することができる。電位差は、プラズマと第２の電極１２２との間に確立することもできる。次に電子コントローラ１３４、１４０を使用して、２つの同調回路１２８および１３６によって表される接地経路のフロー特性を調節することができる。セットポイントを、第１の同調回路１２８および第２の同調回路１３６に伝達して、成膜速度と中心から縁部までのプラズマ密度の均一性との独立制御をもたらすことができる。電子コントローラが両方とも可変コンデンサである実施形態では、電子センサが可変コンデンサを調節して、成膜速度を最大限にすることと、厚さの不均一性を最小限にすることとを独立して行うことができる。
各同調回路１２８、１３６は、それぞれの電子コントローラ１３４、１４０を使用して調節することができる、可変インピーダンスを有することができる。電子コントローラ１３４、１４０が可変コンデンサである場合、可変コンデンサそれぞれの容量範囲、ならびに第１のインダクタ１３２Ａおよび第２のインダクタ１３２Ｂのインダクタンスは、インピーダンス範囲をもたらすように選ばれてもよい。この範囲は、プラズマの周波数および電圧特性に応じて決まってもよく、各可変コンデンサの容量範囲の最小値を有してもよい。したがって、第１の電子コントローラ１３４の容量が最小値または最大値の場合、第１の同調回路１２８のインピーダンスが高くてもよく、結果として、基板支持体の上で最小限の空中または横方向カバレッジを有するプラズマ形状がもたらされる。第１の電子コントローラ１３４の容量が第１の同調回路１２８のインピーダンスを最小限にする値に近付くと、プラズマの空中カバレッジが最大値まで成長して、基板支持体１０４の作動エリア全体を有効に網羅することができる。第１の電子コントローラ１３４の容量が最小インピーダンス設定から逸脱するにつれて、プラズマ形状がチャンバ壁から収縮することがあり、基板支持体の空中カバレッジが減退することがある。第２の電子コントローラ１４０は類似の効果を有してもよく、第２の電子コントローラ１４０の容量を変化させることができるように、基板支持体の上のプラズマの空中カバレッジを増減させる。
電子センサ１３０、１３８は、それぞれの回路１２８、１３６を閉ループで同調するのに使用することができる。電流または電圧のセットポイントは、使用されるセンサのタイプに応じて、各センサにインストールされてもよく、センサは、セットポイントからの逸脱を最小限にするように、それぞれの電子コントローラ１３４、１４０に対する調節を決定する、制御ソフトウェアを備えてもよい。結果として、処理の間にプラズマ形状が選択され動的に制御されてもよい。上述の考察は、可変コンデンサであってもよい電子コントローラ１３４、１４０に基づくが、調節可能なインピーダンスを有する同調回路１２８および１３６を提供するのに、調節可能な特性を有する任意の電子構成要素が使用されてもよいことが理解されるべきである。
図２は、本技術のいくつかの実施形態による例示的なイオン注入システム２００の概略断面図を示している。システム２００は、膜内の結合を壊し、水素が基板上の形成層から放出されるのを可能にするなど、膜層の特性を変更することができる、膜層への電子またはイオンの注入に利用されてもよい。システム２００は、本技術のいくつかの実施形態で使用されてもよい、ビームラインイオン注入チャンバの単なる一例であることが理解されるべきである。プラズマドーピングチャンバまたは他の注入システムを含む、イオン注入を行うことを可能にする様々な他のチャンバが、本技術の実施形態で利用されてもよい。例えば、イオン注入システム２００は、使用されてもよい装置のほんの一例である。本技術の実施形態では、従来のプラズマ処理装置が使用されてもよく、パターンビーム、パルス状もしくは連続であってもよい電子ビーム、ラスタ走査、可変走査、および他の任意のイオンもしくは電子注入方法が使用されてもよい。特定の態様によれば、１つまたは複数のエネルギー粒子ビームは、円筒形状のビーム、複数の隣接するもしくは重なり合う円筒状のビーム、または連続する長方形状のビームを含むリボン形状のビームを含んでもよい。１つまたは複数のエネルギー粒子ビームは、処理の間、基板に対して動かされてもよく、ならびに／あるいは処理の間、基板をエネルギー粒子ビームに対して動かすことができる。
プラズマ処理システム２００は、処理チャンバ２０２と、プラテン２３４と、ソース２０６と、修正要素２０８とを含んでもよい。プラテン２３４は、基板２３８を支持するために処理チャンバ２０２内に位置付けられてもよい。プラテン２３４はアクチュエータと結合されてもよく、それによって、走査運動の間、プラテン２３４を１つまたは複数の水平および／または垂直方向に移動または並進させることを可能にしてもよい。走査運動は、修正要素２０８に対して実質的に平行であってもよい、単一の水平面内で実施されてもよい。ソース２０６は、処理チャンバ２０２内でプラズマ２４０を発生させるように構成されてもよい。修正要素２０８は一対の絶縁体２１２、２１４を含んでもよく、それら絶縁体の間に水平方向の間隔Ｇを有するギャップを画定してもよい。絶縁体２１２、２１４は、様々な絶縁材料もしくは半導体材料であるかまたはそれを含んでもよい。いくつかの実施形態では、要素はあるいは導電性材料であってもよい。修正要素はまた、イオン２０１を基板２３８に向かって方向付けることができるような、絶縁体２１２、２１４に対する位置に配設された、指向性要素２１３を含んでもよい。
動作の際、ガス源２８８はイオン性ガスを処理チャンバ２０２に供給してもよい。イオン性ガスの例は、１つもしくは複数の構成要素またはイオンを含む、様々な前駆体であるかまたはそれを含んでもよい。例えば、前駆体は、単独でまたは組み合わせで、ヘリウム、水素、ネオン、アルゴン、クリプトン、フッ素、炭素、ホウ素、窒素、または他の任意の元素もしくは元素の組み合わせを含む、イオン化されて１つもしくは複数のイオンを作製してもよい、任意の材料もしくは複数材料を含んでもよい。ソース２０６は、処理チャンバ２０２に提供されるガスを励起しイオン化することによって、プラズマ２４０を発生させてもよい。イオン２０１は、プラズマシース２４２にわたってプラズマ２４０から引き付けられてもよい。例えば、バイアス源２９０は、基板２３８をバイアスして、プラズマシース２４２にわたってプラズマ２４０からイオン２０１を引き付けるように構成されてもよい。バイアス源２９０は、ＤＣ電圧バイアス信号を提供するＤＣ電源、またはＲＦバイアス信号を提供するＲＦ電源であってもよい。
修正要素２０８は、プラズマシース２４２内の電界を修正して、プラズマ２４０とプラズマシース２４２との間の境界２４１の形状を制御してもよい。修正要素２０８は、いくつかの実施形態では、絶縁体２１２、２１４と指向性要素２１３とを含んでもよい。絶縁体２１２、２１４および指向性要素２１３は、石英、アルミナ、窒化ホウ素、ガラス、窒化シリコン、または様々な他の好適な材料などの材料から作製されてもよい。指向性要素２１３がプラズマシース２４２内の電界を変更することができるので、プラズマ２４０とプラズマシース２４２との間の境界２４１は、絶縁体２１２、２１４に対する指向性要素２１３の配置に依存してもよい。
軌道経路２７１をたどるイオンは、面２５１に対して約＋θ法線の角度で基板２３８に衝突することができる。軌道経路２６９をたどるイオンは、面２５１に対して約－θ法線の角度で基板４３８に衝突することができる。したがって、面２５１に対して法線方向である入射角の範囲は、約＋１°～約＋６５°および約－１°～約－６５°であってもよく、いくつかの実施形態では０°を除外してもよい。例えば、面２５０に対して法線方向である入射角の第１の範囲は約＋５°～約＋６５°であってもよく、入射角の第２の範囲は約－５°～約－６５°であってもよい。いくつかの実施形態では、面２５１に対する入射角の第１の範囲は約－１０°～約－２０°であってもよく、面４５１に対する入射角の第２の範囲は約＋１０°～約＋２０°であってもよい。加えて、いくつかの実施形態では、経路２６９および２７１から生じるイオン軌道は互いに交差してもよい。指向性要素２１３の位置付け、絶縁体２１２、２１４の間の水平方向間隔、面２５１の上方での絶縁体２１２、２１４の垂直方向間隔、指向性要素２１３および絶縁体２１２、２１４の誘電定数、ならびに他のプラズマ処理パラメータを含んでもよい、多数の因子に応じて、入射角（θ）の範囲は、いくつかの実施形態では、約＋８９°～約－８９°であってもよく、０°を除外してもよい。
概して、基板上の膜に提供されるイオンは、膜の様々な特性を変更してもよい。入射角の範囲は、基板２３８上における３Ｄ特徴のアスペクト比に基づいて選択されてもよい。例えば、例示を明瞭にするためにサイズが強調されているトレンチ２４４の側壁２４７は、従来のプラズマ処理装置および手順よりも均一に、イオン２０１によって処理されてもよい。アスペクト比は、側壁２４７の間のピッチと基板２３８から延在する側壁２４７の高さとの関係として定義されてもよく、側壁２４７に対してより均一な処理を提供するのに、イオン２０１が提供される角度を決定し得る。例えば、面２５１に対して法線方向であって側壁２４７に衝突するように適合された入射角の第１の範囲は、約＋６０°～約＋９０°であってもよく、入射角の第２の範囲は約－６０°～約－９０°であってもよい。様々な異なる角度が同様に採用されてもよい。いくつかの実施形態では、イオン２０１が提供されてもよい角度は、側壁２４７の下方の材料、例えば基板２３８または絶縁体との接触を回避するように選択されてもよい。
図３は、本技術のいくつかの実施形態による処理方法３００の例示的動作を示している。方法は、上述の処理チャンバ１００および／または２００を含む、様々な処理チャンバ内で実施されてもよい。方法３００は、フロントエンド処理、成膜、エッチング、研磨、洗浄、または記載する動作に先立って実施されてもよい他の任意の動作を含む、規定する方法動作の開始に先立つ１つまたは複数の動作を含んでもよい。方法は、本技術による方法と具体的に関連付けられてもよく、または関連付けられなくてもよい、図面に示すような複数の任意の動作を含んでもよい。例えば、動作の多くは、半導体プロセスのより広い範囲を提供するために記載されるが、本技術にとって重要ではなく、またはさらに後述するように代替方法によって実施されてもよい。
方法３００は、特定の作製動作に対して、半導体構造を展開する任意の動作を伴ってもよい。いくつかの実施形態では、方法３００はベース構造上で実施されてもよいが、いくつかの実施形態では、方法は他の材料形成または除去に続いて実施されてもよい。例えば、様々な成膜、マスキング、または除去動作が、任意のトランジスタ、メモリ、または他の構造的態様を基板上に作製するのに実施されてもよい。基板は、半導体処理チャンバの処理領域内に位置付けられてもよい、基板支持体上に配設されてもよい。動作は、方法３００の態様が実施されてもよい同じチャンバ内で実施されてもよく、あるいは１つまたは複数の動作が、方法３００の動作が実施されてもよいチャンバと同様のプラットフォーム上、または他のプラットフォーム上の、１つもしくは複数のチャンバ内で実施されてもよい。
いくつかの実施形態では、方法３００は、動作３０５で、アモルファスシリコンの層を基板上に形成することを含んでもよい。形成または成膜は、シランまたは他のシリコン含有材料など、様々な前駆体を使用して実施されてもよく、いくつかの実施形態では、送達されるシリコン含有前駆体は水素も含んでもよい。結果として、アモルファスシリコンの成膜または形成された層は、第１の水素取込み量によって特徴付けることができる。本技術は、アモルファスシリコンなどのシリコン膜に限定されなくてもよいことが理解されるべきである。本技術はまた、半導体基板上に形成された様々な膜における水素管理を包含してもよい。結果として、アモルファスシリコン層は、本技術が適用され得るほんの一例の膜としてみなされるべきである。
アモルファスシリコンの層は、いくつかの実施形態では薄膜トランジスタ構造を含んでもよい、様々な構造の一部であってもよい。例えば、いくつかの実施形態では、アモルファスシリコンの層は、基板の上に形成された膜の積層体における複数層のうち１つであってもよい。いくつかの実施形態では、アモルファスシリコンの層は、他のシリコン含有層もしくは他の材料層など、材料の他の層とともに含まれるか、またはそれらの間に含まれてもよい。いくつかの薄膜トランジスタ構造では、アモルファスシリコン層はドープアモルファスシリコンの層の間に形成されてもよい。例えば、アモルファスシリコンの層の上方および／または下方の１つまたは複数の層は、リン、ホウ素、ヒ素、または他の材料などのドーパントを用いて形成されてもよい。ドーパントは、ｎ型材料層を形成してもよく、したがって、薄膜トランジスタ構造は、形成されたアモルファスシリコン層のどちらかの側に配設されるｎ型ドープアモルファスシリコンを含んでもよい。アモルファスシリコン層を含む積層体の各層は、約５００ｎｍ以下の膜厚によって特徴付けられてもよく、約４００ｎｍ以下、約３５０ｎｍ以下、約３００ｎｍ以下、約２５０ｎｍ以下、約２００ｎｍ以下、約１５０ｎｍ以下、約１００ｎｍ以下、約５０ｎｍ以下、またはそれ未満の膜厚によって特徴付けられてもよい。
上述したように、本技術のいくつかの実施形態は、約５５０℃以下、約５００℃以下、約４５０℃以下、約４００℃以下、約３５０℃以下、約３００℃以下、またはそれ未満のサーマルバジェットによって特徴付けられる、材料または構造の上に形成された膜を包含してもよい。したがって、アモルファスシリコンの層は、いくつかの実施形態では、下にある材料に適応するように、これらの温度のいずれかもしくはそれ未満で形成されてもよく、いくつかの実施形態では、方法３００のすべての動作を含む１つまたは複数の動作は、これらの温度のいずれかもしくはそれ未満で実施されてもよく、処理されている基板は、処理全体を通してこれらの温度のいずれか未満もしくはその付近で維持されてもよい。形成中の処理圧は、いくつかの実施形態では約１Ｔｏｒｒ以上であってもよく、約２Ｔｏｒｒ～約２０Ｔｏｒｒであってもよい。膜はまた、シランまたは他の二元シリコン－水素化合物などの任意のシリコン含有材料、ならびに任意のシリコンおよび水素含有前駆体を用いて形成されてもよい。結果として、形成された層は第１の水素取込み量によって特徴付けることができる。より高温の成膜およびアニールは、いくつかの構造に対しては実現可能でないことがあるため、水素取込みは、最大約３原子％もしくはそれ以上、約５原子％以上、約７原子％以上、約１０原子％以上、またはそれを超過してもよい。これは、応力効果およびその後のガス放出を含む、上述した問題のいずれかをもたらすことがある。
膜形成に続いて、いくつかの実施形態では、アモルファスシリコンの層が上に形成された基板が、任意の動作３１０で、第１の処理チャンバから第２の処理チャンバへと移送されてもよい。例えば、アモルファスシリコン層の形成または成膜は、チャンバ１００、またはシリコン含有材料が中で成膜されてもよい他の任意の成膜チャンバなど、第１のチャンバ内で実施されてもよい。成膜に続いて、基板は、イオン注入プロセスのために第２のチャンバへと移動されてもよい。第２のチャンバは、第１のチャンバと同じプラットフォームまたはツール上に含まれてもよいが、いくつかの実施形態では、基板はイオン注入プロセスのためにツール間で移動されてもよい。
動作３１５で、ビームラインイオン注入などのイオン注入プロセスが、アモルファスシリコン層を含む、基板の１つまたは複数の層に対して実施されてもよい。加えて、プラズマドーピングプロセスが実施されてもよい。イオン注入と呼ばれるが、プロセスは、形成された膜内の結合を壊し、材料を膜から放出するのにイオン注入が実施される、またイオン注入プロセスのイオンを放出することを含んでもよい、イオン修正を伴ってもよい。プロセスは、ビームラインイオン注入プロセス、プラズマドーピング注入プロセス、または上述したような他の任意の注入を含んでもよい。イオン注入プロセスは、膜の特性を修正するのに実施されてもよい。例えば、いくつかの実施形態では、イオン注入は、材料の層内のシリコン－水素結合を壊すために実施されてもよく、それによって水素が膜から除去されることを可能にしてもよい。多層積層体では、イオン注入プロセスは、積層体の１つまたは複数の層に侵入するように調整され、それによって水素が、ドープおよび非ドープの材料のすべての層を含む複数の層において低減されることを可能にしてもよい。
イオン注入プロセスは、実施されるプロセスに応じて、低圧で実施されてもよい。例えば、プラズマドーピングイオン注入は、約１００ｍＴｏｒｒ以下、約１０ｍＴｏｒｒ以下、約１ｍＴｏｒｒ以下、またはそれ未満のチャンバ圧で実施されてもよい。ビームラインイオン注入は、約０．１ｍＴｏｒｒ以下、約０．０５ｍＴｏｒｒ以下、約０．０１ｍＴｏｒｒ以下、またはそれ未満のはるかに低いチャンバ圧で実施されてもよい。これらの低圧動作は、フィルム構造を通してイオンを透過させるのを容易にすることができる。イオン注入プロセスは、約２５℃～約５５０℃などの様々な基板温度で実施されてもよい。例示のビームラインイオン注入種は、アモルファスシリコンと結合しない、ヘリウム、ネオン、またはアルゴンなどの不活性材料を含んでもよい。加えて、シリコン種が使用されてもよく、材料をｎまたはｐ型にする材料をドーピングすることなく、アモルファスシリコンと結合してもよい。イオン注入のエネルギー範囲は使用される種によって決まり得る。例えば、ヘリウムなどの比較的軽い種の場合、エネルギー範囲は、シリコンなどの重い種の場合よりも低くてもよい。軽い種から重い種に関して、注入エネルギー範囲は約５００ｅＶ～３００ｋｅＶであってもよく、注入用量は約１ｅ１３～１ｅ１６イオン／ｃｍ２の範囲であってもよい。例えば、約３００ｋｅＶのエネルギーでドーズされるヘリウムは、最大２μｍ以上のアモルファスシリコンを修正することができるが、シリコン種が修正するのは１μｍ未満であろう。
プロセスが実施されてもよい温度は、イオンのエネルギーに影響を及ぼすことがあり、いくつかの実施形態では、高温イオン注入が実施されてもよく、それによってシリコン－水素結合の破壊を促してもよい。例えば、いくつかの実施形態では、水素の十分な除去は、約２００℃以上の温度で行われてもよく、約２５０℃以上、約３００℃以上、約３５０℃以上、約４００℃以上、約４５０℃以上、またはそれよりも高い温度で行われてもよいが、いくつかの実施形態では、イオン注入プロセスは、上述したサーマルバジェット温度よりも低温またはその付近で実施されてもよい。プラズマドーピングが実施される場合、ドーピングバイアス電圧は約５００ｅＶ～１０ｋｅＶ以上の範囲であってもよい。バイアス電圧を増加させることによって、より厚い膜を修正することができる。１つの非現定例として、バイアス電圧が１０ｋＶに近いほど、ヘリウムなどのより軽い種を使用して、１００ｎｍ～２００ｎｍの厚さによって特徴付けられる膜を修正することができる。プラズマドーピングは、５ｅ１５～１ｅ１７イオン／ｃｍ２の範囲で実施されてもよい。プラズマドーピングはまた、約２５℃～約５００℃の温度範囲で実施されてもよい。
イオン注入は、様々な前駆体から作製されたイオンを使用してもよい。例えば、いくつかの実施形態では、イオン注入はヘリウムを用いて実施されてもよく、ヘリウムは比較的軽いイオンとして１００ｎｍ以上の構造を通って簡単に延在することができ、それによって膜内のさらに深いところにある水素を除去するのを可能にすることができる。ヘリウムイオン注入は、より高出力で実施されてもよく、それにより、膜内の結合破壊が容易になって、水素の除去を可能にすることができる。ヘリウムは、イオン注入を実施することができる場合、膜内に捕捉され、したがってヘリウムの放出を容易にする傾向があるので、イオン注入は、約２５０℃以上、約３００℃以上、またはそれよりも高い温度で実施されてもよい。いくつかの実施形態では、シリコンイオンは、様々なシリコン含有前駆体からのイオン注入プロセスで使用されてもよい。シリコンは、より重い質量によって特徴付けられてもよく、それによって、いくつかの実施形態では、結合破壊を容易にしてもよい。結果として、より低温でより注入エネルギーが高いプロセスが、シリコンを用いて実施されてもよい。同様に、修正されている膜はアモルファスシリコンであってもよいので、シリコンイオンは膜のドーパントとして動作しないことがあり、捕捉または取込みが、作製される膜に悪影響を及ぼさないことがある。加えて、より重いイオンを用いて注入深さの制御をより簡単にすることができ、したがって、注入および修正の深さに対する制御の改善をもたらすことができる。例えば、プロセスは、薄膜トランジスタ構造の１つまたは複数の層に影響を及ぼすように制御されてもよいが、下にある構造への侵入が最小限を超えないように制限されてもよい。
ある量の高密度化が、膜を通した水素の除去および結合の再形成に基づいて、膜において生じてもよい。したがって、いくつかの実施形態では、イオン修正プロセス後の膜の厚さは、成膜後の層または膜の厚さの約９９％以下であってもよい。いくつかの実施形態では、厚さは、成膜後の膜の厚さの約９８％以下であってもよく、約９７％以下、約９６％以下、約９５％以下、約９４％以下、約９３％以下、約９２％以下、約９１％以下、約９０％以下、またはそれ未満であってもよいが、イオン修正後の層の厚さは、約８０％以上、約８５％以上、約８７％以上、約９０％以上、約９２％以上、約９５％以上、またはそれを超える厚さで維持されてもよい。
イオン注入のドーズは他のプラズマ促進プロセスよりも制御することができるので、形成された膜のスパッタリングが制限されてもよい。例えば、いくつかの実施形態では、イオンのドーズ量は、約１×１０１６イオン／ｃｍ２以上であってもよく、約１×１０１７イオン／ｃｍ２以上、約１×１０１８イオン／ｃｍ２以上、またはそれを超える量であってもよい。プラズマドーピング注入は、ビームライン注入よりも高いドーズによって特徴付けられてもよく、それによって、ヘリウムを用いて結合を壊し、水素を膜から放出することを容易にしてもよい。イオン注入が実施される際、層内の水素の量は、動作３２０で、第１の水素取込み量よりも少なくてもよい第２の水素取込み量まで低減されてもよい。第２の水素取込み量、即ち薄膜トランジスタまたはアモルファスシリコン層のいずれかの層に残っている量は、約５原子％以下であってもよく、約３原子％以下、約１原子％以下、約０．５原子％以下、またはそれ未満であってもよい。
アモルファスシリコン層または任意の薄膜トランジスタ層内の他の材料も、低減または除去されてもよい。例えば、いくつかの実施形態では、窒素が成膜後の膜内に取り込まれてもよい。窒素は、成膜環境中に存在してもよく、またはチャンバシーズニング材料内に取り込まれてもよく、それにより、形成された膜を窒素取込みに暴露してもよい。いくつかの実施形態では、イオン注入プロセスは同様に、窒素を１つまたは複数の層から除去してもよく、膜内の窒素取込み量を約１原子％以下に低減してもよく、窒素取込みを、約０．５原子％以下、約０．３原子％以下、約０．１原子％以下、またはそれ未満に低減してもよい。イオン注入または修正プロセスを利用することによって、膜内の水素取込みは成膜後のレベルから低減されてもよく、それにより、成膜された材料の電気的性能を向上させてもよい。加えて、イオン注入技法を利用することによって、水素除去がより低温で行われてもよく、それにより、サーマルバジェットによって制約されることがある構造に適応してもよい。
上記の記載では、説明目的で、本技術の様々な実施形態の理解を提供するために、多数の詳細について説明してきた。しかしながら、特定の実施形態はこれらの詳細の一部を含まずに、または追加の詳細を含んで実践されてもよいことが、当業者には明白となるであろう。
いくつかの実施形態を開示してきたが、実施形態の趣旨から逸脱することなく、様々な修正、代替の構成、および等価物が使用されてもよいことが、当業者には認識されるであろう。加えて、本技術を不必要に曖昧にすることを回避するために、多くの良く知られているプロセスおよび要素について記載してこなかった。したがって、上述の記載は技術の範囲を限定するものとみなされるべきではない。
値の範囲が提供される場合、文脈による別段の明示がない限り、その範囲の上限と下限との間の中間の各値も、下限の単位の最も小さい小数部まで、具体的に開示されているものと理解される。提示された範囲内の任意の提示された値または提示されていない中間値、およびその提示された範囲内の他の任意の提示された値または中間値の間の、いずれのより狭い範囲も包含される。それらのより小さい範囲の上限および下限は、独立して範囲に含まれてもまたは範囲から除外されてもよく、より小さい範囲に上下限のどちらかが含まれる、どちらも含まれない、または両方が含まれる各範囲も技術に包含され、提示された範囲における任意の具体的に除外される限界の対象となる。提示された範囲が限界の一方または両方を含む場合、これらの含まれる限界のどちらかまたは両方を除外した範囲も含まれる。
本明細書および添付の特許請求の範囲で使用するとき、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈による別段の明示がない限り、複数形を含む。したがって、例えば、「前駆体」に対する言及は複数のかかる前駆体を含み、「層」に対する言及は、１つまたは複数の層、および当業者には知られているその均等物を含み、その他も同様である。
また、「備える」、「備えている」、「含有する」、「含有している」、「含む」、および「含んでいる」という単語は、本明細書および以下の特許請求の範囲で使用されるとき、提示される特徴、整数、構成要素、または動作が存在することを指定しようとするものであるが、１つもしくは複数の他の特徴、整数、構成要素、動作、作用、または群の存在または追加を除外しない。

Claims (20)

  1. 第１の水素取込み量によって特徴付けられるアモルファスシリコンの層を、半導体基板上に形成することと、
    前記アモルファスシリコンの層に対してイオン注入プロセスを実施することと、
    前記第１の水素取込み量よりも少ない第２の水素取込み量まで、水素を前記アモルファスシリコンの層から除去することと
    を含む、半導体処理方法。
  2. 前記半導体処理方法の間、前記半導体基板が約４５０℃以下の温度で維持される、請求項１に記載の半導体処理方法。
  3. 前記イオン注入プロセスが約３００℃以上の温度で実施される、請求項１に記載の半導体処理方法。
  4. 前記イオン注入プロセスが、ヘリウム、ネオン、アルゴン、またはシリコンのイオンを用いて実施される、請求項３に記載の半導体処理方法。
  5. 前記イオン注入プロセスが、ビームラインイオン注入プロセスまたはプラズマドーピング注入プロセスを含む、請求項１に記載の半導体処理方法。
  6. 前記第２の水素取込み量が約１原子％以下である、請求項１に記載の半導体処理方法。
  7. 第１の水素取込み量によって特徴付けられるアモルファスシリコンの層を備える薄膜トランジスタを、半導体基板上に形成することと、
    前記半導体基板をビームラインイオン注入チャンバまたはプラズマドーピングチャンバへと移送することと、
    前記薄膜トランジスタに対してビームラインイオン注入またはプラズマドーピングプロセスを実施することと、
    前記第１の水素取込み量よりも少ない第２の水素取込み量まで、水素の量を前記アモルファスシリコンの層から低減することと
    を含む、半導体処理方法。
  8. 前記薄膜トランジスタが、前記アモルファスシリコンの層と、ドープまたは非ドープのアモルファスシリコンの１つまたは複数の層とを含む、多層積層体を含む、請求項７に記載の半導体処理方法。
  9. 前記多層積層体が、ドープアモルファスシリコンの少なくとも１つの層を含み、前記ドープアモルファスシリコンのドーパントが、リン、ホウ素、またはヒ素のうち１つまたは複数を含む、請求項８に記載の半導体処理方法。
  10. 前記薄膜トランジスタが約１００ｎｍ以上の厚さによって特徴付けられる、請求項７に記載の半導体処理方法。
  11. 前記アモルファスシリコンの層が約５００℃以下の温度で形成され、前記ビームラインイオン注入プロセスまたは前記プラズマドーピングが約５５０℃以下の温度で実施される、請求項７に記載の半導体処理方法。
  12. 前記ビームラインイオン注入または前記プラズマドーピングプロセスが約３００℃以上の温度で実施される、請求項１１に記載の半導体処理方法。
  13. 前記ビームラインイオン注入または前記プラズマドーピングプロセスが、ヘリウム、ネオン、アルゴン、またはシリコンのイオンを用いて実施される、請求項７に記載の半導体処理方法。
  14. 前記第２の水素取込み量が約１原子％以下である、請求項７に記載の半導体処理方法。
  15. 前記薄膜トランジスタ全体の水素取込み量が約１原子％以下に低減される、請求項１４に記載の半導体処理方法。
  16. 第１の半導体処理チャンバ内で半導体基板上に薄膜トランジスタを形成することであって、前記薄膜トランジスタが、第１の水素取込み量によって特徴付けられるアモルファスシリコンの層を備え、前記アモルファスシリコンの層が、少なくとも２つの追加の材料層の間に配設される、薄膜トランジスタを形成することと、
    前記半導体基板を前記第１の半導体処理チャンバからイオン注入チャンバへと移送することと、
    ビームラインイオン注入プロセスまたはプラズマドーピング注入プロセスを含むイオン注入プロセスを、前記薄膜トランジスタに対して実施することと、
    前記第１の水素取込み量よりも少ない第２の水素取込み量まで、水素の量を前記アモルファスシリコンの層から低減することと
    を含む、半導体処理方法。
  17. 前記少なくとも２つの追加の材料層が、ドープアモルファスシリコンの１つまたは複数の層を含み、前記ドープアモルファスシリコンのドーパントが、リン、ホウ素、またはヒ素を含む、請求項１６に記載の半導体処理方法。
  18. 前記アモルファスシリコンの層が約５００℃以下の温度で形成され、前記イオン注入プロセスが約３００℃以上の温度で実施される、請求項１６に記載の半導体処理方法。
  19. 前記第１の水素取込み量が少なくとも約５原子％であり、前記第２の水素取込み量が約１原子％以下である、請求項１６に記載の半導体処理方法。
  20. 前記アモルファスシリコンの層が、窒素取込み量によってさらに特徴付けられ、前記窒素取込み量が約０．５原子％以下に低減される、請求項１６に記載の半導体処理方法。
JP2023504256A 2020-07-21 2021-07-21 アモルファスシリコン中への水素取込み低減のためのイオン注入 Pending JP2023535408A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063054320P 2020-07-21 2020-07-21
US63/054,320 2020-07-21
PCT/US2021/042610 WO2022020496A1 (en) 2020-07-21 2021-07-21 Ion implantation for reduced hydrogen incorporation in amorphous silicon

Publications (1)

Publication Number Publication Date
JP2023535408A true JP2023535408A (ja) 2023-08-17

Family

ID=79729839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023504256A Pending JP2023535408A (ja) 2020-07-21 2021-07-21 アモルファスシリコン中への水素取込み低減のためのイオン注入

Country Status (6)

Country Link
US (1) US20230298892A1 (ja)
JP (1) JP2023535408A (ja)
KR (1) KR20230041099A (ja)
CN (1) CN115943480A (ja)
TW (1) TWI783583B (ja)
WO (1) WO2022020496A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR101328881B1 (ko) * 2006-12-07 2013-11-13 엘지디스플레이 주식회사 이온 주입 장치, 이온 주입 방법, 액정표시장치 및 그 제조방법
KR101748404B1 (ko) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2012154373A2 (en) * 2011-05-11 2012-11-15 Applied Materials, Inc. Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
CN105070686B (zh) * 2015-08-20 2018-03-30 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板结构
US11087987B2 (en) * 2018-10-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
TW202209441A (zh) 2022-03-01
KR20230041099A (ko) 2023-03-23
TWI783583B (zh) 2022-11-11
WO2022020496A1 (en) 2022-01-27
US20230298892A1 (en) 2023-09-21
CN115943480A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US11365476B2 (en) Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
US20090280628A1 (en) Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
US11615966B2 (en) Flowable film formation and treatments
JP2023500375A (ja) 材料の表面粗さを減少させる方法
TW201250049A (en) Ion-assisted direct growth of porous materials
US20230298892A1 (en) Ion implantation for reduced hydrogen incorporation in amorphous silicon
US11894228B2 (en) Treatments for controlling deposition defects
US20220216048A1 (en) Doped silicon nitride for 3d nand
US20230309300A1 (en) Electrical improvements for 3d nand
US11355354B1 (en) Thermal deposition of doped silicon oxide
US20240234128A1 (en) Directional selective fill for silicon gap fill processes
US11935751B2 (en) Boron nitride for mask patterning
US11862458B2 (en) Directional selective deposition
US20230090426A1 (en) Germanium and silicon stacks for 3d nand
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
JP2023536650A (ja) 薄膜層のパルス化プラズマ堆積
US20210134592A1 (en) Surface encasing material layer
WO2024151423A1 (en) Directional selective fill for silicon gap fill processes
KR20100126418A (ko) 감소된 폴리실리콘 게이트의 손실 및 감소된 입자 증착에 의한 플라즈마 침적 이온 주입 프로세스