JP2023536650A - 薄膜層のパルス化プラズマ堆積 - Google Patents

薄膜層のパルス化プラズマ堆積 Download PDF

Info

Publication number
JP2023536650A
JP2023536650A JP2023507836A JP2023507836A JP2023536650A JP 2023536650 A JP2023536650 A JP 2023536650A JP 2023507836 A JP2023507836 A JP 2023507836A JP 2023507836 A JP2023507836 A JP 2023507836A JP 2023536650 A JP2023536650 A JP 2023536650A
Authority
JP
Japan
Prior art keywords
plasma
semiconductor processing
power
less
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023507836A
Other languages
English (en)
Inventor
コカン チャンドラ ポール，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/986,897 external-priority patent/US12131903B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023536650A publication Critical patent/JP2023536650A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本書の技術の例は半導体処理方法を含み、この方法は、半導体処理チャンバの処理領域内で堆積前駆体からプラズマを生成することを含みうる。プラズマは、第１デューティサイクルで作動している電源からプラズマ電力が供給される第１期間中に、供給電力で生成されうる。方法は、第１期間の後に、電源を第１デューティサイクルから第２デューティサイクルに移行させることを更に含みうる。生成されたプラズマから、半導体処理チャンバの処理領域内で基板上に層が堆積されうる。この層は、堆積されると、５０Å以下の厚さによって特徴付けられうる。例示的な堆積前駆体は一又は複数のシリコン含有前駆体を含んでよく、基板上に堆積される例示的な層は、アモルファスシリコン層を含みうる。【選択図】図３

Description

関連出願の相互参照
［０００１］この出願は、２０２０年８月６日出願の「ＰＵＬＳＥＤ－ＰＬＡＳＭＡ ＤＥＰＯＳＩＴＩＯＮ ＯＦ ＴＨＩＮ ＦＩＬＭ ＬＡＹＥＲＳ（薄膜層のパルス化プラズマ堆積）」と題された米国特許出願第１６／９８６，８９７号に対する優先権を主張するものであり、米国特許出願第１６／９８６，８９７号の全体が参照により本書に援用されている。
［０００２］本書の技術は、半導体処理のための方法及びシステムに関する。より具体的には、本書の技術は、半導体材料の薄膜を作製するためのシステム及び方法に関する。
［０００３］集積回路は、基板表面上に複雑にパターニングされた材料層を作製する処理によって可能になる。基板上にパターニングされたされた材料を作製するには、材料を形成し、除去するための制御された方法が必要になる。デバイスサイズが継続的に縮小するにつれて、膜の特性がデバイス性能には与える影響は増大しうる。材料の層を形成するために使用される材料は、作製されるデバイスの動作特性に影響を与えうる。材料の厚さが継続的に減少するにつれて、堆積済みの（ａｓ－ｄｅｐｏｓｉｔｅｄ）膜の特性がデバイス性能に与える影響はより大きなものになりうる。
［０００４］ゆえに、高品質なデバイス及び構造体を作製するために使用されうる、改良型のシステム及び方法が必要とされている。本書の技術は、かかる必要性及びその他の必要性に対処するものである。
［０００５］本書の技術の実施形態は半導体処理方法を含み、この方法は、半導体処理チャンバの処理領域内で堆積前駆体からプラズマを生成することを含みうる。プラズマは、第１デューティサイクルで作動している電源からプラズマ電力が供給される第１期間中に、供給電力で生成されうる。方法は、第１期間の後に、電源を第１デューティサイクルから第２デューティサイクルに移行させることを更に含みうる。半導体処理チャンバの処理領域内で、生成されたプラズマから、基板上に層が堆積されうる。この層は、堆積されると、５０Å以下の厚さによって特徴付けられうる。
［０００６］例示的な実施形態では、基板上に層を堆積させるためのプラズマを生成するために使用されるプラズマ電力は、約４ワット以下の有効電力を有しうる。第１デューティサイクルでプラズマ電力が作動している第１期間は、約２秒以下でありうる。第２デューティサイクルでプラズマ電力が維持される第２期間があってよく、この第２期間は、第１デューティサイクルでプラズマ電力が作動している第１期間より長いものでありうる。例示的な実施形態は、第１デューティサイクルが２０％以上であり、第２デューティサイクルが５％以下であることを含む。例示的な堆積前駆体は一又は複数のシリコン含有前駆体を含んでよく、基板上に堆積される例示的な層は、一又は複数のシリコン含有層を含みうる。
［０００７］半導体処理方法の追加的な実施形態は、半導体処理チャンバの処理領域内で、堆積前駆体からプラズマを生成することを含みうる。プラズマは、第１ピーク電力レベルで作動している電源からプラズマ電力が供給される第１期間中に、供給電力で生成されうる。方法は、第１期間の後に、電源を第１ピーク電力レベルから第２ピーク電力レベルに移行させることを更に含みうる。半導体処理チャンバの処理領域内で、生成されたプラズマから、基板上に層が堆積されうる。この層は、堆積されると、５０Å以下の厚さによって特徴付けられうる。
［０００８］例示的な実施形態では、電源から供給される第１ピーク電力レベルは、約６０ワット以下でありうる。プラズマ電力は、約１０ｋＨｚ以下でパルス化されたプラズマ周波数で供給されてよく、約４ワット以下の有効電力を有しうる。例示的な堆積前駆体は一又は複数のシリコン含有前駆体を含んでよく、基板上に堆積される例示的な層は、アモルファスシリコン層を含みうる。
［０００９］半導体処理方法の更なる追加的な実施形態は、堆積前駆体を半導体処理チャンバの処理領域内に流入させることを含みうる。堆積プラズマは、堆積前駆体で生成されてよく、第１期間にわたって作動する第１供給電力を用いて生成され（ｓｔｒｕｃｋ）うる。プラズマは、第２期間にわたって作動する第２供給電力を用いて維持されうる。方法は、半導体処理チャンバの処理領域内で、生成されたプラズマから、基板上に層を堆積させることを更に含みうる。この層は、堆積されると、５０Å以下の厚さによって特徴付けられうる。方法は、また更に、処理プラズマ（ｔｒｅａｔｍｅｎｔ ｐｌａｓｍａ）を用いて堆積済みの層を処理すること（ｔｒｅａｔｉｎｇ）を含みうる。処理プラズマは、半導体処理チャンバの処理領域内の堆積プラズマを置換しうる。
［００１０］例示的な実施形態では、堆積プラズマが生成される第１期間は、このプラズマが維持される第２期間よりも短いものでありうる。第１供給電力は約２０％以上の第１デューティサイクルを有してよく、第２供給電力は約５％以下の第２デューティサイクルを有しうる。第１供給電力は、第２供給電力の電力レベルよりも大きい電力レベルを有しうる。例示的な堆積前駆体はシリコン含有前駆体を含んでよく、基板上に堆積される例示的な層は、シリコン含有層を含みうる。例示的な処理プラズマは、堆積前駆体を含まない処理前駆体から生成されてよく、例えばヘリウムを含みうる。
［００１１］かかる技術は、従来型のシステム及び技法を凌駕する多数の利点を提供しうる。例えば、本書の技術の実施形態により、半導体処理チャンバの処理領域内で生成され、維持される直接プラズマを使用して、５０Å以下の厚さによって特徴付けられる薄層が作製されうる。加えて、本書の技術により、プラズマを用いて、処理領域内に存在する基板上にかかる薄層を堆積させるための、安定的かつ再現可能な堆積プラズマが生成されうる。上記の実施形態及びその他の実施形態は、それらの多数の利点及び特徴とともに、以下の説明及び添付図面と併せてより詳細に説明される。
［００１２］開示されている技術の性質及び利点は、本明細書の下記部分及び図面を参照することによってより深く理解されうる。
本書の技術の実施形態の一部による、例示的な処理システムの上面図を示す。 本書の技術の実施形態の一部による、例示的な半導体処理チャンバの概略断面図を示す。 本書の技術の実施形態の一部による、半導体処理方法における工程を示す。
［００１６］いくつかの図は概略図として含まれている。図は例示のためのものであり、縮尺通りであると特に記されていない限り縮尺通りと見なすべきではないと、理解されたい。加えて、図は、概略図として、理解を助けるために提示されており、現実的な描写と比較すると、全ての態様又は情報を含まないことがあり、かつ、例示を目的として、強調された素材を含むこともある。
［００１７］付随する図では、類似の構成要素及び／又は特徴は同じ参照符号を有しうる。更に、同種の様々な構成要素は、参照符号に後続する、類似の構成要素同士を区別する文字によって区別されうる。本明細書で第１の参照符号のみが使用される場合、その説明は、後続の文字に関わりなく、同じ第１の参照符号を有する類似の構成要素のいずれにも適用可能である。
［００１８］本書の技術は、低電力で短期持続性のプラズマを用いて半導体基板上に材料の薄層を堆積させるための、システム及びプロセス方法を含む。これらのシステム及び方法の実施形態は、かかるプラズマを、高いプラズマ電力又はデューティサイクルに依拠することなく、安定的かつ再現可能な様態で生成し、維持するという課題に対処するものである。従来型のプラズマ生成は、最低閾値以上のプラズマ電力を、最低閾値以上のデューティサイクルで、プラズマ前駆体に供給することを含む。堆積プラズマを生成し、維持するためのプラズマ電力及びデューティサイクルが高くなると、基板上への材料の堆積速度は速くなる。従来型のプラズマ化学気相堆積（ＰＥＣＶＤ）においては、（例えば、堆積された層の厚さで測定した場合の）堆積される材料の量は十分多かったが、標準的なプラズマ電力及びデューティサイクルでは、短期持続堆積中の材料の堆積が多くなりすぎるという心配はなかった。
［００１９］半導体デバイスのサイズが継続的に縮小するにつれて、堆積させる材料の量を低減して基板上の層を薄化させる必要性が高まってきた。多くの半導体デバイスの限界寸法（基板の内部又は表面上に形成された隣接フィーチャ同士の間の幅など）は、１０ｎｍ以下まで低下している。多くの基板フィーチャの深さはそこまで低減していないので、基板フィーチャ間の間隙における深さと幅との比率（アスペクト比（ＡＲ）と称される）は、一般に１０：１を超過する。かかる間隙を、堆積材料内にボイド、亀裂、及びその他の不具合を形成することなく充填することは、従来型のＰＥＣＶＤプロセス方法に特有の速い堆積速度及び大きな堆積量では、非常に困難であることが分かっている。堆積速度を遅くし、堆積量を低減することで、間隙充填中の不具合の数は減少したが、これにより、ＰＥＣＶＤには、新たな問題（すなわち、低電力及び低デューティサイクルで安定的かつ再現可能なプラズマを生成し、維持することの困難）が生じた。
［００２０］本書の技術の一態様は、基板上に材料の（例えば約５０Å以下の）薄層を堆積させるために、低電力、低デューティサイクルのプラズマを生成し、維持するという、課題に対処する。本書の技術の実施形態は、プラズマ前駆体に供給される電力につき異なるデューティサイクルを有する少なくとも２つの期間にわたって、半導体処理チャンバの処理領域内で堆積プラズマを生成し、維持する、システム及びプロセス方法を含む。かかる期間は、第１デューティサイクルで作動している電源から前駆体にプラズマ電力が供給される第１期間と、第１デューティサイクルを下回る第２デューティサイクルでプラズマ電力が供給される第２期間とを含む。第１期間中に使用される第１デューティサイクルは、半導体処理チャンバの処理領域内で、堆積前駆体から安定的で再現可能なプラズマを生成するのに十分なものである。第２期間中に使用される第２デューティサイクルは、第１期間中に生じたプラズマを維持するのに十分なものであるが、堆積速度及び堆積材料量を低減させるので、堆積された層がターゲット薄さを超過することはない。異なるデューティサイクルを有する少なくとも２つの期間にわたって安定的な低電力プラズマを生成し、維持することで、基板上での材料の薄層の再現可能な形成が可能になる。
［００２１］以下の開示は、開示されている技術を利用する具体的な堆積プロセスを規定にしたがって特定するものであるが、上記のシステム及び方法は、記載されているチャンバ内又は他のいずれのチャンバ内でも行われうる、その他の堆積プロセス及び処理プロセスに対しても、等しく適用可能であることが容易に理解されよう。したがって、この技術は、かかる具体的な堆積プロセス又はチャンバのみでの使用に限定されると見なすべきではない。本開示は、本書の技術の実施形態の一部によるプロセス方法を実施する上で使用されうる、実現可能な１つのシステム及びチャンバについて記載しており、またそれに続いて、本書の技術の実施形態の一部による、このシステムの追加的な変形例及び調整例についても説明している。
［００２２］図１は、実施形態による、堆積チャンバ、エッチングチャンバ、ベイキングチャンバ、及び硬化チャンバによる半導体処理システム１００の一実施形態の上面図を示している。この図では、一対の前面開口型統一ポッド１０２が多種多様なサイズの基板を供給する。これらの基板はロボットアーム１０４に受容され、低圧保持エリア１０６内に置かれてから、タンデムセクション１０９ａ～ｃ内に配置された基板処理チャンバ１０８ａ～ｆのうちの１つの中に置かれる。第２ロボットアーム１１０は、基板ウエハを、保持エリア１０６から基板処理チャンバ１０８ａ～ｆへと、及びその逆に、搬送するために使用されうる。各基板処理チャンバ１０８ａ～ｆは、いくつかの基板処理工程（プラズマ化学気相堆積、原子層堆積、物理的気相堆積、エッチング、予洗浄、ガス抜き、配向付け、及び、アニーリングや灰化などを含むその他の基板プロセスに加えて、本書に記載の半導体材料の積層体の形成を含む）を実施するよう装備されうる。
［００２３］基板処理チャンバ１０８ａ～ｆは、基板上の誘電体膜又はその他の膜を堆積させ、アニーリングし、硬化し、かつ／又はエッチングするための、一又は複数のシステム構成要素を含みうる。ある構成では、基板上に誘電体材料を堆積させるために二対の処理チャンバ（例えば１０８ｃ～ｄ及び１０８ｅ～ｆ）が使用されることがあり、堆積された誘電体をエッチングするために、処理チャンバの第三の対（例えば１０８ａ～ｂ）が使用されうる。別の構成では、三対のチャンバ全て（例えば１０８ａ～ｆ）が、基板上に誘電体膜が交互になった積層体を堆積させるよう構成されうる。記載されているプロセスうちの一又は複数の任意のものが、種々の実施形態に示している製造システムとは別個のチャンバ内で実行されることもある。システム１００によって、誘電体膜を堆積させ、エッチングし、アニーリングし、硬化するチャンバの追加的な構成も想定されることを認識されたい。
［００２４］図２は、本書の技術の実施形態の一部による、例示的な半導体処理チャンバ２００の概略断面図を示している。この図は、本書の技術の一又は複数の態様を含み、かつ／又は本書の技術の実施形態により一又は複数の工程を実施するよう特に構成されうる、システムの概要を示しうる。チャンバ２００又は実施される方法の追加的な詳細事項について、以下の記載で更に説明されうる。チャンバ２００は、本書の技術の実施形態の一部により薄膜層を形成するために利用されうるが、方法は、内部で膜形成が行われうる任意のチャンバにおいて同様に実施されうることを理解されたい。半導体処理チャンバ２００は、チャンバ本体２０２と、チャンバ本体２０２の内部に配置された基板支持体２０４と、チャンバ本体２０２に連結され、かつ処理領域２２０内に基板支持体２０４を封入するリッドアセンブリ２０６と、を含みうる。基板２０３は開口２２６を通じて処理領域２２０に提供されてよく、開口２２６は、スリットバルブ又はドアを使用して、処理のために従来通り密閉されうる。基板２０３は、処理中に、基板支持体の表面２０５上に載置されうる。基板支持体２０４は、基板支持体２０４のシャフト２４４が配置されうる軸２４７に沿って、矢印２４５で示しているように、回転可能でありうる。あるいは、基板支持体２０４は、堆積プロセス中に必要に応じて、回転するように上昇することもある。
［００２５］基板支持体２０４上に配置された基板２０３全体にわたるプラズマ分布を制御するために、プラズマプロファイル変調器２１１が処理チャンバ２００に配置されうる。プラズマプロファイル変調器２１１は第１電極２０８を含みうる。第１電極２０８は、チャンバ本体２０２に隣接して配置されてよく、チャンバ本体２０２をその他のリッドアセンブリ２０６の構成要素から分離しうる。第１電極２０８は、リッドアセンブリ１０６の一部であっても、又は別個の側壁電極であってもよい。第１電極２０８は、環状又はリング状の部材であってよく、リング電極であることもある。第１電極２０８は、処理チャンバ２００の周縁に沿って処理領域２２０を取り囲む連続ループであっても、又は必要に応じて選択された箇所で不連続であってもよい。第１電極２０８はまた、有孔電極（有孔リング又はメッシュ電極など）であっても、又はプレート電極（例えば副次的なガス分配装置など）であってもよい。
［００２６］誘電体材料（例えばセラミック、又は酸化アルミニウム及び／若しくは窒化アルミニウムといった金属酸化物など）でありうる一又は複数のアイソレータ２１０ａ、２１０ｂが、第１電極２０８と接触して、第１電極２０８をガス分配装置２１２及びチャンバ本体２０２から電気的及び熱的に分離しうる。ガス分配装置２１２は、プロセス前駆体を処理領域２２０内に分配するための開孔２１８を画定しうる。ガス分配装置２１２は、第１電力源２４２（例えばＲＦ生成装置、ＲＦ電源、ＤＣ電源、パルス化ＤＣ電源、パルス化ＲＦ電源、又はその他の、処理チャンバと連結されうる任意の電源）と連結されうる。一部の実施形態では、第１電力源２４２はＲＦ電源でありうる。
［００２７］本書の技術の実施形態は、処理領域２２０内の堆積前駆体にパルス化ＲＦ電力を供給してこの前駆体からプラズマを生成するために、少なくとも１つの電力源を含む。処理チャンバ２００の実施形態の一部では、このパルス化ＲＦ電力は、第１電力源２４２によって供給されうる。電力源は、処理領域２２０内でプラズマが生成される第１期間中に、第１デューティサイクルでプラズマ電力を供給しうる。一部の実施形態では、電力源は、第１デューティサイクルから、基板２０３上の層の残部が堆積されている間に堆積プラズマが維持される、第２デューティサイクルに移行する。
［００２８］プラズマを生成するために第１デューティサイクルで供給されるプラズマ電力は、プラズマを維持するために第２デューティサイクルで供給されるプラズマ電力よりも大きなものでありうる。例示的な実施形態は、２０％以上の第１デューティサイクルと、５％以下の第２デューティサイクルとを含む。例示的な第１期間（この期間中、第１デューティサイクルで堆積前駆体及び／又はプラズマにプラズマ電力が供給される）は、約２秒以下でありうる。第１期間中に堆積前駆体及び／又はプラズマに供給される有効プラズマ電力の例示的なレベルは、約４ワット以下でありうる。
［００２９］ガス分配装置２１２は、導電性ガス分配装置であっても、又は非導電性ガス分配装置であってもよい。ガス分配装置２１２は更に、導電性構成要素と非導電性構成要素とで形成されうる。例えば、ガス分配装置２１２の本体が導電性でありうる一方、ガス分配装置２１２のフェイスプレートは非導電性でありうる。ガス分配装置２１２は、例えば図２に示している第１電力源２４２によって電力供給されてよく、又は、一部の実施形態では、ガス分配装置２１２は接地に連結されうる。
［００３０］第１電極２０８は、処理チャンバ２００の接地経路を制御しうる第１同調回路２２８と連結されうる。第１同調回路２２８は、第１電子センサ２３０及び第１電子コントローラ２３４を含みうる。第１電子コントローラ２３４は、可変キャパシタ若しくはその他の回路要素でありうるか、又は可変キャパシタ若しくはその他の回路要素を含みうる。第１同調回路２２８は、一又は複数のインダクタ２３２でありうるか、又は一又は複数のインダクタ２３２を含みうる。第１同調回路２２８は、処理中の処理領域２２０内におけるプラズマ条件のもとで、インピーダンスを可変に又は制御可能にすることが可能な、任意の回路でありうる。図示している一部の実施形態では、第１同調回路２２８は、接地と第１電子センサ２３０との間に並列に連結された、第１回路脚及び第２回路脚を含みうる。第１回路脚は第１インダクタ２３２Ａを含みうる。第２回路脚は、第１電子コントローラ２３４と直列に連結された第２インダクタ２３２Ｂを含みうる。第２インダクタ２３２Ｂは、第１電子コントローラ２３４と、第１回路脚と第２回路脚の両方を第１電子センサ２３０に接続するノードとの間に配置されうる。第１電子センサ２３０は、電圧センサ又は電流センサであってよく、第１電子コントローラ２３４と連結されうる。第１電子コントローラ２３４は、処理領域２２０の内部のプラズマ条件に一定程度の閉ループ制御を行ってもよい。
［００３１］第２電極２２２が基板支持体２０４と連結されうる。第２電極２２２は、基板支持体２０４内に埋め込まれても、又は基板支持体２０４の表面と連結されてもよい。第２電極２２２は、プレート、有孔プレート、メッシュ、ワイヤスクリーン、又はその他の分散配置された任意の導電性素子でありうる。第２電極２２２は、同調電極であってよく、基板支持体２０４のシャフト２４４内に配置された導管２４６（例えば、５０オームなどの選択された抵抗を有するケーブル）によって、第２同調回路２３６に連結されうる。第２同調回路２３６は、第２電子センサ２３８、及び第２電子コントローラ２４０（第２の可変キャパシタでありうる）を有しうる。第２電子センサ２３８は、電圧センサ又は電流センサであってよく、処理領域２２０内のプラズマ条件に対して更なる制御を行うために第２電子コントローラ２４０と連結されうる。
［００３２］第３電極２２４（バイアス電極及び／又は静電チャック電極でありうる）が、基板支持体２０４と連結されうる。第３電極は、インピーダンス整合回路でありうるフィルタ２４８を通じて、第２電力源２５０に連結されうる。第２電力源２５０は、ＤＣ電力、パルス化ＤＣ電力、ＲＦバイアス電力、パルス化ＲＦ源若しくはパルス化ＲＦバイアス電力、又はこれらの若しくはその他の電源の組み合わせ、でありうる。一部の実施形態では、第２電力源２５０はＲＦバイアス電力でありうる。基板支持体２０４は更に、約２５℃と約８００℃以上との間の温度でありうる処理温度まで基板を加熱するよう構成された、一又は複数の加熱素子を含みうる。
［００３３］一部の実施形態では、第２電力源２５０はパルス化ＲＦ電源でありうる。追加的な実施形態は、第１電力源２４２と第２電力源２５０の両方がパルス化ＲＦ電源であることを含む。上記の実施形態の一部においては、第１電力源２４２と第２電力源２５０とは、基板２０３上への材料の層の堆積中に堆積プラズマを生成し、維持する、プラズマ電力を提供するために協働しうる。例えば、電力源の一方は、第１期間中に第１デューティサイクルでプラズマ電力を供給してよく、他方の電力源は、第１期間に続いて、第２デューティサイクルでプラズマ電力を供給しうる（例えば第２期間）。更に別の実施形態では、第１電力源２４２又は第２電力源２５０が、第１期間中と第１期間の後の両方において、第１デューティサイクルと第２デューティサイクルの両方で、堆積前駆体及びプラズマにプラズマ電力を供給する。
［００３４］第１電力源２４２及び／又は第２電力源２５０は、調整可能なＲＦ生成周波数及びＲＦパルス周波数で、プラズマ電力を提供しうる。例えば、プラズマ電力は、非限定的な一例では、１３．５６ＭＨｚといったプラズマ生成周波数で生成されうる。プラズマ電力は更に、約１０ｋＨｚ以下であってよく、かつ約９ｋＨｚ以下、約８ｋＨｚ以下、約７ｋＨｚ以下、約６ｋＨｚ以下、約，５ｋＨｚ以下、約４ｋＨｚ以下、約３ｋＨｚ以下、約２ｋＨｚ以下、約１ｋＨｚ以下でありうるか、又はそれを下回りうる、パルス状周波数でパルス化されうる。
［００３５］図２のリッドアセンブリ２０６及び基板支持体２０４は、プラズマ処理又は熱処理のための任意の処理チャンバで使用されうる。稼働中、処理チャンバ２００は、処理領域２２０内のプラズマ条件のリアルタイム制御を行ってもよい。基板２０３は基板支持体２０４上に配置されてよく、堆積前駆体及びその他のプロセスガスが、任意の望ましいフロープランにしたがって、入口２１４を使用してリッドアセンブリ２０６を通るように流されうる。ガスは、出口２５２を通って処理チャンバ２００から出ることが可能である。処理領域２２０内でプラズマを確立するために、電力がガス分配装置２１２と連結されうる。一部の実施形態では、第３電極２２４を使用した電気バイアスが基板に付与されうる。
［００３６］処理領域２２０内でプラズマが励起されると、プラズマと第１電極２０８との間に電位差が確立されうる。電位差は、プラズマと第２電極２２２との間にも確立されうる。次いで電子コントローラ２３４、２４０が、２つの同調回路２２８及び２３６によって表されている接地経路のフロー特性を調整するために使用されうる。堆積速度及び中央から端までのプラズマ密度均一性の独立制御を提供するために、第１同調回路２２８及び第２同調回路２３６に設定点が送られうる。電子コントローラが両方とも可変キャパシタでありうる実施形態では、電子センサが、堆積速度を制限し、厚さの不均一性を最小化するよう、可変キャパシタを個別に調整しうる。
［００３７］同調回路２２８、２３６の各々は可変インピーダンスを有してよく、この可変インピーダンスは、それぞれの電子コントローラ２３４、２４０を使用して調整されうる。電子コントローラ２３４、２４０が可変キャパシタである場合、各可変キャパシタの静電容量範囲と、第１インダクタ２３２Ａ及び第２インダクタ２３２Ｂのインダクタンスとは、あるインピーダンス範囲を提供するよう選択されうる。このインピーダンス範囲は、プラズマの周波数、デューティサイクル、及び電圧特性に依拠してよく、かかる電圧特性は、各可変キャパシタの静電容量範囲における最小値を有しうる。ゆえに、第１電子コントローラ２３４の静電容量が最小であるか又は最大である場合、第１同調回路２２８のインピーダンスは高くなることがあり、その結果、基板支持体の上方に最小の空中カバレッジ又は横方向カバレッジを有するプラズマ形状が生じる。第１電子コントローラ２３４の静電容量が、第１同調回路２２８のインピーダンスを最小化する値に近づくと、プラズマの空中カバレッジは最大まで拡張して、基板支持体２０４の作用エリア全体を有効にカバーしうる。第１電子コントローラ２３４の静電容量が最小インピーダンス設定から逸脱すると、プラズマ形状はチャンバ壁から収縮することがあり、基板支持体の空中カバレッジは低下しうる。第２電子コントローラ２４０も、第２電子コントローラ２４０の静電容量が変化するにつれて、基板支持体の上方のプラズマの空中カバレッジが増減しうるという、同様の効果を有しうる。
［００３８］電子センサ２３０、２３８は、閉ループでそれぞれの回路２２８、２３６をチューニングするために使用されうる。電流、電圧、デューティサイクル、及び／又はＲＦ周波数の設定点は、使用されるセンサの種類に応じて各センサにインストールされてよく、センサには、かかる設定点からの逸脱を最小化するようにそれぞれの電子コントローラ２３４、２４０に対する調整を決定する、制御ソフトウェアが提供されうる。その結果として、プラズマ形状が選択され、処理中に動的に制御されうる。上記の記載は、可変キャパシタでありうる電子コントローラ２３４、２４０に基づいているが、調整可能なインピーダンスを有する同調回路２２８及び２３６を提供するために、調整可能な特性を有する任意の電子部品が使用されうることを理解されたい。
［００３９］図３は、本書の技術の実施形態の一部による、処理方法３００における例示的な工程を示している。この方法は、上述した処理チャンバ２００を含む多種多様な処理チャンバにおいて実施されうる。方法３００は、上述の方法工程の開始前に一又は複数の工程を含んでよく、かかる一又は複数の工程は、フロントエンド処理、堆積、エッチング、研磨、洗浄、又はその他の、上述の工程の前に実施されうる任意の工程を含む。方法は、図に示しているように、本書の技術による方法に特に関連付けられていることも、関連付けられていないこともある、いくつかのオプション工程を含みうる。例えば、これらの工程の多くは、半導体プロセスの範囲を広げるために記載されているが、本書の技術にとっては重要でなく、又は、更に後述する代替的な方法論により実施されることも可能である。
［００４０］方法３００は、半導体構造をある特定の製造工程向けに発展させるための、オプションの工程を包含しうる。一部の実施形態では、方法３００はベース構造に対して実施されうるが、この方法は、一部の実施形態では、その他の材料の形成又は除去の後に実施されることもある。例えば、基板上に任意のトランジスタ、メモリ、又はその他の構造態様を作製するために、任意の回数の堆積、マスキング、又は除去の工程が実施されうる。一部の実施形態では、基板上に形成された一又は複数の構造は、約５００℃以下、約４５０℃以下、約４００℃以下の、又はそれを下回る、熱収支によって特徴付けられうる。したがって、方法３００及びその後の任意の工程は、構造熱収支以下の温度で実施されうる。基板は、半導体処理チャンバの処理領域内に位置付けられることが可能な基板支持体上に配置されうる。同じチャンバ（その中で方法３００の態様が実施されうる）において、下にある構造を作製するための工程が実施されてよく、一又は複数の工程は、方法３００の工程が実施されうるチャンバと同様のプラットフォームの、又はその他のプラットフォームの、一又は複数のチャンバ内で実施されることもある。
［００４１］一部の実施形態では、方法３００は、基板上に堆積材料の（例えば約５０Å以下の）薄層を形成し、それを処理することを含みうる。方法は、工程３０５において、基板が収容されている基板処理チャンバの基板処理領域に堆積前駆体を提供することを含みうる。この堆積前駆体は、単一の化合物であっても、又は２つ以上の化合物の組み合わせであってもよい。例えば、堆積前駆体は、基板上に堆積層材料を形成するプラズマ放出物を生成する少なくとも１つの堆積化合物（例えばシリコン含有堆積前駆体）と、少なくとも１つの堆積化合物を処理チャンバの基板処理領域内へと運ぶのに役立つ少なくとも１つの不活性化合物（ヘリウム又はアルゴンなど）との、組み合わせでありうる。堆積前駆体の具体的な例は、シリコン含有前駆体（シランやテトラシランなどであるが、その他のシリコン含有前駆体でもよい）を含む。堆積前駆体の例は、水素（Ｈ２）及び窒素（Ｎ２）も含む。処理チャンバの基板処理領域内の堆積前駆体の例示的な処理圧力は、約１Ｔｏｒｒ以上、約２Ｔｏｒｒ以上、約５Ｔｏｒｒ以上、約１０Ｔｏｒｒ以上、及び約２０Ｔｏｒｒ以上でありうるが、その他の処理圧力範囲でもよい。
［００４２］工程３１０において、第１期間にわたり、基板処理領域内で堆積前駆体からプラズマが生成される。第１期間は、プラズマの初期生成及び生成されたプラズマの安定化を含みうる。工程３１０におけるプラズマの生成は、第１デューティサイクルで作動する電源から堆積前駆体に、電力を供給することを含む。電源は、２０％以上の第１デューティサイクルで作動する、パルス化ＲＦ電源でありうる。第１デューティサイクルの追加的な例は、２５％以上、３０％以上、３５％以上、４０％以上、４５％以上、５０％以上を含むが、その他のデューティサイクル範囲も含む。第１期間の例示的な範囲は、約２秒以下、約１．５秒以下、約１秒以下、又は約０．５秒以下を含むが、その他の時間範囲も含む。
［００４３］第１期間中に供給されるプラズマ電力は、低電力であってよく、約１００ワット以下のピーク電力を有しうる。ピーク電力範囲の追加的な例は、約８０ワット以下、約６０ワット以下、約５０ワット以下、及び約４０ワット以下を含むが、その他の電力範囲の中も含む。プラズマ電力は、デューティサイクルの「オフ」部分においては０ワットに低下するが、これにより、ピーク電力よりも大幅に低い有効（すなわち平均）プラズマ電力が得られる。第１期間中に堆積前駆体及び／又はプラズマに供給される有効プラズマ電力は、約４０ワット以下、約３０ワット以下、約２０ワット以下、約１０ワット以下、及び約５ワット以下でありうるが、その他の有効電力範囲であってもよい。
［００４４］第１期間におけるプラズマの生成は、約５０Å以下の厚さでの層の再現可能な堆積を提供するのに役立つよう、プラズマの安定化を含みうる。安定的なプラズマとは、一又は複数のプラズマ特性（プラズマ供給電力、プラズマ順方向電力、プラズマ反射電力、プラズマ設定点電力、及びプラズマイオン密度などであるが、その他の特性でもよい）につき、１０％以下の変動を有するものである。
［００４５］第１期間が終了すると、プラズマは、第２期間にわたり、様々な条件のもとで維持されうる３１５。一部の実施形態では、かかる様々な条件は、第１デューティサイクルよりも短い第２デューティサイクルを有する電源を用いて、プラズマを維持することを含みうる。このことは、第１期間中に堆積前駆物質及びプラズマに電力を供給する電源を、第１デューティサイクルから第２デューティサイクルへと移行させることによって実現されうる。追加的な実施形態では、第１期間中に第１デューティサイクルで電力を供給する第１電源は、処理チャンバ内の第２電源に移行してよく、この第２電源は、第２期間にわたって、第２デューティサイクルで電力を供給する。第２デューティサイクルは、第１デューティサイクルよりも短いものでありうる。例示的な第２デューティサイクルは、５％以下、４％以下、３％以下、２％以下、及び１％以下を含みうるが、その他のデューティサイクル範囲を含んでもよい。第２デューティサイクルが第１デューティサイクルよりも短いことで、堆積終点のより正確な制御が可能になる。
［００４６］追加的な実施形態では、第２期間におけるプラズマの維持のための様々な条件は、第１期間における第１電力レベルとは異なる第２電力レベルでプラズマ電力を供給することを含みうる。一部の実施形態では、第２電力レベルは第１電力レベルより低いものでありうる。例示的な第２電力レベルは、約８０ワット以下、約６０ワット以下、約５０ワット以下、約４０ワット以下、約３０ワット以下、約２０ワット以下、及び約１０ワット以下のピーク電力含みうるが、その他の第２電力レベル範囲を含んでもよい。プラズマ電力は、第２デューティサイクルの「オフ」部分において０ワットに低下するが、これにより、ピーク電力よりも大幅に低い有効（すなわち平均）第２プラズマ電力が得られる。第１期間中に堆積前駆体及び／又はプラズマに供給される有効第２プラズマ電力は、約１０ワット以下、約７．５ワット以下、約５ワット以下、約４ワット以下、及び約２ワット以下でありうるが、その他の有効電力範囲であってもよい。
［００４７］堆積プラズマは、第１期間中に供給されるプラズマ電力よりも低いデューティサイクル及び／又は電力レベルで第２期間中に供給されるプラズマ電力で維持されうる。一部の実施形態では、第２期間は第１期間よりも長い。第２期間の例示的な範囲は、２秒超、約２．５秒以上、約３秒以上、約４秒以上、及び約５秒以上を含むが、その他の時間範囲であってもよい。
［００４８］生成され、維持された堆積プラズマが、工程３２０において、基板上に材料の層を堆積させた。基板上で層の直接プラズマ堆積を行うために、堆積プラズマと基板の両方が、基板処理チャンバの基板処理領域に配置されうる。一部の実施形態では、層は、最終厚さに到達するまで、第１期間と後続の期間とで異なる２つ以上の堆積速度で堆積される。例えば、層の第１部分は、第１期間中に第１堆積速度で堆積されてよく、層の第２部分は、第２期間中に、第１堆積速度よりも遅い第２堆積速度で堆積されうる。一部の実施形態では、第２期間に基板上に層の残部が堆積されるが、追加的な実施形態では、層材料が堆積された後の第２期間中には、層の追加部分が堆積されることもある。第１期間中の層材料の例示的な第１堆積速度は、約５Å／秒以上、約７Å／秒以上、約１０Å／秒以上の範囲を含みうるが、その他の第１堆積速度を含んでもよい。第２期間中の層材料の例示的な第２堆積速度は、１０Å未満、５Å／秒未満、約３Å／秒以下、約２Å／秒以下、及び約１Å／秒以下の範囲を含むが、その他の第２堆積速度を含んでもよい。堆積済みの層の例示的な最終厚さは、例えば約５０Å以下でありうる。その他の例示的な厚さ範囲は、約４０Å以下、約３０Å以下、約２０Å以下、又は約１０Å以下を含むが、その他の厚さ範囲を含んでもよい。
［００４９］本書の技術の実施形態では、堆積層の組成の例はシリコン含有層を含む。シリコン含有層の具体的な例は、アモルファスシリコン、ドープされたシリコン、及び結晶シリコンを含むが、その他のシリコン含有層を含んでもよい。
［００５０］一部の実施形態では、表面上に材料の層が形成される基板は、オプションの工程３２５の処理プロセスにおいて、更に処理されうる。このオプションの堆積後処理は、堆積と同じチャンバ内で実施されてよく、又は、基板は第１処理チャンバから第２処理チャンバに移送されうる。一部の実施形態では、第２チャンバは、前述したように、同一のツール上にあってよく、移送は基板の真空条件を維持しつつ実施されうる。処理プロセスは、堆積済みの層をアニール処理し、高密度化し、エッチングし、研磨し、かつ／又はパターニングするよう構成されうるが、その他の処理プロセスを行うよう構成されてもよい。オプションの処理プロセスは、追加的なエネルギー伝達を提供するよう構成された、任意の数のプロセスを含みうる。例えば、処理プロセスは、基板の熱収支を超えない（例えば約５５０℃以下の）温度で実施される熱アニール処理でありうる。処理プロセスの追加的な例は、ＵＶ曝露、マイクロ波曝露、又はインシトゥのプラズマ曝露を含みうる。かかる曝露処理は、約１０秒以上、約３０秒以上、約１分以上、約２分以上、約５分以上、約１０分以上、約１５分以上、またはそれを上回る時間にわたって実施されうる。インシトゥのプラズマ曝露を含む処理工程の実施形態は、堆積層を処理前駆体から生成された処理プラズマに曝露することを含みうる。処理前駆体は、水素及び／又は不活性ガス（ヘリウム若しくはアルゴンなど）を含みうるが、その他の処理前駆物質であってもよい。処理プラズマは、作製される膜のスパッタリングを制限するために低電力で形成されてよく、一部の実施形態では、処理プラズマは、約２，５００Ｗ以下、約２，０００Ｗ以下、約１，５００Ｗ以下、約１，０００Ｗ以下、若しくは約５００Ｗ以下で、又はそれを下回る電力で、形成されうる。
［００５１］方法３００で説明している堆積材料の層の形成及び処理は、基板の熱収支の範囲内で実施されうる。熱収支の例示的な温度範囲は、約５５０℃以下、約５００℃以下、約４５０℃以下、約４００℃以下、約３５０℃以下、約３００℃以下、又はこれらを下回る温度を含みうるが、その他の熱収支温度範囲を含んでもよい。したがって、一部の実施形態では、材料の層は、下にある材料に適応するために、上述の温度のいずれかで又はそれを下回る温度で堆積され、オプションで処理されうる。一部の実施形態では、一又は複数の工程（方法３００の全ての工程を含む）が、上述の温度のいずれかで又はそれを下回る温度で実施されうる。処理される基板は、処理全体を通じて、上述の温度のいずれかを下回るか、又はそれに近い温度に維持されうる。
［００５２］本書の技術の実施形態は、方法３００で上述したように、基板上に堆積材料の薄層を形成することと処理することの２つ以上のサイクルを有する、処理プロセスを更に含む。例えば、第１サイクルにおいて材料の第１の層が堆積され、処理された後に、堆積材料の第２の層を形成する第２サイクルが実施されうる。追加的な材料の層を堆積させることで、先に堆積された層の表面におけるポア及びその他の不適合部の形成が限定的になりうる。一部の実施形態では、堆積及びオプションの処理という各サイクルにより層が形成されてよく、この層は、基板上に堆積される材料の総量の一部を構成する。例えば、堆積材料の各層は、基板上に堆積される材料の総量の、膜の全厚の約５０％以下、約３０％以下、約２５％以下、約２０％以下、又はそれを下回る割合を構成しうる。一サイクルが層堆積の後にオプションの処理工程を含む場合、堆積工程と処理工程との間の遅延を低減するために、処理工程は堆積チャンバ内で実施されてよく、その他のエネルギー処理は、堆積チャンバと同じツールにおけるチャンバ内で実施されうる。
［００５３］本書の技術は、従来型のＰＥＣＶＤ法によって堆積される材料の層よりも大幅に薄い、基板上への再現可能な材料の堆積を可能にする、プロセス方法の実施形態を含む。この堆積の再現性は、第１デューティサイクルでのプラズマ電力の供給、及び／又は第１期間中のプラズマ電力の供給により堆積プラズマを生成すること、ならびに、それに次いで、第１デューティサイクル及び／若しくはプラズマ電力よりも低い第２デューティサイクル及び／若しくはプラズマ電力で、堆積プラズマを維持することによって、部分的に実現される。基板上に形成された堆積材料の薄層は、堆積不具合（ボイドや亀裂など）が少なく、処理工程中にこの層を通じて熱、ＵＶ光、プラズマイオンなどをより徹底的に浸透させることを可能にするのに十分なほど薄い。基板フィーチャの限界寸法が継続的に減少し、これらの基板上に堆積される材料層の量及び厚さも減少しているので、本書の技術は、これらの層を形成するための直接プラズマ堆積の実現可能性を拡張するものである。
［００５４］上記の記載においては、説明を目的として、本書の技術の様々な実施形態の理解を促すために、多数の詳細事項が明記されている。しかし、ある種の実施形態は、かかる詳細事項の一部がなくとも、又は追加の詳細事項があっても、実践されうることが、当業者には自明となろう。
［００５５］いくつかの実施形態を開示しているが、実施形態の本質から逸脱することなく、様々な改変、代替構造、及び均等物が使用されうることが、当業者には認識されよう。加えて、本書の技術を不必要に不明瞭にすることを避けるために、いくつかの周知のプロセス及び要素については説明していない。したがって、上記の説明は、本書の技術の範囲を限定するものと解釈すべきではない。
［００５６］ 値の範囲が提供されている場合、文脈により別様に明示されていない限り、その範囲の上限値と下限値との間の各介在値は、下限値の最も小さい単位までも、具体的に開示されると理解される。記載された範囲における任意の記載値同士又は記載されていない介在値同士の間のより狭い範囲、及び、かかる記載範囲における他の記載値又は介在値があれば、それらは包含される。上記のより狭い範囲の上限値及び下限値は個別に、この範囲に含まれうるか又はこの範囲から除外されうる。このより狭い範囲に限界値のいずれかが含まれるか、どちらも含まれないか、又は両方が含まれる場合の各範囲も、記載範囲内に特に除外された限界値があることを条件として、本書の技術に包含される。記載範囲が限界値の一方又は両方を含む場合、かかる含まれる限界値の一方又は両方を除外する範囲も含まれる。
［００５７］本書及び付随する特許請求の範囲において使用される場合、単数形の「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈により別様に明示されていない限り、複数の参照対象を含む。ゆえに、例えば、「１つの前駆体（ａ ｐｒｅｃｕｒｓｏｒ）」への言及は、複数のかかる前駆体を含み、「前記層（ｔｈｅ ｌａｙｅｒ）」への言及は、一又は複数の層、及び当業者には既知のその均等物への言及を含み、その他も同様である。
［００５８］ また、「備える（ｃｏｍｐｒｉｓｅ（ｓ）／ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ）／ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ）／ｉｎｃｌｕｄｉｎｇ）」という語は、この明細書及び後続の特許請求の範囲で使用される場合、記載された特徴、整数、構成要素、又は工程の存在を特定することを意図しているが、一又は複数のその他の特徴、整数、構成要素、工程、動作、又はグループの存在又は追加を除外するものではない。

Claims (20)

  1. 半導体処理チャンバの処理領域内で堆積前駆体からプラズマを生成することであって、前記プラズマは、第１期間中に供給電力で生成され、プラズマ電力は第１デューティサイクルで作動する電源から供給される、プラズマを生成することと、
    前記第１期間の後に、前記電源を前記第１デューティサイクルから第２デューティサイクルに移行させることと、
    生成された前記プラズマから、前記半導体処理チャンバの前記処理領域内で基板上に層を堆積させることであって、堆積済みの前記層は５０Å以下の厚さによって特徴付けられる、層を堆積させることと、を含む、半導体処理方法。
  2. 前記プラズマ電力が約４ワット以下の有効電力を有する、請求項１に記載の半導体処理方法。
  3. 前記第１期間が約２秒以下である、請求項１に記載の半導体処理方法。
  4. 前記プラズマが前記第２デューティサイクルで、前記第１期間よりも長い第２期間にわたって維持される、請求項１に記載の半導体処理方法。
  5. 前記第１デューティサイクルが２０％以上である、請求項１に記載の半導体処理方法。
  6. 前記第２デューティサイクルが５％以下である、請求項１に記載の半導体処理方法。
  7. 前記堆積前駆体がシリコン含有前駆体を含む、請求項１に記載の半導体処理方法。
  8. 前記基板上に堆積された前記層がシリコン含有層を含む、請求項１に記載の半導体処理方法。
  9. 半導体処理チャンバの処理領域内で堆積前駆体からプラズマを生成することであって、前記プラズマは第１期間中に供給電力で生成され、プラズマ電力は第１ピーク電力レベルで作動する電源から供給される、プラズマを生成することと、
    前記第１期間の後に、前記電源を前記第１電力レベルから第２ピーク電力レベルに移行させることと、
    生成された前記プラズマから、前記半導体処理チャンバの前記処理領域内で基板上に層を堆積させることであって、堆積済みの前記層は５０Å以下の厚さによって特徴付けられる、層を堆積させることと、を含む、半導体処理方法。
  10. 前記第１ピーク電力レベルは、前記第２ピーク電力レベルよりも大きい、請求項９に記載の半導体処理方法。
  11. 前記第１ピーク電力レベルが約６０ワット以下である、請求項９に記載の半導体処理方法。
  12. 前記プラズマ電力が、約１０ｋＨｚ以下でパルス化されたプラズマ周波数で供給される、請求項９に記載の半導体処理方法。
  13. 前記プラズマ電力が約４ワット以下の有効電力を有する、請求項９に記載の半導体処理方法。
  14. 前記基板上に堆積された前記層がアモルファスシリコン層を含む、請求項９に記載の半導体処理方法。
  15. 堆積前駆体を半導体処理チャンバの処理領域内に流入させることと、
    前記堆積前駆体の堆積プラズマを生成することであって、前記堆積プラズマは、第１期間にわたって作動する第１供給電力で生成され、前記プラズマは、第２期間にわたって作動する第２供給電力で維持される、堆積プラズマを生成することと、
    生成された前記プラズマから、前記半導体処理チャンバの前記処理領域内で基板上に層を堆積させることであって、堆積済みの前記層は５０Å以下の厚さによって特徴付けられる、層を堆積させることと、
    処理プラズマを用いて前記堆積済みの層を処理することであって、前記処理プラズマは、前記半導体処理チャンバの前記処理領域内の前記堆積プラズマを置換する、前記堆積済みの層を処理することと、を含む、半導体処理方法。
  16. 前記第１期間が前記第２期間よりも短い、請求項１５に記載の半導体処理方法。
  17. 前記第１供給電力が約２０％以上のデューティサイクルを有し、前記第２供給電力が約５％以下のデューティサイクルを有する、請求項１５に記載の半導体処理方法。
  18. 第１供給電力が、前記第２供給電力の電力レベルよりも大きな電力レベルを有する、請求項１５に記載の半導体処理方法。
  19. 前記堆積前駆体がシリコン含有前駆体を含む、請求項１５に記載の半導体処理方法。
  20. 前記処理プラズマがヘリウムを含有する処理前駆体から生成される、請求項１５に記載の半導体処理方法。
JP2023507836A 2020-08-06 2021-07-26 薄膜層のパルス化プラズマ堆積 Pending JP2023536650A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/986,897 US12131903B2 (en) 2020-08-06 Pulsed-plasma deposition of thin film layers
US16/986,897 2020-08-06
PCT/US2021/043110 WO2022031467A1 (en) 2020-08-06 2021-07-26 Pulsed-plasma deposition of thin film layers

Publications (1)

Publication Number Publication Date
JP2023536650A true JP2023536650A (ja) 2023-08-28

Family

ID=80115268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023507836A Pending JP2023536650A (ja) 2020-08-06 2021-07-26 薄膜層のパルス化プラズマ堆積

Country Status (5)

Country Link
JP (1) JP2023536650A (ja)
KR (1) KR20230049106A (ja)
CN (1) CN116157549A (ja)
TW (1) TWI847050B (ja)
WO (1) WO2022031467A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745346B2 (en) * 2008-10-17 2010-06-29 Novellus Systems, Inc. Method for improving process control and film conformality of PECVD film
TW201319299A (zh) * 2011-09-13 2013-05-16 Applied Materials Inc 用於低溫電漿輔助沉積的活化矽前驅物
KR102109679B1 (ko) * 2013-11-07 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102247560B1 (ko) * 2014-07-14 2021-05-03 삼성전자 주식회사 Rps에서의 플라즈마 생성방법, 및 그 플라즈마 생성방법을 포함한 반도체 소자 제조방법
KR102634196B1 (ko) * 2015-06-05 2024-02-06 어플라이드 머티어리얼스, 인코포레이티드 붕소-도핑된 탄소 막들을 위한 정전 척킹 및 우수한 입자 성능을 가능하게 하기 위한 그레이딩된 인-시튜 전하 트랩핑 층들
US20170330764A1 (en) * 2016-05-12 2017-11-16 Lam Research Corporation Methods and apparatuses for controlling transitions between continuous wave and pulsing plasmas
WO2019060069A1 (en) * 2017-09-21 2019-03-28 Applied Materials, Inc. HIGH FORM REPORT DEPOSIT
US10840086B2 (en) * 2018-04-27 2020-11-17 Applied Materials, Inc. Plasma enhanced CVD with periodic high voltage bias
US11239420B2 (en) * 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials

Also Published As

Publication number Publication date
WO2022031467A1 (en) 2022-02-10
US20220044930A1 (en) 2022-02-10
CN116157549A (zh) 2023-05-23
TWI847050B (zh) 2024-07-01
KR20230049106A (ko) 2023-04-12
TW202230509A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
TWI797833B (zh) 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法
US11699577B2 (en) Treatment for high-temperature cleans
US11640905B2 (en) Plasma enhanced deposition of silicon-containing films at low temperature
US20220336216A1 (en) Helium-free silicon formation
KR20040096380A (ko) 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
JP2023536650A (ja) 薄膜層のパルス化プラズマ堆積
US12131903B2 (en) Pulsed-plasma deposition of thin film layers
US11710631B2 (en) Tensile nitride deposition systems and methods
US20240363357A1 (en) Methods for bow compensation using tensile nitride
US20230360924A1 (en) Low temperature carbon gapfill
TWI807230B (zh) 用於電漿沉積的初始調制
US20230298892A1 (en) Ion implantation for reduced hydrogen incorporation in amorphous silicon
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
US20220122811A1 (en) Electric arc mitigating faceplate
WO2024226368A1 (en) Methods for bow compensation using tensile nitride
JP2023541831A (ja) 単一のチャンバ流動性膜の形成及び処理
WO2024206074A2 (en) Densified seam-free silicon gap fill processes
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240722