CN108695147A - Soi键合硅片的制备方法 - Google Patents

Soi键合硅片的制备方法 Download PDF

Info

Publication number
CN108695147A
CN108695147A CN201710225955.0A CN201710225955A CN108695147A CN 108695147 A CN108695147 A CN 108695147A CN 201710225955 A CN201710225955 A CN 201710225955A CN 108695147 A CN108695147 A CN 108695147A
Authority
CN
China
Prior art keywords
silicon chip
bonded
soi
bonding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710225955.0A
Other languages
English (en)
Inventor
柳清超
李捷
高文琳
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201710225955.0A priority Critical patent/CN108695147A/zh
Publication of CN108695147A publication Critical patent/CN108695147A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

一种SOI键合硅片的制备方法,包括氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤,所述氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤依次进行,所述刻蚀步骤中,刻蚀方式为等离子刻蚀,刻蚀原子量为1E12/cm2‑1E22/cm2。其有益效果是:可以去除SOI硅片表面的损伤层,改善SOI层膜厚均匀性,再进行大约10nm‑50nm的机械抛光,就可以制造超薄的SOI层。

Description

SOI键合硅片的制备方法
技术领域
本发明涉及半导体材料制备领域,特别是一种SOI键合硅片的制备方法。
背景技术
随着物联网和智能设备的不断发展,绝缘体上硅(SOI)在高速逻辑电路、功率芯片、汽车电子、射频芯片、微机电、光通讯等领域拥有明显优势,特别是基于28nm线宽的FD-SOI成为可望在物联网(IoT)与汽车市场取代鳍式场效电晶体(FinFET)的理想替代方案。相较于FinFET,FD-SOI硅片虽然较昂贵,但功耗较低、性能更好,也更适用于RF——而这正是IoT的关键。
FD-SOI技术对SOI层厚度和均匀性要求特别严格,SOI层厚度需小于50nm、甚至达到7nm,均匀性小于+/-2nm才能达到使加工的器件达成设计性能。常规的SOI层处理方法是直接使用化学机械抛光机对SOI层损伤进行抛光处理,由于化学抛光所以会导致SOI层随着抛光量不断增加而逐步变差,所以SOI层厚度和均匀性极难控制。
发明内容
本发明的目的是为了解决上述问题,设计了一种SOI键合硅片的制备方法。具体设计方案为:
一种SOI键合硅片的制备方法,包括氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤,所述氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤依次进行,其特征在于,所述刻蚀步骤中,刻蚀方式为等离子刻蚀,刻蚀原子量为1E12/cm2-1E22/cm2
氧化步骤中,氧化反应式为:
Si+O2=SiO2
在键合硅片表面进行氧化,形成氧化层,氧化方式为热氧化、化学气相沉积中的一种。
注入步骤中,将离子为H+、18族元素组成的离子或分子离子注入到键合硅片中,注入过程需穿过氧化层,在键合硅片的一侧与所述氧化层之间形成注入层。
所述键合步骤中,键合反应式为:
Si-OH+HO-Si→Si-O-Si+H2O
将所述键合硅片与衬底硅片贴合,通过键合连接,形成键合层,所述键合方式为直接键合、阳极键合、低温键合、等离子体增强键合中的一种。
所述一次退火步骤中,对键合硅片与衬底硅片通过键合层连接形成的整体结构进行退火。
裂片步骤中,对键合硅片与衬底硅片通过键合层连接形成的整体结构进行高温加热、热微波辐射或激光辐射中的一种,键合层内的氢离子或稀有气体离子、分子离子聚合成气体分子,在键合硅片内部形成微缺陷,键合层在注入层处分离,键合硅片的注入层会留在衬底硅片上形成SOI层。
所述二次退火步骤中,在氧化环境下对所述衬底硅片、SOI层进行退火。
所述刻蚀步骤中,刻蚀反应式为:
Si+2F2→SiF4
Si+CL2→SiCL4,
采用含氯元素或者氟元素的混合气体作为气源对所述SOI层的上表面进行刻蚀处理。
所述SOI层厚度为10A-5000A。
通过本发明的上述技术方案得到的SOI键合硅片的制备方法,其有益效果是:
可以去除SOI硅片表面的损伤层,改善SOI层膜厚均匀性,再进行大约10nm-50nm的机械抛光,就可以制造超薄的SOI层。
附图说明
图1是本发明所述氧化步骤的结构示意图;
图2是本本发明所述注入步骤的结构示意图;
图3是本发明所述键合步骤的结构示意图;
图4是本发明所述裂片步骤的结构示意图;
图5是本发明二次退火步骤后所述注入层的结构示意图;
图6是本发明所述刻蚀步骤后的结构示意图;
图中,1、键合硅片;2、氧化层;3、注入层;4、衬底硅片;5、键合层;6、微缺陷;7、SOI层。
具体实施方式
下面结合附图对本发明进行具体描述。
一种SOI键合硅片的制备方法,包括氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤,所述氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤依次进行,其特征在于,所述刻蚀步骤中,刻蚀方式为等离子刻蚀,刻蚀原子量为1E12/cm2-1E22/cm2
氧化步骤中,氧化反应式为:
Si+O2=SiO2
在键合硅片1表面进行氧化,形成氧化层2,氧化方式为热氧化、化学气相沉积中的一种。
注入步骤中,将离子为H+、18族元素组成的离子或分子离子注入到键合硅片1中,注入过程需穿过氧化层2,在键合硅片1的一侧与所述氧化层2之间形成注入层3。
所述键合步骤中,键合反应式为:
Si-OH+HO-Si→Si-O-Si+H2O
将所述键合硅片1与衬底硅片4贴合,通过键合连接,形成键合层5,所述键合方式为直接键合、阳极键合、低温键合、等离子体增强键合中的一种。
所述一次退火步骤中,对键合硅片1与衬底硅片4通过键合层5连接形成的整体结构进行退火。
裂片步骤中,对键合硅片1与衬底硅片4通过键合层5连接形成的整体结构进行高温加热、热微波辐射或激光辐射中的一种,键合层5内的氢离子或稀有气体离子、分子离子聚合成气体分子,在键合硅片1内部形成微缺陷6,键合层5在注入层3处分离,键合硅片1的注入层会留在衬底硅片4上形成SOI层7。
所述二次退火步骤中,在氧化环境下对所述衬底硅片4、SOI层7进行退火。
所述刻蚀步骤中,刻蚀反应式为:
Si+2F2→SiF4
Si+CL2→SiCL4
采用含氯元素或者氟元素的混合气体作为气源对所述SOI层7的上表面进行刻蚀处理。
所述SOI层7厚度为10A-5000A。
实施例1
在步骤(a),准备两个正表面是抛光状态的硅片,分别为衬底硅片1(SOI硅片中支撑器件的衬底)以及目标硅片2(提供SOI层);
在步骤(b),将目标硅片2进行热氧化工艺,在其表面生长厚度为100nm-500nm的绝缘氧化层3;
在步骤(c),对氧化的目标硅片2进行离子注入,注入离子会射入硅片内部,形成深度均匀的注入离子面4;
在步骤(d),将目标硅片2与衬底硅片1键合,采用硅片直接键合技术,使其通过范德华力形成键合片的结构;
在步骤(e),利用低温加热硅片以及微波辐射,使硅片内部注入离子形成气体分子,使键合片在注入面分离形成SOI片6,以及分离硅片5,;
在步骤(f),对裂片后的SOI层进行高温退火增加硅片键合强度,并且实现晶格修复,然后实施等离子体刻蚀7,去除SOI层表面损伤层,优化其表面均匀性;
在步骤(g),进行CMP工艺,形成SOI硅片;
通过等离子体刻蚀,能够更有效率的制造SOI层膜厚均匀性更好的高品质超薄SOI硅片
实施例2
3片原始基板为P型,晶格方向(100),电阻值为1-100ohm·cm,表面生长500A二氧化硅(SiO2),单面抛光片,200mm硅片,经过剂量为4.0X10E16/cm2,注入能量为50KeV,氢分子离子注入。目标硅片为P型,晶格方向(100),电阻值为1-100ohm·cm,单面抛光硅片。使用热微波技术裂片后,使用氯元素进行等离子体进行刻蚀,等离子体刻蚀剂量为5E21个原子每平方厘米,,再进行30nm机械抛光,从硅片外周起5mm以内范围的SOI层膜厚141点,经过等离子体刻蚀后,最终SOI层均匀性为均符合+/-0.5nm。
上述技术方案仅体现了本发明技术方案的优选技术方案,本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理,属于本发明的保护范围之内。

Claims (9)

1.一种SOI键合硅片的制备方法,包括氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤,所述氧化步骤、注入步骤、键合步骤、一次退火步骤、裂片步骤、二次退火步骤、刻蚀步骤、抛光步骤依次进行,其特征在于,所述刻蚀步骤中,刻蚀方式为等离子刻蚀,刻蚀原子量为1E12/cm2-1E22/cm2
2.根据权利要求1中所述的SOI键合硅片的制备方法,其特征在于,氧化步骤中,氧化反应式为:
Si+O2=SiO2
在键合硅片(1)表面进行氧化,形成氧化层(2),氧化方式为热氧化、化学气相沉积中的一种。
3.根据权利要求2中所述的SOI键合硅片的制备方法,其特征在于,注入步骤中,将离子为H+、18族元素组成的离子或分子离子注入到键合硅片(1)中,注入过程需穿过氧化层(2),在键合硅片(1)的一侧与所述氧化层(2)之间形成注入层(3)。
4.根据权利要求3中所述的SOI键合硅片的制备方法,其特征在于,所述键合步骤中,键合反应式为:
Si-OH+HO-Si→Si-O-Si+H2O
将所述键合硅片(1)与衬底硅片(4)贴合,通过键合连接,形成键合层(5),所述键合方式为直接键合、阳极键合、低温键合、等离子体增强键合中的一种。
5.根据权利要求4中所述的SOI键合硅片的制备方法,其特征在于,所述一次退火步骤中,对键合硅片(1)与衬底硅片(4)通过键合层(5)连接形成的整体结构进行退火。
6.根据权利要求4中所述的SOI键合硅片的制备方法,其特征在于,裂片步骤中,对键合硅片(1)与衬底硅片(4)通过键合层(5)连接形成的整体结构进行高温加热、热微波辐射或激光辐射中的一种,键合层(5)内的氢离子或稀有气体离子、分子离子聚合成气体分子,在键合硅片(1)内部形成微缺陷(6),键合层(5)在注入层(3)处分离,键合硅片(1)的注入层会留在衬底硅片(4)上形成SOI层(7)。
7.根据权利要求6中所述的SOI键合硅片的制备方法,其特征在于,所述二次退火步骤中,在氧化环境下对所述衬底硅片(4)、SOI层(7)进行退火。
8.根据权利要求6中所述的SOI键合硅片的制备方法,其特征在于,所述刻蚀步骤中,刻蚀反应式为:
Si+2F2→SiF4
Si+CL2→SiCL4
采用含氯元素或者氟元素的混合气体作为气源对所述SOI层(7)的上表面进行刻蚀处理。
9.根据权利要求6中所述的SOI键合硅片的制备方法,其特征在于,所述SOI层(7)厚度为10A-5000A。
CN201710225955.0A 2017-04-08 2017-04-08 Soi键合硅片的制备方法 Withdrawn CN108695147A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710225955.0A CN108695147A (zh) 2017-04-08 2017-04-08 Soi键合硅片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710225955.0A CN108695147A (zh) 2017-04-08 2017-04-08 Soi键合硅片的制备方法

Publications (1)

Publication Number Publication Date
CN108695147A true CN108695147A (zh) 2018-10-23

Family

ID=63842972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710225955.0A Withdrawn CN108695147A (zh) 2017-04-08 2017-04-08 Soi键合硅片的制备方法

Country Status (1)

Country Link
CN (1) CN108695147A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712880A (zh) * 2018-12-03 2019-05-03 武汉新芯集成电路制造有限公司 一种晶圆键合力的提升方法及增强系统
CN110752182A (zh) * 2019-10-28 2020-02-04 沈阳硅基科技有限公司 Soi的制造方法
CN111238461A (zh) * 2020-03-09 2020-06-05 中国建筑材料科学研究总院有限公司 一种谐振子及其制备方法
CN112542379A (zh) * 2020-12-09 2021-03-23 济南晶正电子科技有限公司 一种薄膜图形化工艺方法、复合薄膜及电子元器件
CN116845027A (zh) * 2023-09-01 2023-10-03 青禾晶元(天津)半导体材料有限公司 一种fd-soi衬底的制备方法及soi器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312797B1 (en) * 1998-07-10 2001-11-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer and bonded wafer
CN1989620A (zh) * 2004-05-28 2007-06-27 株式会社上睦可 Soi基板及其制造方法
TW200913128A (en) * 2007-05-31 2009-03-16 Shinetsu Chemical Co Method for manufacturing SOI wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312797B1 (en) * 1998-07-10 2001-11-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer and bonded wafer
CN1989620A (zh) * 2004-05-28 2007-06-27 株式会社上睦可 Soi基板及其制造方法
TW200913128A (en) * 2007-05-31 2009-03-16 Shinetsu Chemical Co Method for manufacturing SOI wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712880A (zh) * 2018-12-03 2019-05-03 武汉新芯集成电路制造有限公司 一种晶圆键合力的提升方法及增强系统
CN110752182A (zh) * 2019-10-28 2020-02-04 沈阳硅基科技有限公司 Soi的制造方法
CN111238461A (zh) * 2020-03-09 2020-06-05 中国建筑材料科学研究总院有限公司 一种谐振子及其制备方法
CN112542379A (zh) * 2020-12-09 2021-03-23 济南晶正电子科技有限公司 一种薄膜图形化工艺方法、复合薄膜及电子元器件
CN112542379B (zh) * 2020-12-09 2022-11-08 济南晶正电子科技有限公司 一种薄膜图形化工艺方法、复合薄膜及电子元器件
CN116845027A (zh) * 2023-09-01 2023-10-03 青禾晶元(天津)半导体材料有限公司 一种fd-soi衬底的制备方法及soi器件
CN116845027B (zh) * 2023-09-01 2023-11-21 青禾晶元(天津)半导体材料有限公司 一种fd-soi衬底的制备方法及soi器件

Similar Documents

Publication Publication Date Title
CN108695147A (zh) Soi键合硅片的制备方法
TWI721033B (zh) 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統
CN102959731B (zh) 用于制造具有隧道电介质层的太阳能电池的方法
JP4828230B2 (ja) Soiウェーハの製造方法
CN100468628C (zh) 制造goi半导体结构的方法及使用这些方法制造的半导体结构
US8043939B2 (en) Method for manufacturing semiconductor wafer
US7985660B2 (en) Method for manufacturing soi wafer
WO2012012138A2 (en) Method for finishing silicon on insulator substrates
US20120058612A1 (en) Semiconductor device and method for manufacturing the same
JP2009149481A (ja) 半導体基板の製造方法
TW201546875A (zh) 貼合式晶圓的製造方法
TW201916251A (zh) 形成絕緣體上矽基底的方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
US9842763B2 (en) Method for manufacturing bonded wafer
JP2008258304A (ja) 半導体基板の製造方法
TWI587446B (zh) Soi基底及其製備方法
JP5168990B2 (ja) 半導体基板の製造方法
WO2009047351A1 (en) A method for making a substrate of the semiconductor on insulator type with an integrated ground plane
CN102237396B (zh) 半导体器件及其制造方法
JP5205840B2 (ja) 半導体基板の製造方法
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
TW201316452A (zh) U形金氧半(mos)溝槽外形最佳化及使用微波之蝕刻損壞移除
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
CN105977197A (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181023

WW01 Invention patent application withdrawn after publication