TW201916251A - 形成絕緣體上矽基底的方法 - Google Patents

形成絕緣體上矽基底的方法 Download PDF

Info

Publication number
TW201916251A
TW201916251A TW107133002A TW107133002A TW201916251A TW 201916251 A TW201916251 A TW 201916251A TW 107133002 A TW107133002 A TW 107133002A TW 107133002 A TW107133002 A TW 107133002A TW 201916251 A TW201916251 A TW 201916251A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
germanium
oxide
epitaxial layer
Prior art date
Application number
TW107133002A
Other languages
English (en)
Inventor
艾力克斯 烏先科
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916251A publication Critical patent/TW201916251A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明實施例公開形成絕緣體上矽基底的方法。在一些實施例中，在犧牲基底上形成磊晶層及氧化物層。在所述磊晶層中形成蝕刻終止層。在所述氧化物層處將所述犧牲基底接合至處理基底。移除所述犧牲基底。部分地移除所述磊晶層，直到暴露出所述蝕刻終止層。

Description

形成絕緣體上矽基底的方法
本發明實施例是關於形成絕緣體上矽（silicon-on-insulator，SOI）基底的方法。
傳統絕緣體上矽（SOI）互補金屬氧化物半導體（CMOS）裝置通常在例如埋入氧化物（buried oxide，BOX）層等絕緣體層上具有薄的矽層，所述薄的矽層也被稱為主動層。例如金屬氧化物半導體電晶體（MOSFET）等主動裝置形成在主動層的主動區中。主動區中的主動裝置通過埋入氧化物層而與基底隔離。
形成在絕緣體上矽基底上的裝置相比於其塊狀基底對等物表現出許多改善的性能特性。絕緣體上矽基底在減少與反向基體效應（reverse body effect）、裝置閉鎖（device latch-up）、軟錯誤率（soft-error rate）、及接面電容（junction capacitance）相關的問題方面尤其有用。絕緣體上矽技術因此使得能夠實現更高速的性能、更高的組裝密度、以及降低的功耗。然而，用於製作絕緣體上矽基底的傳統技術通常昂貴且無法提供絕緣體上矽基底的矽層的均勻厚度。
根據本發明的一些實施例，一種形成絕緣體上矽基底的方法包括以下操作。在犧牲基底上形成磊晶層及氧化物層。在所述磊晶層中形成蝕刻終止層。在所述氧化物層處將所述犧牲基底接合至處理基底。移除所述犧牲基底。部分地移除所述磊晶層，直到暴露出所述蝕刻終止層。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下公開內容提供用於實施所提供的主題的不同特徵的許多不同實施例或實例。出於以簡化方式傳達本發明的目的，以下闡述元件及排列的具體實例。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第二特徵形成於第一特徵「之上」或第一特徵「上」可包括其中第二特徵及第一特徵形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成有附加特徵、進而使得所述第二特徵與所述第一特徵可能不直接接觸的實施例。此外，可在本發明的各種實例中使用相同的參考編號及/或字母來指代相同或類似的部件。參考編號的重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「之下（beneath）」、「下面（below）」、「下部的（lower）」、「位於…上（on）」、「位於…之上（over）」、「上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。
圖1是根據一些實施例的一種形成絕緣體上矽基底的方法的流程圖。圖2A到圖2K是根據一些實施例的一種形成絕緣體上矽基底的方法的剖視圖。
參照圖1及圖2A到圖2B，在操作10中，在犧牲基底100上形成磊晶層102及氧化物層104。
在一些實施例中，犧牲基底100包含矽。舉例來說，犧牲基底100包含單晶矽。在一些實施例中，犧牲基底100以第一導電類型進行重摻雜。例如，將犧牲基底100選擇為P+ 矽晶圓（wafer）。
在一些實施例中，隨後使犧牲基底100經受磊晶、氧化及離子植入操作，並在進一步的薄化操作期間完全移除犧牲基底100。因此，犧牲基底100可為具有較低測試級別的非常便宜的晶圓或者甚至是機械晶圓。在一些實施例中，犧牲基底100具有無缺陷的頂表面以使得能夠在所述頂表面上進行高品質的磊晶生長，且具有低翹曲性質以維持後續的接合操作。
在一些實施例中，P+ 犧牲基底100具有範圍非常廣的摻雜類型及範圍，至少從約1E18 cm-3 到1E20 cm-3 。為了在HNA濕蝕刻劑中保持高蝕刻速率（將在操作18中進行詳細闡述），晶圓電阻率的摻雜下端選擇為等於約0.1 Ohm-cm。所述範圍的上端（電阻率等於約10-3 Ohm-cm）是根據在其上面生長無缺陷磊晶層的能力來確定。
然後，磊晶層102在犧牲基底100上磊晶生長。對例如溫度、原料氣等磊晶條件進行選擇，以提供高品質的（例如，無缺陷的）磊晶膜及高生產量。在一些實施例中，磊晶層102包含矽。在一些實施例中，磊晶層102包含單晶矽。在替代實施例中，磊晶層102包含多晶矽。將磊晶層102的性質選擇成等於絕緣體上矽晶圓上的最終表面膜的所需電性質。在一些實施例中，磊晶層102在本說明書通篇中被稱為裝置層。在一些實施例中，以第一導電類型對磊晶層102進行輕摻雜。舉例來說，將磊晶層102選擇為P- 矽層。在一些實施例中，犧牲基底100與磊晶層102具有相同的導電類型，且犧牲基底100的摻雜濃度大於磊晶層102的摻雜濃度。在一些實施例中，將磊晶層102的厚度選擇成處於1微米到數微米的範圍內。
在一些實施例中，如圖2B所示，使磊晶層102氧化以在剩餘的磊晶層102的頂部上形成氧化物層104。具體來說，氧化物層104是通過使磊晶層102的頂部部分氧化而形成。對氧化條件進行選擇，以形成高品質的（例如，無缺陷的）氧化物，並在氧化物層104與磊晶層102之間形成高品質的界面（interface）。在一些實施例中，將磊晶層102熱氧化到與所需埋入氧化物（BOX）厚度相等的厚度，例如在約20 nm與200 nm之間。在替代實施例中，需要超過200 nm的埋入氧化物厚度。在一些實施例中，仍將例如乾燥氧化等熱氧化執行到200 nm，且其餘的埋入氧化物厚度來自於在例如處理基底等另一基底上的氧化物生長。在一些實施例中，裝置層（例如，磊晶層102）上的氧化物厚度受到限制，這個因為隨後在製程流程中將貫穿氧化物執行離子植入；氧化物越厚，需要越高的離子能量。
在替代實施例中，通過在磊晶層102上沉積氧化物材料而不消耗磊晶層102的厚度來形成氧化物層104。舉例來說，通過化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）或適當的方法來沉積氧化物層104。
參照圖1及圖2C，在操作12中，在磊晶層102中形成蝕刻終止層106。
在一些實施例中，在磊晶層102中形成蝕刻終止層106的方法包括：貫穿氧化物層104執行離子植入製程105。在一些實施例中，離子植入製程105使磊晶層102部分地非晶化。舉例來說，離子植入製程105使磊晶層102的中間部分非晶化，以形成蝕刻終止層106。
在一些實施例中，蝕刻終止層106形成為完全非晶狀態。在替代實施例中，蝕刻終止層106形成為局部非晶狀態；也就是說，蝕刻終止層106形成為混合結晶-非晶狀態，且具有一定程度的結構次序。在一些實施例中，蝕刻終止層106在本說明書通篇中被稱為非晶層或非晶化層。
選擇植入元素離子或離子物種的因素包括：對矽來說無摻雜活性、使矽非晶化的能力、植入機相容性、穿透深度（Rp）等。非摻雜（non-doping）因素將對所述物種的選擇限制為IV族元素（例如，C、Si、Ge、Sn）、惰性氣體元素（例如，He、Ne、Ar、Kr、Xe）、鹵素元素（例如，F、Cl、Br、I）及無機氣體元素（例如，N、O）。
在一些實施例中，非晶化因素從此列表中移除輕離子（例如，He），因為輕離子不會使矽非晶化。舉例來說，用於離子植入製程105的元素包括：C、Si、Ge、Ne、Ar、Kr、Xe、F、Cl、Br、I、N、O或其組合。
具體來說，不採用氫或氦植入，因為輕離子不能使矽非晶化，且氫或氦在退火時在矽內部形成氣泡。這些氣泡在退火時無法再被移除，因此在氫或氦擴散掉之後，矽膜的頂部含有留下的空隙。此外，一些植入的氫或氦擴散到結構中的槽（sink）中。絕緣體上矽中的槽是頂部矽與埋入氧化物之間的界面。最終，在所述界面上形成氣泡及空隙，且降低此種絕緣體上矽晶圓的晶圓性能。本公開內容使得能夠進行無氣泡的植入（例如，Si到Si中），且因此提供更好品質的絕緣體上矽晶圓。
在一些實施例中，植入機相容性排除鹵素，因為這些鹵素會侵蝕腔室。舉例來說，用於離子植入製程105的元素包括：C、Si、Ge、Ne、Ar、Kr、Xe、N、O或其組合。
在一些實施例中，穿透深度因素從所述列表移除重離子（例如，Sn、I、Xe）。舉例來說，用於離子植入製程105的元素選自由C、Si、Ge、Ne、Ar、Kr、N及O組成的群組。
對植入能量進行適當的選擇，以在磊晶層102內形成埋入非晶層（例如，蝕刻終止層106）。在一些實施例中，植入能量介於約60 keV到600 keV範圍內。隨著離子從晶格位置取代矽原子，非晶層被形成。進入固體目標的離子在與電子交互作用時首先損失其能量，因此僅發生離子化。當植入能量降至低於約20 keV時，與原子的交互作用變為主要的能量損失機制。因此，靠近其範圍的端部，離子取代矽原子，一連串的取代給出局部非晶化區，且當重疊的非晶化區形成連續的層時，非晶化製程完成。可視需要調整元素離子的每一組合的非晶化閾劑量（amorphization threshold dose）。舉例來說，對於200 keV下的矽到矽（silicon-into-silicon）室溫植入來說，非晶化閾劑量是約5E14 cm-2 。將植入劑量選擇成略超過非晶化閾劑量。超出所述劑量是不希望的。如果劑量過高，那麼殘餘物損害會對最終晶圓性能造成不利影響。舉例來說，將物種的植入劑量選擇成超出非晶化閾值但不超出所述閾值的兩倍劑量。
將植入能量選擇成在所需深度處產生埋入非晶層。此處的所需深度是氧化物厚度與未來表面（superficial）矽膜的總和。舉例來說，如果絕緣體上矽晶圓具有200 nm的埋入氧化物及80 nm的頂部矽，那麼埋入非晶層處於280 nm處。非晶化層的厚度取決於物種、能量及劑量。舉例來說，在210 keV及6E14 cm-2 下向在磊晶層之上具有200 nm氧化物的晶圓內所進行的矽到矽植入具有280 nm的穿透深度，並形成深度從約280 nm蔓延到340 nm的埋入非晶層。
在一些實施例中，蝕刻終止層106是毯覆式非晶矽層。在替代實施例中，蝕刻終止層106是「圖案化」非晶矽層，且因此在製造圖案化絕緣體上矽晶圓-具有不同矽厚度的晶圓方面開啟新的機會。此為晶圓設計者提供新的選擇。
參照圖1及圖2D，在操作14中，在氧化物層104處將犧牲基底100接合至處理基底110。
在一些實施例中，將具有磊晶層102、氧化物層104及蝕刻終止層106的犧牲基底100翻轉並接合至處理基底110。依據未來應用，處理晶圓可僅為具有接合性（例如，低表面粗糙度及低翹曲性）的便宜的機械支撐。如果需要厚的埋入氧化物，那麼犧牲基底100可具有氧化物，因此與處理基底110上的氧化物一起，可實現所需的總埋入氧化物厚度。
在一些實施例中，處理基底110包含矽。在一些實施例中，處理基底110包含單晶矽。在替代實施例中，處理基底110包含多晶矽。對於高級RF應用來說，處理基底110包括位於高電阻率單晶矽膜之上的高電阻率多晶矽膜，且犧牲基底100在氧化物層104處接合至處理基底110的高電阻率多晶矽膜。
在一些實施例中，在接合製程之前，以標準濕化學RCA清潔浴程式清潔基底或晶圓上的顆粒、有機物及金屬污染，然後以馬蘭戈尼（Marangoni）或適當的製程進行乾燥。在一些實施例中，在電漿中加工一或多個基底以另外地活化表面，並因此提高接合率。可使用單獨的電漿工具或整合到接合工具中的電漿模組。
參照圖1及圖2E，在操作16中，在將犧牲基底100接合至處理基底110之後執行第一退火製程107。
在一些實施例中，在接合腔室中使基底或晶圓配對，並對兩個基底的總成（assembly）進行熱加工，以將接合加強到使所述總成在接下來的機械研磨製程之後仍能夠繼續使用的水準（level）。在一些實施例中，第一退火製程107在本說明書通篇中被稱為第一接合後（post-bonding）或配對後（post-mating）退火。在一些實施例中，在足夠低的溫度下仍執行第一退火製程107以保存蝕刻終止層106（即，埋入非晶膜），因此第一退火製程107處於約100℃到400℃的範圍內。可對此退火進行優化以實現額外的優點。舉例來說，400℃退火已經使埋入非晶層顯著發展，所述埋入非晶層在厚度上收縮（良）、邊緣變得更鋒利（良）、晶體-非晶邊界的「粗糙度」降低（良）、但壓縮應力水準可能降低（差）。在一些實施例中，應力越高，濕蝕刻選擇性越高，因此在此操作中過度退火是不希望的。
參照圖1及圖2F到圖2G，在操作18中，移除犧牲基底100。
在一些實施例中，如圖2F所示，研磨掉犧牲基底100的主要部分。在研磨之後，表面下區（subsurface region）具有蔓延直達約10微米深的裂隙。因此，必須保留足夠的材料，因此使得裂隙不會到達磊晶層102。在另一方面，在研磨之後剩餘的最低容許矽使得在下一濕蝕刻操作中具有較短的蝕刻時間，從而節省總製程成本。在一些實施例中，如圖2G所示，通過選擇性濕蝕刻移除P+ 犧牲基底100的剩餘部分。舉例來說，可使用氫氟酸-硝酸-醋酸（hydrofluoric-nitric-acetic acids，HNA）混合物浴。可視需要調整酸的比率、浴溫度等，以實現高生產量、高選擇性、以及現在被顯露出的磊晶層102的最小殘餘粗糙度。
參照圖1及圖2H，在操作20中，部分地移除磊晶層102直到暴露出蝕刻終止層106。
在一些實施例中，蝕刻掉P- 磊晶層102直到暴露出蝕刻終止層106的表面。舉例來說，可使用對低摻雜矽具有高蝕刻速率的選擇性蝕刻劑，亦即，如KOH、TMAH或EDP等鹼性蝕刻劑。舉例來說，可使用85℃下的25%TMAH水溶液。
參照圖1及圖2I，在操作22中，使蝕刻終止層106再結晶或移除蝕刻終止層106。
在一些實施例中，使磊晶層102的蝕刻終止層106再結晶，因此具有非晶矽的蝕刻終止層106可轉變回普通矽，例如單晶矽或多晶矽。在一些實施例中，為「抹除」此蝕刻終止層106，將基底加熱到高於非晶矽的熱穩定溫度（即，600℃）。在一些實施例中，以緩慢的溫度斜升（ramp up）（例如，在約10℃/分鐘的速率下）執行再結晶退火，因此不會在非晶膜的內部產生晶體成核中心（crystal nucleation center），且發生固態磊晶。在一些實施例中，執行再結晶退火，直到所有的植入誘發缺陷被修復且之前的蝕刻終止層變為最終頂部矽層的一部分。
在一些實施例中，視情況執行薄化及平滑化操作，以移除通過固態磊晶得到的較高缺陷水準的矽，僅留下初始磊晶層102。具體來說，使作為裝置層的P- 磊晶層102經受最終薄化，以實現頂部矽膜的所需最終厚度。在一些實施例中，可使用在介於約1000℃到1200℃範圍內的溫度下在HCl氣體中進行的退火。在替代實施例中，可使用氧化/氧化物剝除循環（strip cycle）。
在替代實施例中，蝕刻掉具有非晶矽的蝕刻終止層106直到暴露出磊晶層102的表面，而不執行以上所述的抹除/再結晶操作以及薄化及平滑化操作。在一些實施例中，可通過（1）氫電漿、（2）XeF2 氣體、（3）升高溫度下的HCl氣體、（4）如HNA等酸性濕蝕刻劑中、（5）氧化/氧化物剝除循環或（6）在SF6 及/或SiF4 中的電漿蝕刻來對非晶化蝕刻終止層106進行選擇性蝕刻。在所列出的方法中，在HCl氣體中的蝕刻以及氧化/氧化物剝除循環表現出最高的內在（built-in）平滑化能力。能通過這些方法實現的最終粗糙度大約為約2 Å rms。因此，另一成本節省選擇是消除最終的平滑化操作。在一些實施例中，如果粗糙度規範更嚴格，例如低於約1 Å rms，那麼可使用氬或氫退火。
參照圖1及圖2J，在操作24中，在使蝕刻終止層106再結晶或移除蝕刻終止層106之後，執行第二退火製程109。
在一些實施例中，為了進一步改善接合界面的品質，在約1100℃到1200℃的溫度下執行退火。在一些實施例中，第二退火製程109在本說明書通篇中被稱為第二接合後或配對後退火。第二退火製程109使得能夠進行充分的擴散，因此界面上的SiO2 變為具有理想化學計量（stoichiometric）。在一些實施例中，第一退火製程107的溫度低於第二退火製程109的溫度。
參照圖1及圖2K，在操作26中，視情況執行頂部矽平滑化製程。
在一些實施例中，將矽膜的表面平滑化至接近原子平面度（atomic flatness），例如約2 Å rms或甚至小於2 Å rms。此頂部矽平滑化操作可利用上述製程（例如，HCl退火或氧化/氧化物剝除循環）來執行。因此完成製作本發明實施例的接合及回蝕絕緣體上矽（Bond-and-Etch-back Silicon-on-Insulator，BESOI）基底或絕緣體上矽基底1。在一些實施例中，絕緣體上矽製程包括為保持簡明而未在本文中進行闡述的操作，例如在製程操作之間的晶圓邊緣修剪、頂部矽膜邊緣界定、多道清潔及度量（metrology）操作。
上述實施例指向最終晶圓品質。針對晶圓品質及成本節省設計以下實施例。
圖3是根據替代實施例的一種形成絕緣體上矽基底的方法的流程圖。圖4A到圖4I是根據替代實施例的一種形成絕緣體上矽基底的方法的剖視圖。
參照圖3及圖4A，在操作30中，提供裝置基底200。
在一些實施例中，裝置基底200包含矽。舉例來說，裝置基底200包含單晶矽。在替代實施例中，裝置基底200包含多晶矽。裝置基底200是電阻率與在絕緣體上矽基底的最終裝置膜中所需的電阻率相等的輕摻雜晶圓。在一些實施例中，裝置基底200以第一導電類型進行輕摻雜。例如，將裝置基底200選擇成P- 矽晶圓。
在一些實施例中，裝置基底200具有潔淨地區（denuded zone），因此最終的裝置膜不具有由氧化誘發的堆疊層錯（stacking fault）、晶體原生粒子（crystal originated particle，COP）缺陷等。可省略磊晶操作。消除磊晶操作是主要的成本節省。此外，非EPI（non-EPI）製程為離子植入製程提供了對最終裝置矽膜厚度的完全控制，因此最終可實現優越的膜厚度均勻性。
參照圖3及圖4B，在操作32中，在裝置基底200上形成氧化物層202。
操作32類似於上述操作10中的氧化物形成。在一些實施例中，氧化物層202是通過使裝置基底200的頂部部分氧化而形成。在替代實施例中，氧化物層202是通過在裝置基底上沉積氧化物材料而形成。
參照圖3及圖4C，在操作34中，在裝置基底200中形成非晶化層204。
操作34類似於上述操作12。在一些實施例中，形成非晶化層204的方法包括貫穿氧化物層202執行離子植入製程205。在一些實施例中，離子植入製程205使裝置基底200的中間部分非晶化，以形成非晶化層204。在一些實施例中，用於離子植入製程205的元素包括：C、Si、Ge、Ne、Ar、Kr、Xe、F、Cl、Br、I、N、O或其組合。
參照圖3及圖4D，在操作36中，在氧化物層202處將裝置基底200接合至處理基底210。
操作36類似於上述操作14。在一些實施例中，，將具有氧化物層202及非晶化層204的裝置基底200翻轉並接合至處理基底210。
參照圖3及圖4E，在操作38中，在將裝置基底200接合至處理基底210之後執行第一退火製程207。
操作38類似於上述操作16。在一些實施例中，第一退火製程207在本說明書通篇中被稱為第一接合後或配對後退火。在一些實施例中，在足夠低的溫度下仍執行第一退火製程207以保存非晶化層204，因此第一退火製程207處於約100℃到400℃的範圍內。
參照圖3及圖4F，在操作40中，部分地移除裝置基底200，直到暴露出非晶化層204。
操作40類似於上述操作20。在一些實施例中，使P- 裝置基底200經受機械研磨操作，然後經受選擇性蝕刻操作。在一些實施例中，使用鹼性浴（例如，TMAH）。相比於之前的實施例，消除了HNA蝕刻。這是另一個主要的成本節省。
參照圖3及圖4G，在操作42中，使非晶化層204再結晶或移除非晶化層204。
操作42類似於上述操作22。在一些實施例中，通過再結晶退火使非晶化層204再結晶並轉變回普通矽。在替代實施例中，通過蝕刻移除非晶化層204，直到暴露出下方裝置基底200的表面。
參照圖3及圖4H，在操作44中，在使非晶化層204再結晶或移除非晶化層204之後執行第二退火209。
操作44類似於上述操作24。在一些實施例中，第二退火209在本說明書通篇中被稱為第二接合後或配對後退火。在一些實施例中，在約1100℃到1200℃的溫度下執行第二退火209，以進一步改善接合界面的品質。在一些實施例中，第一退火製程207的溫度低於第二退火製程209的溫度。
參照圖3及圖4I，在操作46中，視情況執行頂部矽平滑化製程。
操作46類似於上述操作26。在一些實施例中，將矽膜的表面平滑化至接近原子平面度，例如約2 Å rms。此頂部矽平滑化操作可利用上述製程（例如，HCl退火或氧化/氧化物剝除循環）來執行。因此完成製作本發明實施例的絕緣體上矽基底2。
在一些實施例中，通過本發明的絕緣體上矽非EPI製程，頂部矽膜不具有磊晶膜所特有的缺陷（磊晶堆疊層錯、基底誘發的缺陷、磊晶突起（epitaxial crown）、刻面（faceting）、錐體、小丘、霧度等）。在一些實施例中，頂部矽膜中的氧濃度來自起始裝置基底的潔淨地區，且因此其具有大約比磊晶層中的氧濃度（~E16 cm-3 ）高一個數量級的氧濃度（~E17 cm-3 ）。在一些實施例中，頂部矽膜中的晶格常數來自於初始的輕摻雜裝置基底，因此其具有未受擾亂的矽晶格常數5.43095 Å。而在已知的絕緣體上矽製程使用具有小約0.1%的晶格參數的重摻硼初始晶圓，且此參數會被傳遞到頂部矽膜。
在一些實施例中，本發明的方法在晶圓內提供低的總厚度變化（total thickness variation，TTV）。在一些實施例中，絕緣體上矽非EPI製程使得能夠通過移除最終的薄化操作而實現成本節省，視情況執行平滑化（例如，氫退火）以完成所述晶圓。此外，通過此種方式可製成具有極低頂部矽總厚度變化的晶圓，因為所述厚度僅由離子能量確定（即，非常受控且穩定）且從氧化物頂部計算參考面。
在一些實施例中，本發明的方法提供固有的（inherent）製程清潔性。舉例來說，使用矽到矽植入不會將新的材料引入到晶圓中。一種結果是可在後段製程線（BEOL）以及前段製程（FEOL）線兩者中對晶圓進行加工，而不會帶來任何交叉污染的風險。此外，離子植入劑量遠低於現有技術所要求的離子植入劑量（例如，比現有技術所要求的離子植入劑量低兩個數量級）。
在一些實施例中，本發明的方法提供結晶品質。當植入能量顯著高於離子產生原子位移的能量範圍（即，1 keV到20 keV）時，在受損區域上方存在幾乎未受影響的表面層。在一些實施例中，植入能量介於約60 keV到600 keV的範圍內。將此種能量選擇成使得低損壞厚度從表面向下蔓延到絕緣體上矽的最終目標薄化點。
在一些實施例中，晶圓到晶圓（wafer-to-wafer）及晶圓內（within-the-wafer）頂部矽厚度均勻性（＜1%）好得多，因為其僅由離子植入能量而不是由磊晶製程（~10%）確定。
鑒於上述內容，通過本發明的方法，絕緣體上矽基底形成有高品質頂部矽-埋入氧化物界面，且其較低品質的接合界面位於埋入氧化物的底部處或位於埋入氧化物的中間。因此，可在絕緣體上矽基底的頂部矽膜中形成高品質互補金屬氧化物半導體及其他電路。
根據本發明的一些實施例，一種形成絕緣體上矽基底的方法包括以下操作。在犧牲基底上形成磊晶層及氧化物層。在所述磊晶層中形成蝕刻終止層。在所述氧化物層處將所述犧牲基底接合至處理基底。移除所述犧牲基底。部分地移除所述磊晶層，直到暴露出所述蝕刻終止層。
在一些實施例中，形成所述蝕刻終止層包括執行離子植入製程。
在一些實施例中，用於所述離子植入製程的元素包括C、Si、Ge、Ne、Ar、Kr、Xe、F、Cl、Br、I、N、O或其組合。
在一些實施例中，所述離子植入製程包括：使所述磊晶層的中間部分非晶化，以形成所述蝕刻終止層。
在一些實施例中，所述方法更包括：在部分地移除所述磊晶層之後使所述蝕刻終止層再結晶。
在一些實施例中，所述方法更包括：在部分地移除所述磊晶層之後移除所述蝕刻終止層。
在一些實施例中，所述氧化物層是通過使所述磊晶層的頂部部分氧化而形成。
在一些實施例中，所述氧化物層是通過在所述磊晶層上沉積氧化物材料而形成。
在一些實施例中，所述犧牲基底與所述磊晶層具有相同的導電類型，且所述犧牲基底的摻雜濃度大於所述磊晶層的摻雜濃度。
在一些實施例中，所述方法更包括：在將所述犧牲基底接合至所述處理基底之後及在移除所述犧牲基底之前，執行第一退火製程；以及在部分地移除所述磊晶層之後執行第二退火製程，其中所述第一退火製程的溫度小於所述第二退火製程的溫度。
根據本發明的替代實施例，一種形成絕緣體上矽基底的方法包括以下操作。在裝置基底上形成氧化物層。在所述裝置基底中形成非晶化層。在所述氧化物層處將所述裝置基底接合至處理基底。部分地移除所述裝置基底，直到暴露出所述非晶化層。在一些實施例中，所述非晶化層包含C、Si、Ge、Ne、Ar、Kr、Xe、F、Cl、Br、I、N、O或其組合。
在一些實施例中，形成所述非晶化層包括執行離子植入製程。
在一些實施例中，所述方法更包括：在部分地移除所述裝置基底之後使所述非晶化層再結晶。
在一些實施例中，所述方法更包括：在部分地移除所述裝置基底之後移除所述非晶化層。
在一些實施例中，所述氧化物層是通過使所述裝置基底的頂部部分氧化而形成。
在一些實施例中，所述氧化物層是通過在所述裝置基底上沉積氧化物材料而形成。
根據本發明的又一替代實施例，一種形成絕緣體上矽基底的方法包括以下操作。在犧牲矽基底上形成磊晶層。使所述磊晶層氧化，以在所述磊晶層的頂部上形成氧化物層。使所述磊晶層部分地非晶化。在所述氧化物層處將所述犧牲矽基底接合至處理基底。移除所述犧牲矽基底。使所述磊晶層再結晶。
在一些實施例中，用於使所述磊晶層部分地非晶化的元素選自由C、Si、Ge、Ne、Ar、Kr、N及O組成的群組。
在一些實施例中，所述方法更包括：在移除所述犧牲矽基底之後及在使所述磊晶層再結晶之前，部分地移除所述磊晶層。
在一些實施例中，所述方法更包括：在將所述犧牲矽基底接合至所述處理基底之後及在移除所述犧牲矽基底之前，執行第一退火製程；以及在使所述磊晶層再結晶之後執行第二退火製程，其中所述第一退火製程的溫度小於所述第二退火製程的溫度。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，其可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及變更。
1、2‧‧‧絕緣體上矽基底
10、12、14、16、18、20、22、24、26‧‧‧操作
30、32、34、36、38、40、42、44、46‧‧‧操作
100‧‧‧犧牲基底
102‧‧‧磊晶層
104‧‧‧氧化物層
105‧‧‧離子植入製程
106‧‧‧蝕刻終止層
107‧‧‧第一退火製程
109‧‧‧第二退火製程
110‧‧‧處理基底
200‧‧‧裝置基底
202‧‧‧氧化物層
204‧‧‧非晶化層
205‧‧‧離子植入製程
207‧‧‧第一退火製程
209‧‧‧第二退火製程
210‧‧‧處理基底
圖1是根據一些實施例的一種形成絕緣體上矽基底的方法的流程圖。 圖2A到圖2K是根據一些實施例的一種形成絕緣體上矽基底的方法的剖視圖。 圖3是根據替代實施例的一種形成絕緣體上矽基底的方法的流程圖。 圖4A到圖4I是根據替代實施例的一種形成絕緣體上矽基底的方法的剖視圖。

Claims (1)

  1. 一種形成絕緣體上矽基底的方法，包括： 在犧牲基底上形成磊晶層及氧化物層； 在所述磊晶層中形成蝕刻終止層； 在所述氧化物層處將所述犧牲基底接合至處理基底； 移除所述犧牲基底；以及 部分地移除所述磊晶層，直到暴露出所述蝕刻終止層。
TW107133002A 2017-09-20 2018-09-19 形成絕緣體上矽基底的方法 TW201916251A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762561159P 2017-09-20 2017-09-20
US62/561,159 2017-09-20
US15/861,629 US10840080B2 (en) 2017-09-20 2018-01-03 Methods of forming SOI substrates
US15/861,629 2018-01-03

Publications (1)

Publication Number Publication Date
TW201916251A true TW201916251A (zh) 2019-04-16

Family

ID=65720652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133002A TW201916251A (zh) 2017-09-20 2018-09-19 形成絕緣體上矽基底的方法

Country Status (3)

Country Link
US (3) US10840080B2 (zh)
CN (1) CN109616440A (zh)
TW (1) TW201916251A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840080B2 (en) * 2017-09-20 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming SOI substrates
CN110610851A (zh) * 2019-09-20 2019-12-24 长江存储科技有限责任公司 一种在tmah工艺中保护晶圆边缘的方法
US11315790B2 (en) * 2019-10-22 2022-04-26 Applied Materials, Inc. Enhanced substrate amorphization using intermittent ion exposure
US11456204B1 (en) * 2021-04-04 2022-09-27 Alexander Yuri Usenko Silicon-on-insulator wafer and low temperature method to make thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310451A (en) 1993-08-19 1994-05-10 International Business Machines Corporation Method of forming an ultra-uniform silicon-on-insulator layer
US7133835B1 (en) 1995-08-08 2006-11-07 Cxn, Inc. Online exchange market system with a buyer auction and a seller auction
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
FR3003686B1 (fr) * 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US10840080B2 (en) * 2017-09-20 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming SOI substrates

Also Published As

Publication number Publication date
US11764054B2 (en) 2023-09-19
US20230369038A1 (en) 2023-11-16
US20210090876A1 (en) 2021-03-25
US20190088466A1 (en) 2019-03-21
US10840080B2 (en) 2020-11-17
CN109616440A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
US7101772B2 (en) Means for forming SOI
US11764054B2 (en) Methods of forming SOI substrates
US7928436B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
JP3112126B2 (ja) 半導体物品の製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US20040005740A1 (en) Strained-semiconductor-on-insulator device structures
JP2002359247A (ja) 半導体部材、半導体装置およびそれらの製造方法
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
US20090001500A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
JP2008294045A (ja) Ｓｏｉウエーハの製造方法
JP2006173568A (ja) Ｓｏｉ基板の製造方法
WO2009084311A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JP4285244B2 (ja) Ｓｏｉウェーハの作製方法
JP2008187165A (ja) 半導体基板の製造方法
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
KR20170103651A (ko) Soi 기판 및 그 제조방법
KR101869641B1 (ko) Soi 기판 및 그 제조방법
TWI447785B (zh) 對接合基板進行植入以增進其導電性的方法和結構
KR100704146B1 (ko) Ｓｏｉ 기판의 제조방법
TW554447B (en) Method of manufacturing semiconductor wafer and semiconductor device including annealing
JP7380517B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法