TWI447785B - 對接合基板進行植入以增進其導電性的方法和結構 - Google Patents

對接合基板進行植入以增進其導電性的方法和結構 Download PDF

Info

Publication number
TWI447785B
TWI447785B TW095144436A TW95144436A TWI447785B TW I447785 B TWI447785 B TW I447785B TW 095144436 A TW095144436 A TW 095144436A TW 95144436 A TW95144436 A TW 95144436A TW I447785 B TWI447785 B TW I447785B
Authority
TW
Taiwan
Prior art keywords
forming
thickness
substrate
region
multilayer substrate
Prior art date
Application number
TW095144436A
Other languages
English (en)
Other versions
TW200802556A (en
Inventor
J Henley Francois
Original Assignee
Silicon Genesis Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/292,395 external-priority patent/US7399680B2/en
Application filed by Silicon Genesis Corp filed Critical Silicon Genesis Corp
Publication of TW200802556A publication Critical patent/TW200802556A/zh
Application granted granted Critical
Publication of TWI447785B publication Critical patent/TWI447785B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Description

對接合基板進行植入以增進其導電性的方法和結構
本發明係有關一種基板(substrate)的製造方法，更特別的是，本發明係有關一種包括使用植入技術在接合基板(bonded substrate)之間形成導電區域的方法和裝置之技術，用以製造例如半導體積體電路(integrated circuit)。但應當認知，本發明的應用範圍更廣泛，該方法還可以應用於以下裝置的基板：多層積體電路裝置、三維封裝的積體半導體裝置、光子裝置、壓電裝置、微電子機械裝置(“MEMS”)、感測器、致動器、太陽能電池、平面顯示器(例如，LCD、AMLCD)、生物和生物醫學裝置等等。
積體電路被製造在半導體材料的晶片上。這些積體電路通常包含數千甚至數百萬的電晶體和其他裝置。特別地，期望在特定的半導體區域內佈置盡可能多的電晶體，因為更多的電晶體通常可提供更多的功能，而且較小的晶片意味著每個晶圓可產出更多的晶片並且降低成本。
某些積體電路被製造在單晶(即單晶體)矽的切片或晶圓上，通常被稱為“本體”矽晶圓(bulk silicon wafer)。在這樣的“本體”矽晶圓上的裝置通常彼此絕緣。各種技術已經被提出或用於使這些裝置在本體矽晶圓上彼此絕緣，例如矽局部氧化(“LOCOS”)方法、溝槽絕緣以及其他技術。
但是，這些技術具有局限性。例如，傳統的絕緣技術消耗相當大量的晶片上的有用的晶圓表面積，並且通常在絕緣製程(isolation process)中產生不平的表面。這兩種因素中的任一個或兩者通常限制特定晶片中的積體化程度。此外，溝槽絕緣通常需要反應性離子蝕刻方法，這極其耗時並且難以精確地完成。直徑大於200毫米的本體矽晶圓存在缺陷並且會降低總裝置良率等。
於使用磊晶矽晶圓(“epitaxial silicon wafer”，通常稱為“磊晶晶圓”)而獲得特大規模積體電路(“VLSI”)或超大規模積體電路(“ULSI”)的方法中，磊晶晶圓通常具有定義在本體基板表面上的高質量單晶矽材料層。與傳統的本體矽晶圓材料相比，高質量矽材料層提供更好的製造裝置的位置，並且通常良率更高。通常採用磊晶矽處理反應器來沈積高質量矽材料，該反應器由美國加利福尼亞州Santa Clara的Applied Materials,Inc.公司或亞利桑那州Phoenix的ASM公司製造。
磊晶晶圓與本體矽技術相比還具有其他優點。例如，磊晶晶圓具有幾乎完美的晶體特性，這可以提高裝置速度、功能和穩定性。此外，磊晶晶圓與傳統本體晶圓相比通常提供更高的裝置良率。然而，對於在磊晶矽晶圓上製造裝置來說，還需要解決許多已經在本體矽晶圓上製造裝置中解決的問題。磊晶矽晶圓是由磊晶反應器製造，而磊晶反應器通常價格昂貴且難於維護。而且，形成磊晶矽的過程緩慢且費時。因此，所得的磊晶矽晶圓通常昂貴，並且不能用於製造很多商業性裝置，例如動態隨機存取記憶體(即DRAM)。
另一種獲得大規模積體電路的方法通常使用由含矽材料(silicon bearing material)製成的接合基板。這樣的接合晶圓通常使用層轉移技術製造，例如在美國專利No.6,013,563(Henley等)中公開的技術，該專利轉渡給加利福尼亞州San Jose的Silicon Genesis Corporation公司，並在此將該些技術併入本文中。Henley等揭露一種受控的分裂製程(cleaving process)用以製造多層基板。這樣的接合基板包括絕緣體上矽(通常稱為SOI)等等。儘管對於製造基板已經存在很大改進，但是仍存在一些缺點需要克服。這些缺點已在本說明書中描述並將在下文更具體地描述。
由上可知，極需要一種改進製造多層晶圓的技術。
因此，本發明係提供一種基板的製造方法。更特別的是，本發明係提供一種包括使用植入技術在接合基板之間形成導電區域的方法和裝置，用以製造例如半導體積體電路。但應當認知，本發明的應用範圍更廣泛，該方法還可以應用於以下裝置的基板：多層積體電路裝置、三維封裝的積體半導體裝置、光子裝置、壓電裝置、微電子機械裝置(“MEMS”)、感測器、致動器、太陽能電池、平面顯示器(例如，LCD、AMLCD)、生物和生物醫學裝置等等。
在一具體實施方式中，本發明提供一種形成多層基板(例如矽上矽(silicon on silicon))的方法。此方法包括提供第一基板，該第一基板具有一定厚度的待去除材料。在一具體實施方式中，材料的厚度可為約8000埃或更大。此厚度的待去除材料包括第一表面區域。此方法包括將第一基板的第一表面區域結合到第二基板的第二表面區域，以在第一基板的第一表面區域與第二基板的第二表面區域之間形成界面區域。較佳，根據一具體實施方式，係使用絕緣層或類似材料層以接合的方式來進行結合。或者，根據另一具體實施方式，界面區域可以不含絕緣材料，但是具有電阻特性。此方法包括從第一基板去除該厚度的材料，而同時保持第一基板的第一表面區域黏附至第二基板的第二表面區域。較佳，使用層轉移方法等方法去除該厚度的材料。在一較佳實施方式中，顆粒是導電的，或者根據一具體實施方式還可以具有促進第一表面區域與第二表面區域之間的電接觸或電耦合的其他特性。
在一具體實施方式中，此方法在該厚度的材料的表面區域上形成上覆遮罩層，以形成該厚度的材料的一部分的暴露區域。此方法將顆粒植入該暴露區域並穿過界面區域的一部分，從而在該界面區域的該部分的鄰近區域內形成該顆粒分佈的區域，以使該厚度的材料的該部分耦合至第二基板。在一具體實施方式中，此方法使植入區域形成，該植入區域至少包括該暴露區域和該厚度的材料的該部分。此方法還使至少該植入區域進行至少熱處理，以促使該植入區域結晶。
在另一具體實施方式中，本發明提供部分完成的多層基板(例如矽上矽)。此基板具有來自第一基板的一定厚度的材料。該厚度的材料具有第一表面區域。此基板具有帶有第二表面區域的第二基板。較佳，該厚度的材料的第一表面區域被結合至第二基板的第二表面區域。此基板具有形成在該厚度的材料的第一表面區域與第二基板的第二表面區域之間的界面區域。複數個顆粒被植入該厚度的材料的部分和該界面區域的部分，以使該厚度的材料的一部分與第二基板的一部分電耦合。
與傳統技術相比，本發明具有很多優點。例如，本技術提供一種依照習知技術的易於使用的方法。在某些實施方式中，本方法提供更高的裝置良率。此外，本方法提供一種與傳統方法技術相容的方法，而不必對傳統設備和方法進行實質上改進。較佳，本發明為先進積體電路提供一種改進的積體化方法。此外，本方法提供一種多層基板結構的形成方法，而在該多層基板結構中之第一基板與第二基板之間係彼此電耦合。在一具體實施方式中，本方法和結構還可以減少兩個基板構件之間的界面區域處的接合空隙。藉由將一個或多個植入顆粒黏附到H/H2 原子(例如來自預先的氫處理製程中)可使接合空隙減少，這些H/H2 原子可能存在於界面區域並且使界面區域形成這樣的空隙。依照實施方式，可以實現這些優點中的一個或多個。本說明書特別是下文將對這些和其他優點進行更具體地描述。
參考本發明下述之實施方式及附圖，本發明的前述及其他目的、特徵、觀點及優點將會更加明瞭。
本發明提供一種基板的製造方法，更特別的是，本發明提供一種包括使用植入技術在接合基板之間形成導電區域的方法和裝置，用以製造例如半導體積體電路。但應當認知，本發明的應用範圍更廣泛，該方法還可以應用於以下裝置的基板：多層積體電路裝置、三維封裝的積體半導體裝置、光子裝置、壓電裝置、微電子機械裝置(“MEMS”)、感測器、致動器、太陽能電池、平面顯示器(例如，LCD、AMLCD)、生物和生物醫學裝置等等。
根據本發明的一實施方式，製造接合基板的方法概括如下：1.提供第一基板，其具有一定厚度的待去除材料；2.將該第一基板的第一表面區域結合至第二基板的第二表面區域；3.在該第一基板的該第一表面與該第二基板的該第二表面區域之間形成界面區域；4.從該第一基板去除該厚度的材料，同時保持該第一基板的該第一表面區域黏附至該第二基板的該第二表面區域；5.將顆粒植入並通過該界面區域，在該界面區域的鄰近區域內形成該顆粒分佈的區域，以使該厚度的材料電耦合至該第二基板；6.處理該接合基板結構；7.在該厚度的材料上形成積體電路裝置；以及8.依照所需進行其他步驟。
根據本發明的一實施方式，以上步驟序列提供一種製造基板的方法。如上所示，本方法使用了一組步驟，其包括使用植入技術在接合基板之間形成導電層。然而，在不脫離本發明權利要求的範圍的條件下，還可以提供其他替代方法，例如增加步驟、簡略一個或多個步驟、或以不同順序提供一個或多個步驟。在整個說明書中，特別是下文中可以找到本方法的其他細節。
圖1為根據本發明的一實施方式的形成多層基板結構的方法的簡圖100。此圖僅為一個實例，而不應該不適當地限制本發明權利要求的範圍。對所有熟習此技藝者而言，本發明明顯地可以作出多種修改、變化及取代。在一具體實施方式中，本發明提供一種形成多層基板(例如矽上矽、矽上鍺、基板結構上的III/V族材料)的方法。此方法包括提供第一基板，其具有一定厚度的待去除材料105。該厚度的待去除材料包括第一表面區域。在一具體實施方式中，該厚度的材料可以是具有一定厚度的矽、鍺、III/V族材料以及其他材料。依照實施方式，矽基板結構的主要晶面係{100}晶面、{110}晶面或{111}晶面。
此方法包括將該第一基板的第一表面區域結合至第二基板101的第二表面區域。依照實施方式，第二基板可以由各種材料(例如第一基板的材料)以及其他材料製成。在一具體實施方式中，第二基板係其主要晶面為{100}晶面、{110}晶面或{111}晶面的矽材料。較佳，結合係藉由接合方法進行，該接合方法可以包括清潔步驟和/或電漿活化步驟，以在較低的溫度下進行接合。清潔方法包括電漿活化清潔和/或其他處理技術。這種技術的一實例可以參見美國專利No.6,645,828，該專利讓渡給Silicon Genesis Corporation，並在此將該些技術併入本文中。在一較佳實施方式中，結合方法在第一基板的第一表面區域與第二基板的第二表面區域之間形成界面區域107。在一具體實施方式中，界面區域可以包括絕緣材料，例如為根據一具體實施方式的氧化物或二氧化矽。依照實施方式，還可以使用其他類型的界面，例如黏膠層、金屬層等。根據一具體實施方式，使用氧化物絕緣層和矽基板，可以形成絕緣體上矽結構。此方法包括從第一基板去除該厚度的材料，同時保持第一基板的第一表面黏附到第二基板的第二表面。在一較佳實施方式中，形成接合基板結構的方法是被稱為“層轉移”(layer transfer)的方法(例如以上Henley等專利中)、法國SA的Soitec倡導被命名為Smart－CutT M 的黏合方法、這些方法的任意組合等等。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一具體實施方式中，此方法植入顆粒103穿過界面區域，以在界面區域的鄰近區域內形成顆粒分佈區域。在一較佳實施方式中，植入可以穿過該厚度的材料，穿過界面區域並且穿過第二基板的一部分。在一具體實施方式中，顆粒可以是導電的和/或具有其他特性，以促進該厚度的材料與第二基板之間的電耦合。根據一具體實施方式，較佳，顆粒可以包括選自硼、砷、磷和矽的摻雜顆粒。在一具體實施方式中，依照實施方式顆粒可以為矽(例如矽離子)、鍺(例如鍺離子)、其他半導體和/或金屬。在一具體實施方式中，該些顆粒可包括約101 8 個顆粒/cm3 的濃度，或者根據應用需要具有更大的或更小的濃度。電耦合的具體細節可以從下面的附圖看出。
圖2為根據本發明的一實施方式的多層基板的電阻與植入深度的關係簡圖200。此圖僅為一個實例，而不應該不適當地限制本發明權利要求的範圍。對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。如圖所示，垂直軸201表示電阻率201，其相對于水平軸205的植入深度而繪製。參見圖1，根據一具體實施方式，在從接合基板的表面區域向著接合基板的中心區域的Z方向109上測量深度，該方向垂直於表面區域。如圖所示，根據一具體實施方式，電阻率包括對於植入之前的情況的峰209和對於植入之後的情況的減小的峰211。根據一具體實施方式，減小的峰或通過界面區域的基本上連續的電導率促進了第一基板的該厚度的材料與第二基板的部分之間的電耦合和/或導電性。本發明的其他實施方式可以在整個說明書中特別是下文中發現。
在一具體實施方式中，此方法對接合基板結構進行了處理。根據一具體實施方式，此處理可以包括熱退火(anneal)，以去除植入的界面區域中的任何缺陷。熱處理可以通過爐子、快速熱退火或這些的任意組合來提供。根據較佳的實施方式，此方法在該厚度的材料上形成積體電路元件和裝置。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在另一具體實施方式中，本發明提供一種形成多層基板(例如矽上矽)的方法，概括如下：1.提供第一基板，其具有一定厚度的待去除材料；2.將該第一基板的第一表面區域結合至第二基板的第二表面區域；3.在該第一基板的該第一表面與該第二基板的該第二表面區域之間形成界面區域；4.從該第一基板去除該厚度的材料，同時保持該第一基板的該第一表面區域黏附至該第二基板的該第二表面區域；5.在該第一基板的該第一表面與該第二基板的該第二表面區域之間以空間方式形成多個穿過該界面區域的開口；6.用導電材料填充一個或多個開口，以使該厚度的材料電耦合至該第二基板；7.可選擇地，將顆粒植入該界面區域，以促使該厚度的材料電耦合至該第二基板；8.處理接合基板結構；9.在該厚度的材料上形成積體電路裝置；以及10.按所需進行其他步驟。
根據本發明的一實施方式，以上步驟序列提供一種製造基板的方法。如上所示，本方法使用了一組步驟，其中包括使用導電插栓區域以及可選的植入技術在接合基板之間形成導電層。然而，在不脫離本發明權利要求的範圍的條件下，還可以提供其他替代方法，例如增加步驟、簡略一個或多個步驟、或以不同順序提供一個或多個步驟。在整個說明書中，特別是下文中可以找到本方法的其他細節。
圖3為根據本發明的另一實施方式的多層基板結構300的簡圖。此圖僅為一個實例，而不應該不適當地限制本發明權利要求的範圍。對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。在另一具體實施方式中，本發明提供一種形成多層基板(例如矽上矽、矽上鍺、基板結構上的III/V族材料)的方法。此方法包括提供第一基板，其具有一定厚度的待去除材料。該厚度的待去除材料包括第一表面區域。在一具體實施方式中，該厚度的材料可以是矽、鍺、III/V族材料以及其他材料。依照實施方式，矽基板結構的主要晶面係{100}晶面、{110}晶面或{111}晶面。
根據一具體實施方式，此方法包括將該第一基板的第一表面區域結合至第二基板的第二表面區域。依照實施方式，第二基板可以由各種材料(例如第一基板的材料)以及其他材料製成。在一具體實施方式中，第二基板是其主要晶面為{100}晶面、{110}晶面或{111}晶面的矽材料。較佳，結合通過接合方法進行，該接合方法可以包括清潔方法和/或電漿活化方法，從而促進在較低的溫度下接合。清潔方法包括電漿活化清潔和/或其他處理技術。這種技術的一個實例可以參見美國專利No.6,645,828，該專利讓渡給Silicon Genesis Corporation，並在此將該些技術併入本文中作為參考。在一較佳實施方式中，結合方法在第一基板的第一表面區域與第二基板的第二表面區域之間形成界面區域。此方法包括從第一基板去除該厚度的材料，同時保持第一基板的第一表面黏附到第二基板的第二表面。在一較佳實施方式中，形成接合基板結構的方法是被稱為“層轉移”的方法(例如Henley等的專利中)、法國SA的Soitec倡導被命名為Smart－CutT M 的黏合方法等等。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一較佳實施方式中，此方法在該第一基板的該第一表面與該第二基板的該第二表面區域之間以空間方式形成多個通過該界面區域的開口307。此方法還用導電材料305填充一個或多個開口，以使該厚度的材料電耦合至該第二基板。導電材料包括金屬、摻雜的半導體材料，這些的任意組合以及其他材料(包括多層結構等)。導電結構可以類似於在傳統裝置中用作連接線等的導孔結構。如圖所示，導電材料將該厚度的材料與第二基板互連。導電材料可以如圖所示在阱結構內形成。導電材料填充整個開口，以使兩個基板結構電性連接並實體上連接在一起。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一具體實施方式中，此方法對接合基板結構進行了處理。根據一具體實施方式，此處理可以包括熱退火，以去除植入的界面區域中的任何缺陷。熱處理可以通過爐子、快速熱退火或這些的任意組合來提供。根據較佳的實施方式，此方法在該厚度的材料上形成積體電路元件和裝置。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在另一具體實施方式中，本發明提供另一種形成多層基板(例如矽上矽)的方法，概括如下：1.提供第一基板，其具有一定厚度的待去除材料；2.將該第一基板的第一表面區域結合至第二基板的第二表面區域；3.在該第一基板的該第一表面與該第二基板的該第二表面區域之間形成界面區域；4.從該第一基板去除該厚度的材料，同時保持該第一基板的該第一表面區域黏附至該第二基板的該第二表面區域；5.在該第一基板的該第一表面與該第二基板的該第二表面區域之間以空間方式形成多個通過該界面區域的開口；6.用導電材料填充一個或多個開口，以使該厚度的材料電耦合至該第二基板；7.可選擇地，將顆粒植入該界面區域，以促進該厚度的材料電耦合至該第二基板；8.使用該界面區域的一部分作為終止層，去除該厚度的材料的一部分；9.選擇性地去除該終止層的該部分，其係在該界面區域的部分之鄰近區域內，以暴露該第二基板的下面部分；10.在該第二基板的該暴露部分的上面形成磊晶層；11.在該厚度的材料和磊晶層上形成積體電路裝置；以及12.按所需進行其他步驟。
根據本發明的一實施方式，以上步驟序列提供一種製造基板的方法。如上所示，本方法使用了一組步驟，其中包括使用導電插栓區域在接合基板之間形成導電層；可選擇的植入技術；以及在第二基板的一部分上面形成磊晶層。然而，在不脫離本發明權利要求的範圍的條件下，還可以提供其他可替代方法，例如增加步驟、簡略一個或多個步驟、或以不同順序提供一個或多個步驟。在整個說明書中，特別是下文中可以找到本方法的其他細節。
圖4－6為根據本發明的另一實施方式的形成多層基板結構的另一種方法的簡圖400。這些圖僅為實例，而不應該不適當地限制本發明權利要求的範圍。對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。在另一具體實施方式中，本發明提供另一種形成多層基板(例如矽上矽、矽上鍺、基板結構上的III/V族材料、矽或其他材料上的矽鍺、絕緣體上碳化矽、GaN多層結構、這些材料的組合以及其他材料)的方法。此方法包括提供第一基板，其具有一定厚度的待去除材料。該厚度的待去除材料包括第一表面區域。在一具體實施方式中，該厚度的材料可以是矽、鍺、III/V族材料以及其他材料。依照實施方式，矽基板結構的主要晶面係{100}晶面、{110}晶面或{111}晶面。
根據一具體實施方式，此方法包括將該第一基板的第一表面區域結合至第二基板的第二表面區域。依照實施方式，第二基板可以由各種材料(例如第一基板的材料)以及其他材料製成。在一具體實施方式中，第二基板是其主要晶面為{100}晶面、{110}晶面或{111}晶面的矽材料。較佳，結合通過接合方法進行，該接合方法可以包括清潔方法和/或電漿活化方法，從而促進在較低的溫度下接合。清潔方法包括電漿活化清潔和/或其他處理技術。這種技術的一個實例可以參見美國專利No.6,645,828，該專利讓渡給Silicon Genesis Corporation，並在此將該些技術併入本文中。在一較佳實施方式中，結合方法在第一基板的第一表面區域與第二基板的第二表面區域之間形成界面區域。此方法包括從第一基板去除該厚度的材料，同時保持第一基板的第一表面黏附到第二基板的第二表面。在一較佳實施方式中，形成接合基板結構的方法是被稱為“層轉移”的方法(例如以上Henley等的專利中)、法國SA的Soitec倡導被命名為Smart－CutT M 的黏合方法等等。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一較佳實施方式中，此方法在該第一基板的該第一表面與該第二基板的該第二表面區域之間以空間方式形成多個通過該界面區域的開口307。此方法還用導電材料305填充一個或多個開口，以使該厚度的材料電耦合至該第二基板。導電材料包括金屬、摻雜的半導體材料，這些的任意組合以及其他材料(包括多層結構等)。導電結構可以類似於在傳統裝置中用作連接線等的導孔結構。如圖所示，導電材料將該厚度的材料與第二基板互連。導電材料可以如圖所示在阱結構內形成。導電材料填充整個開口，以使兩個基板結構電性連接並實體上連接在一起。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
參見圖4，根據一具體實施方式，本發明在接合基板結構中的該厚度的材料上面形成遮罩(mask)結構401。如圖所示，該厚度的材料包括暴露區域403。暴露區域可以是含矽材料，可以使用蝕刻物質將其選擇性地蝕刻。根據一具體實施方式，暴露區域是該厚度的材料的一部分。根據一具體實施方式，界面區域405(通常為絕緣材料，例如氧化物)可以被用作終止層。如圖所示，根據一具體實施方式，通過去除該厚度的材料的該部分，在該厚度的材料內形成了溝槽區域。
如圖5所示，本方法選擇性地去除絕緣層。選擇性去除絕緣層，暴露出基本上沒有任何缺陷的含矽材料501等。在一較佳實施方式中，使用包含濕蝕刻物質等的選擇性蝕刻劑來進行選擇性去除。僅作為實例，依照應用的要求，可以使用氟基化學品，例如氫氟酸(HF)、緩衝氫氟酸(BHF)、緩衝氧化物蝕刻劑等等。第二基板的暴露部分基本上不具有任何損傷，原因在於選擇性去除方法通常為濕蝕刻或可以是選擇性乾蝕刻方法，例如電漿蝕刻等。參見圖6，本方法在暴露的第二基板區域上面形成磊晶層601。與該厚度的材料{110}相比，磊晶層可以具有不同的矽晶體取向，例如{100}。可以使用例如原位摻雜的摻雜方法和其他方法來形成磊晶層。在一具體實施方式中，磊晶層是單晶矽結構。如圖所示，NMOS裝置可以形成在磊晶層上，其為矽、鍺或其他物質；而PMOS裝置可以形成在該厚度的材料上。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。根據本發明的實施方式的方法和所得結構的其他細節在下文中描述。
圖7和8為根據本發明的實施方式的形成多層基板結構的另一種方法的簡圖。這些圖僅為實例，而不應該不適當地限制本發明權利要求的範圍。對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。圖7示出了包括植入顆粒711以形成植入區域707的方法，作為上述形成磊晶層的替代方法。在一具體實施方式中，通過遮罩層705的開口來提供的顆粒。在一具體實施方式中，顆粒可以包括矽、鍺、砷、任何本文該的其他物質以及其他物質。
在一具體實施方式中，遮罩層705可以是光刻層(photolithographic layer)和/或硬遮罩。根據一具體實施方式，硬遮罩的一個實例可以是氮化矽層和/或氧化矽層。應當注意，依照具體實施方式，遮罩層也可以是光刻層(包括單層和多層結構)。根據一具體實施方式，遮罩層形成在已被分裂和/或層轉移的該厚度的材料703上面。該厚度的材料覆在前面已描述的基板材料701的上面。在一具體實施方式中，該厚度的材料可以包括單晶矽和其他材料。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一具體實施方式中，植入區域707包括該厚度材料的一部分和在該厚度的材料與其下基板材料之間的界面區域708的鄰近區域。在一具體實施方式中，植入區域707變成無定形區域並且/或者具有其他性質。即，植入區域具有無定形性質，還可以具有其他性質，但是根據一具體實施方式通常是無定形的。如圖7所示，植入區域定義一新的取向。
參見圖8，根據一具體實施方式，本方法包括熱處理方法803。利用合適的技術(例如爐方法、快速熱退火方法和/或其他方法)，可以進行該熱處理製程。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一具體實施方式中，熱處理方法可被用於在植入區域(801)中結晶和/或重新生長晶體。如圖8所示，根據一具體實施方式，結晶材料可以與第二基板的取向具有相同類型，而第二基板具有{100}取向。根據一具體實施方式，對於矽材料，熱退火可以發生在約600℃至約1250℃的溫度範圍內。
退火可以是單次退火或者相同或不同條件下的多迴圈退火。例如，一個退火迴圈可被用於再結晶，而另一個退火迴圈可被用於去除缺陷。根據本發明的一實施方式，再結晶退火迴圈可以在650－800℃下進行，而去除缺陷的退火迴圈可以在1000－1250℃下進行。
根據一具體實施方式，退火可以維持在真空和/或大氣壓力下進行。退火也可以維持在以下環境中：真空環境、惰性環境(例如包括氬氣和/或氮氣)、含氫環境、合成氣體(例如包括氫氣/氬氣或其他類似混合物)和包括例如H和HCl的蝕刻氣氛的環境。可以在去除光刻層或硬遮罩之前或之後開始退火。退火還可以在氧化環境中進行，從而在暴露表面上生長氧化物。退火可以與美國專利No.6103599中描述的方法(在此，將該些方法併入本文中)結合一起進行。退火熱處理可以在該表面已被沈積的氧化物或其他鈍化層所覆蓋時完成。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
在一具體實施方式中，本方法對接合基板結構進行了處理。根據一具體實施方式，該處理可以包括熱退火，以去除植入的界面區域中的任何缺陷。熱處理可由爐、快速熱退火或這些的任意組合來提供。根據較佳實施方式，本方法在該厚度的材料上形成積體電路元件和裝置。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
根據本發明的一實施方式，以上步驟序列提供一種製造基板的方法。如上所示，本方法使用了一組步驟，其中包括使用導電插栓區域在接合基板之間形成導電層；可選擇的植入技術；以及在第二基板的一部分上面形成磊晶層。然而，在不脫離本發明權利要求的範圍的條件下，還可以提供其他可替代方法，例如增加步驟、簡略一個或多個步驟、或以不同順序提供一個或多個步驟。
儘管以上通過具體實施方式來進行說明，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。例如，根據一具體實施方式，該厚度的材料可以是應變材料。即，根據一具體實施方式，應變材料可以是雙軸的(bi－axial)或單軸的(uni－axial)。此外，根據一具體實施方式，應變材料可以是經圖案化的和/或整體的。依照實施方式，藉由使用矽鍺的圖案化應變方法，可以在MOS元件的源極/汲極區的蝕刻區域中形成應變材料。應變材料可以藉由組合或選擇使用以下文獻中描述的應變技術來形成：Francois J.Henley等在2005年4月12日提交的PCT申請No.PCT/US05/12410“Method and System for Lattice Space Engineering”(事務所檔案號018419－016410PC)和Francois J.Henley在2004年11月18日提交的PCT申請No.PCT/US04/38616“A Method for Fabricating Semiconductor Devices Using Strained Silicon Bearing Materials”(事務所檔案號018419－012110PC)，上述申請案皆已讓渡，並在此將該些技術併入本文中。然而，對所有熟習此技藝者而言，明顯地可以作出多種修改、變化及取代。
對所有熟習此技藝者而言，本發明明顯地可以作出多種修改及變化而不脫離本發明的精神和範圍。因此，本發明包括該些修改及變化，且其皆被包括在下附之申請專利範圍及其均等者中。
101．．．第二基板
103．．．植入顆粒
105．．．具有一定厚度的待去除材料
107．．．界面區域
109．．．接合基板的中心區域的Z方向
201．．．垂直軸
205．．．水平軸
209．．．植入前的峰
211．．．植入後減小的峰
305．．．導電材料
307．．．開口
401．．．遮罩結構
403．．．暴露區域
405．．．界面區域
501．．．含矽材料
601．．．磊晶層
701．．．基板材料
703．．．一厚度的材料
705．．．遮罩層
707．．．植入區域
708．．．界面區域
711．．．植入顆粒
801．．．植入區域
803．．．熱處理
圖1為根據本發明的一實施方式的形成多層基板結構的方法的簡圖。
圖2為根據本發明的一實施方式的多層基板的電阻與植入深度的關係簡圖。
圖3為根據本發明的另一實施方式的多層基板結構的簡圖。
圖4－6為根據本發明的另一實施方式的形成多層基板結構的另一種方法的簡圖。
圖7和8為根據本發明的實施方式的形成多層基板結構的另一種方法的簡圖。
101．．．第二基板
103．．．植入顆粒
105．．．具有一定厚度的待去除材料
107．．．界面區域
109．．．接合基板的中心區域的Z方向

Claims (33)

  1. 一種多層基板的形成方法，包括：提供一第一基板，該第一基板具有一定厚度的待去除材料，該厚度的待去除材料具有一第一表面區域；將該第一基板的該第一表面區域結合至一第二基板的一第二表面區域，以在該第一基板的該第一表面與該第二基板的該第二表面區域之間形成一界面區域；從該第一基板去除該厚度的待去除材料，同時保持該第一基板的該第一表面區域黏附至該第二基板的該第二表面區域；在該厚度的待去除材料的表面區域上面形成遮罩層，以在該厚度的待去除材料的一部分上形成一暴露區域；在該暴露區域中植入顆粒並穿過該界面區域的一部分，以在該界面區域的該部分的鄰近區域內形成該顆粒分佈的區域，以使該厚度的待去除材料的該部分耦合至該第二基板，以形成一包括至少該暴露區域和該厚度的待去除材料之該部分的植入區域；以及至少使該植入區域進行至少一熱處理，以促使該植入區域結晶。
  2. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒在該界面區域的鄰近區域具有導電特性。
  3. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒包括摻雜顆粒。
  4. 如申請專利範圍第3項所述之多層基板的形成方法，其中，該摻雜顆粒係選自硼、砷或磷。
  5. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該第一基板是矽晶圓。
  6. 如申請專利範圍第5項所述之多層基板的形成方法，其中，該矽晶圓的特徵在於{100}晶面為主要晶面。
  7. 如申請專利範圍第5項所述之多層基板的形成方法，其中，該矽晶圓的特徵在於{110}晶面為主要晶面。
  8. 如申請專利範圍第5項所述之多層基板的形成方法，其中，該矽晶圓的特徵在於{111}晶面為主要晶面。
  9. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒分佈的區域具有1018 個原子/cm3 及其以上之濃度。
  10. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該結合包括將該第一表面接合至該第二表面。
  11. 如申請專利範圍第1項該之多層基板的形成方法，其中，該結合包括電漿活化處理至少該第一表面或該第二表面。
  12. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該結合包括使用氧化物材料將該第一表面接合至該第二表面。
  13. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該界面區域的特徵在於一絕緣材料。
  14. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒分佈的區域將該界面區域從絕緣特性轉變為導電特性。
  15. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該植入步驟係由高能量佈植機提供。
  16. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該界面區域包括二氧化矽材料。
  17. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該植入在該厚度的材料和該第二基板的一部分中形成一阱區域。
  18. 如申請專利範圍第1項所述之多層基板的形成方法，更包括形成複數個穿過該界面區域的導孔結構，以使該厚度的材料與該第二基板的一部分電性連接。
  19. 如申請專利範圍第1項所述之多層基板的形成方法，更包括植入第二顆粒穿過該厚度的材料，以在其中形成阱區域。
  20. 如申請專利範圍第1項該之多層基板的形成方法，其中，該厚度的材料之厚度為8000埃或更小。
  21. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該第一基板包括一矽晶圓，該矽晶圓的特徵在於第一晶體取向，而該結晶部分的特徵在於第二晶體取向。
  22. 如申請專利範圍第21項所述之多層基板的形成方法，其中，在主要晶面中的該第一晶體取向為{110}晶面，而在主要晶面中的該第二晶體取向為{100}晶面。
  23. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒的植入係穿過該厚度的材料的該部分和該第一表面的一部分以及該第二表面的一部分。
  24. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒的特徵在於其具有導電性，以提供該厚度的材料與該第二基板的部分之間的電性連接。
  25. 如申請專利範圍第1項所述之多層基板的形成方法，其中，該顆粒包括複數個矽離子或複數個鍺離子。
  26. 如申請專利範圍第1項該之多層基板的形成方法，其中，該結晶部分的特徵在於一預定類型的定向，該預定類型係該第二基板類型。
  27. 一種部分完成的多層基板，包括：來自一第一基板的一厚度的材料，該厚度的材料具有一第一表面 區域；具有一第二表面區域的一第二基板，該厚度的材料的該第一表面區域與該第二基板的該第二表面區域結合；一界面區域，其形成在該厚度的材料的該第一表面區域與該第二基板的該第二表面區域之間；複數個顆粒，其係植入該厚度的材料的一部分和該界面區域的一部分，以使該厚度的材料的一部分與該第二基板的一部分電耦合。
  28. 如申請專利範圍第27項所述之部分完成的多層基板，其中，該第一基板包括矽材料。
  29. 如申請專利範圍第27項所述之部分完成的多層基板，其中，該第二基板包括矽材料。
  30. 如申請專利範圍第27項所述之部分完成的多層基板，其中，該些顆粒包括導電材料。
  31. 如申請專利範圍第27項所述之部分完成的多層基板，其中，該些顆粒包括至少1018 個顆粒/cm3 。
  32. 如申請專利範圍第27項所述之部分完成的多層基板，其中，該厚度的材料的該部分中的該些顆粒使該厚度的材料的該部分具有無定形特性。
  33. 如申請專利範圍第32項所述之部分完成的多層基板，其中，該厚度的材料的該部分可以從無定形特性轉化為晶體特性。
TW095144436A 2005-11-30 2006-11-30 對接合基板進行植入以增進其導電性的方法和結構 TWI447785B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/292,395 US7399680B2 (en) 2004-11-24 2005-11-30 Method and structure for implanting bonded substrates for electrical conductivity

Publications (2)

Publication Number Publication Date
TW200802556A TW200802556A (en) 2008-01-01
TWI447785B true TWI447785B (zh) 2014-08-01

Family

ID=38214327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095144436A TWI447785B (zh) 2005-11-30 2006-11-30 對接合基板進行植入以增進其導電性的方法和結構

Country Status (3)

Country Link
KR (1) KR100853580B1 (zh)
CN (1) CN1992173B (zh)
TW (1) TWI447785B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
KR101319252B1 (ko) * 2012-03-06 2013-10-23 (주) 이피웍스 반도체 기판의 관통 실리콘 비아 형성방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
CN1347146A (zh) * 2000-09-28 2002-05-01 日本电气株式会社 具有绝缘体上硅结构的半导体器件及其制造方法
US6506664B1 (en) * 1999-04-02 2003-01-14 Imec Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US6645828B1 (en) * 1997-08-29 2003-11-11 Silicon Genesis Corporation In situ plasma wafer bonding method
US6737670B2 (en) * 2000-08-16 2004-05-18 Massachusetts Institute Of Technology Semiconductor substrate structure
US20040121558A1 (en) * 2002-10-07 2004-06-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Wafer and method of producing a substrate by transfer of a layer that includes foreign species
US20040262635A1 (en) * 2003-06-24 2004-12-30 Sang-Yun Lee Three-dimensional integrated circuit structure and method of making same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6645828B1 (en) * 1997-08-29 2003-11-11 Silicon Genesis Corporation In situ plasma wafer bonding method
US6506664B1 (en) * 1999-04-02 2003-01-14 Imec Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US6737670B2 (en) * 2000-08-16 2004-05-18 Massachusetts Institute Of Technology Semiconductor substrate structure
CN1347146A (zh) * 2000-09-28 2002-05-01 日本电气株式会社 具有绝缘体上硅结构的半导体器件及其制造方法
US20040121558A1 (en) * 2002-10-07 2004-06-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Wafer and method of producing a substrate by transfer of a layer that includes foreign species
US20040262635A1 (en) * 2003-06-24 2004-12-30 Sang-Yun Lee Three-dimensional integrated circuit structure and method of making same

Also Published As

Publication number Publication date
KR20070057044A (ko) 2007-06-04
CN1992173B (zh) 2010-04-21
KR100853580B1 (ko) 2008-08-21
TW200802556A (en) 2008-01-01
CN1992173A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
US7399680B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
JP5461593B2 (ja) 基板製造方法及び該方法によって得られた基板
US11508612B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
US6054363A (en) Method of manufacturing semiconductor article
TWI310962B (zh)
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
US20020086463A1 (en) Means for forming SOI
AU745315B2 (en) Method for manufacturing semiconductor article
US20060046488A1 (en) Germanium-on-insulator fabrication utilizing wafer bonding
JP2009506533A (ja) 歪みシリコン・オン・インシュレータ構造の製造方法
US11764054B2 (en) Methods of forming SOI substrates
JP2012199550A (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP2006173568A (ja) Ｓｏｉ基板の製造方法
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
TWI450366B (zh) Semiconductor substrate manufacturing method
US7749817B2 (en) Single-crystal layer on a dielectric layer
TWI447785B (zh) 對接合基板進行植入以增進其導電性的方法和結構
JP2009105315A (ja) 半導体基板の製造方法
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR20050060982A (ko) 에스오아이 웨이퍼의 제조 방법
JP2008263010A (ja) Ｓｏｉ基板の製造方法
US20220122849A1 (en) Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer
JP5124973B2 (ja) Ｓｏｉウェーハの製造方法