JP2011029594A - Soiウェーハの製造方法及びsoiウェーハ - Google Patents
Soiウェーハの製造方法及びsoiウェーハ Download PDFInfo
- Publication number
- JP2011029594A JP2011029594A JP2010091210A JP2010091210A JP2011029594A JP 2011029594 A JP2011029594 A JP 2011029594A JP 2010091210 A JP2010091210 A JP 2010091210A JP 2010091210 A JP2010091210 A JP 2010091210A JP 2011029594 A JP2011029594 A JP 2011029594A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- soi wafer
- silicon substrate
- annealing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】少なくとも、第1のシリコン基板上に1μm以上の厚さのCVD酸化膜を形成する工程と、前記第1のシリコン基板と第2のシリコン基板とを、前記CVD酸化膜を介して貼り合わせる工程とを具備し、前記CVD酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、1100℃〜1300℃のアニールを行うアニール工程を有することを特徴とするSOIウェーハの製造方法。
【選択図】図1
Description
1.誘電体分離が容易で高集積化が可能、2.対放射線耐性に優れている、3.浮遊容量が低減され高速化が可能、4.ウエル工程が省略できる、5.ラッチアップを防止できる、6.薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。
また近年の環境問題、省エネルギーに対応した半導体素子が数多く開発されているが、この用途では高電圧を扱う必要があり、そのため厚い素子分離膜(埋め込み酸化膜(BOX層))をもつSOIウェーハの要求が非常に強くなってきている。
しかし、シリコン層と下地サファイア基板界面の格子不整合による大量の結晶欠陥、サファイア基板からのアルミニウムのシリコン層への混入、そして何よりも基板の高価格と大面積化への遅れにより、その応用の広がりが妨げられている。
例えば、V型の溝が表面に異方性エッチングされたシリコン単結晶基板に酸化膜を形成し、該酸化膜上に多結晶シリコン層をシリコン単結晶基板と同じ程度厚く堆積させた後、シリコン単結晶基板を裏面から研磨して、厚い多結晶シリコン層上にV溝に囲まれて誘電分離されたシリコン単結晶領域を形成する方法がある。
この方法によれば、結晶性は良好なSOI構造とできるが、多結晶シリコンを数百μmも厚く堆積する工程、シリコン単結晶基板を裏面より研磨して分離したシリコン活性層のみを残す工程に制御性と生産性の問題があり、またデバイス工程よりも前の基板作製時にV溝を作製するため、その上に作製される素子設計に自由度がないという問題点がある。
更に、熱酸化膜を形成したシリコン基板に、もうひとつのシリコン基板を貼り合わせ、研磨によって薄膜化する方法、選択エッチングによって薄膜化する方法、イオン注入によりダメージ層を作製しておき、貼り合わせ後にダメージ層で分離して薄膜化する方法(スマートカット法(登録商標))がある。
この図4から判るように、酸化膜厚が1μmであれば、絶縁破壊電圧値は900Vである。また、もっと大きな絶縁破壊電圧値、例えば約5000Vであれば、10μmという厚い酸化膜が最低でも要求されることになる。
しかしながら実際の酸化工程を考慮すると、酸化膜厚が酸化時間の1/2乗に比例することを考えると通常の熱処理炉では1μm程度が限界である。そして、これ以上は高温炉の中にシリコン基板をかなりの長時間の間投入しておくしかなく、生産性等を考慮すると問題が多い。例えば、1150℃でパイロ酸化を行う場合、10μmまで成長させるには2000分以上必要となる(例えば非特許文献1等参照)。
しかし先ほど述べたように、厚い酸化膜を熱酸化法で形成するには長時間が必要であり、生産性の問題がある。そして、厚い熱酸化膜を成長させるには高温の熱処理が必要であり、シリコン基板への熱的ダメージ(スリップなど)、不純物汚染等も発生しやすくなる。このため、その後に作製されるデバイス性能への影響も懸念されるなど問題も多く、熱酸化法で厚い酸化膜を形成する方法を採用するのは困難である。
ところで特開平9−205140号公報や特開2007−27557号公報には、分離構造として、V溝を使ったトレンチを使い、これをCVD酸化膜で埋める技術が公開されている。しかしこれらの技術は、いずれも縦方向の分離である。しかも、特開平9−205140号公報に記載の技術において、トレンチ構造を採用する場合は、SOIウェーハを利用することが前提であり、BOX層としての使用はしていない。
そしてこのような非常に厚く、熱酸化膜と同等の品質のCVD酸化膜を介して第1のシリコン基板と第2のシリコン基板を貼り合わせることによって、高品質かつ高絶縁性の高電圧用途に好適なBOX層の厚さが例えば1μm以上、好ましくは2μm以上と厚いSOIウェーハを容易かつ高歩留りで製造することができる。
予め第1のシリコン基板の表面に熱酸化膜を形成し、その後にCVD酸化膜をデポジッションすることによって、第1のシリコン基板と酸化膜との界面に緻密で高品質の熱酸化膜が形成されたものとなり、作製したSOIウェーハの界面準位密度を低くでき、また絶縁破壊強度を改善することができる。よって、より高品質なBOX層の厚さが例えば1μm以上、好ましくは2μm以上と厚いSOIウェーハを製造することができる。
予め形成する熱酸化膜が5nmよりも薄いと、熱酸化膜は単体として直接トンネル電流が流れやすくなり、5nm以上の厚さの酸化膜と電気的特性が異なってしまうことや、酸化膜厚均一性などに問題がないわけではない。そこで熱酸化膜の厚さを5nm以上とすることがよい。また、100nm以下とすることによって、この熱酸化膜の形成時間が長時間になることを防ぐことができるため、生産効率が低下することもなく、好適である。
このように、熱酸化膜を形成する温度を700℃以上1000℃以下とすることによって、例えば5−100nmの薄くて高品質の熱酸化膜を再現性良く形成することができ、高品質厚膜BOX層のSOIウェーハを更に効率的に製造することができる。
このように、貼り合わせ工程の前のみにアニール工程を行うことによって、予めアニール処理によって改質したCVD酸化膜を介して第1のシリコン基板と第2のシリコン基板を貼り合わせることができ、貼り合わせ界面が安定した、より高品質のSOIウェーハを製造することができる。
このように、アニール工程として、Ar雰囲気下で20〜80分間のアニール処理を行うことによって、CVD酸化膜をより高品質に改質することができ、更に高品質なSOIウェーハを製造することができる。
このように、研磨によって第1のシリコン基板または第2のシリコン基板の薄膜化を行うことによって、厚膜のSOI層およびBOX層を有するSOIウェーハを容易に製造することができる。
このように、第2のシリコン基板に多孔質層を形成し、第2のシリコン基板を多孔質層で剥離して薄膜化することによって、SOI層の膜厚が均一で、かつ結晶性の高いSOIウェーハを得ることができる。
このような、所謂イオン注入剥離法によって第2のシリコン基板の薄膜化を行うことで、薄膜化するSOI層の膜厚を均一なものとすることができ、また剥離面の表面粗さを低いものとすることができ、よって高い平坦性を有したSOIウェーハを得ることができる。
このように、薄膜化後の第2のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長させることによって、例えば1μm以上、好ましくは2μm以上の厚さの厚いBOX層と厚くて均一なSOI層を有するSOIウェーハを容易に製造することができる。
上述のように、本発明のSOIウェーハの製造方法によれば、CVD法で作製された厚く高品質なBOX層を有するSOIウェーハを製造することができる。
前述のように、高電圧用途に適応できる数μm以上の厚いシリコン酸化膜(BOX層)を持ったSOIウェーハの製造方法及びSOIウェーハの開発が待たれていた。
そこで、高温アニールの温度を変えてアニール処理されたCVD酸化膜や処理前のCVD酸化膜、熱酸化膜の絶縁破壊電圧や光学定数、HFエッチングレートを比較し、最適なアニール条件について更なる検討を行った。
図5に示す様に、CVD酸化膜をアニールすると、アニール温度が高くなるほど膜厚が薄くなる傾向になった。これに対し、屈折率はアニール温度が高くなるほど熱酸化膜に近づいていった。
図6に示す様に、アニール温度が高くなればなるほど、絶縁破壊に至る電界の強さは強くなり、熱酸化膜に近くなっていった。
図7に示す様に、アニール温度にさほど関係なく、CVD酸化膜をアニールすることで熱酸化膜と略同等のエッチングレートとなることが判った。
そしてCVD酸化膜をアニールすることで、CVD膜の形成中に生じた有機不純物をアニールアウトすることができ、膜質が改善し、性質が熱酸化膜に近づくものと考えられる。
図4に示す様にアニール前のCVD酸化膜は熱酸化膜には絶縁破壊電圧は及ばない。しかしアニールしたCVD酸化膜は熱酸化膜とほぼ互角で、非常に良好な絶縁破壊電圧であることが判った。
まず以下に示す様な7種類のシリコン基板を準備した。
サンプルA:熱酸化膜のみ(リファレンス)、
サンプルB:熱酸化膜+CVD酸化膜、
サンプルC:熱酸化膜+CVD酸化膜+1000℃アニール、
サンプルD:熱酸化膜+CVD酸化膜+1200℃アニール、
サンプルE:CVD酸化膜のみ、
サンプルF:CVD酸化膜+1000℃アニール、
サンプルG:CVD酸化膜+1200℃アニール、
尚、サンプルB〜Gのシリコン基板に形成した酸化膜は、熱酸化膜は厚さ10nm(形成温度700℃、パイロジェニック酸化)、CVD酸化膜の厚さは1μmとした。またサンプルAのリファレンスの熱酸化膜の厚さは1μm(1100℃、パイロジェニック酸化)とした。
また、温度を高くするほど熱酸化膜の特性に近くなるが、1300℃より高温のアニールを行うには、設備的にも対応が難しくなってしまい、またシリコン基板の熱的ダメージや不純物汚染が大きくなって問題があるため、上限は1300℃がよいことが判った。
そして、CVD酸化膜を形成する前に、予め熱酸化膜を形成することによって、より高品質のBOX層となる酸化膜が得られることが判った。
図1は、本発明のSOIウェーハの製造方法の一例を示した工程フローである。
この時準備するシリコン基板は、一般的に用いられているものであれば良く、例えばCZ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型や抵抗率などの電気特性値や結晶方位、結晶径等は、製造したSOIウェーハに作製される素子に適したものとなるように適宜選択することができる。
このようにCVD酸化膜を形成する前に予め熱酸化膜を形成しておくことによって、熱酸化膜の上にCVD酸化膜が形成され、第1のシリコン基板と酸化膜との界面には高品質な熱酸化膜がくることになり、作製したSOIウェーハは、界面準位密度がより低く、また絶縁破壊強度がより改善されることになる。そして後のアニール工程によってCVD酸化膜を改質するので、より高品質な厚膜BOX層を有するSOIウェーハを高歩留りで製造することができるようになる。
第1のシリコン基板に予め形成する酸化膜の厚さを5nm以上とすることによって、電気特性や膜厚均一性に優れた酸化膜となり、更に高品質BOX層のSOIウェーハを得ることができる。また厚さを100nm以下とすることによって、熱酸化膜の形成に必要以上の時間がかかることを防止でき、高い生産性で高品質SOIウェーハを製造することができる。
このように、熱酸化膜を形成する温度を700℃以上1000℃以下とすることによって、電気特性や膜厚均一性、生産性に優れた例えば膜厚5−100nm程度の高品質な熱酸化膜を効率よく第1のシリコン基板上に形成することができ、高品質厚膜BOX層のSOIウェーハが更に効率的に得られる。
このCVD酸化膜の形成方法であるが、熱分解であっても、プラズマ成長であっても良
いが、生産性を考慮するとバッチ処理が可能な熱分解CVD法が最も好適である。
尚、CVD酸化膜は、堆積直後と比べてアニール後には膜厚が減少するために、あらかじめ減少分を見込んで厚めにCVD法で堆積させることが望ましい。
尚、上述のように、アニール温度が1100℃未満の場合、作製した酸化膜の絶縁破壊強度が低く、HFに対するエッチングレートが高く、CVD酸化膜とさほど変わらない水準となるため、アニール温度の下限は1100℃とする。また1300℃超となると、シリコン基板へのダメージ(スリップの発生や、アニール炉からの金属不純物の汚染)の影響が大きく、また設備負担が大きく非経済的であるため、上限は1300℃とする。
尚、アニール工程(c)、(e)は、貼り合わせ工程(d)の前後の少なくとも一方で行うものである。従って、工程(c)のアニールのみであってもよいし、工程(e)のみであってもよく、更には工程(c)、(e)ともに行ってもよい。
これによって、貼り合わせ前に、BOX層となるCVD酸化膜の膜質を改善することができ、貼り合わせ界面の結合状態を良好なものとすることができる。またアニールを複数回行う必要がなく、工程数を削減することができ、製造コストの低減を図ることができる。
工程(c)、(e)の両方のタイミングで行うことによって、貼り合わせ前のアニールである工程(c)によってCVD酸化膜の膜質を改質し、貼り合わせ後のアニール工程(e)で更なる膜質の改質を図るとともに、2枚のシリコン基板の貼り合わせ強度を強いものとすることができる。
このアニール工程は、より好適には、温度は1150〜1250℃、時間は60分程度がより望ましい。
尚、ここで、CVD酸化膜厚が1μm、アニール温度が1200℃の時のアニール時間と絶縁破壊電圧の関係を図8に示す。図8は膜厚1μmのCVD酸化膜を1200℃でアニールした時のアニール時間と破壊電界強度の関係を示したグラフである。
図8に示す様に、熱処理時間が長くなるほど、絶縁破壊電界強度が強くなり、膜質が改善するが、長時間になるほどスリップの発生や金属不純物汚染などの問題が発生する可能性が高くなるため、アニール時間は、破壊電界強度が高くなり始める20分から、飽和傾向にある80分までとすることがよい。
このように、研磨によって第1のシリコン基板または第2のシリコン基板を薄膜化することによって、SOI層が特に厚いSOIウェーハを安定かつ容易に製造することができる。
尚、薄膜化の方法は研磨に限られず、エッチング等の他の手法であってもよい。
この時準備するシリコン基板は、図1と同様に、SOIウェーハ上に作製される素子に適したものとなるように適宜選択することができる。
また、図1と同様に、予め、例えば厚さ5−100nmの熱酸化膜を、例えば700−1000℃の温度で形成しておくことができる。
この時準備するシリコン基板は、図1,2の時と同様に、SOIウェーハ上に作製される素子に適したものとなるように適宜選択することができる。
また、図1,2と同様に、予め、例えば厚さ5−100nmの熱酸化膜を、例えば700−1000℃の温度で形成しておくことができる。
(実施例1,2)
まず第1のシリコン基板として、導電型がN型で直径200mm、抵抗率10Ω・cmのシリコン単結晶ウェーハを3枚準備した。そのうち1枚は、予め700℃、180分のパイロジェニック酸化を行い、その表面に10nmの熱酸化膜が形成されたシリコン単結晶ウェーハ(実施例2)であり、残り2枚は熱酸化膜は形成されていない(実施例1)ものとした。
この第1のシリコン基板3枚をRCA洗浄し、その後、CVD(Chemical Vapor Deposition)装置に投入して、TEOS(テトラエトキシシラン)を原料ガスとして、750℃/120minの条件で、CVD酸化膜を12μm堆積させた。
そして、CVD酸化膜付きの第1のシリコン基板3枚をアニール炉に入れて、1200℃/1hrs、Arガス雰囲気でアニールした。その後、CVD酸化膜の厚さを測定すると、10μmまで減少していた。
そして、CVD酸化膜を介して、実施例1と実施例2の第1のシリコン基板と第2のシリコン基板とを各々貼り合わせた。
その後、第2のシリコン基板を研磨して10μmの厚さまで研磨することでSOIウェーハを製造した。
また、実施例2のSOIウェーハのほうが、光学定数・絶縁破壊電圧・界面準位密度が実施例1のSOIウェーハよりも優れており、予め熱酸化膜を形成することによって、より高品質の厚膜SOIウェーハが得られることが判った。
実施例1,2において、貼り合わせ前のアニール処理の条件を1200℃/0.5hrsとし、また貼り合わせ後に1200℃/0.5hrs、Arガス雰囲気の条件でアニール処理を行った以外は同様の方法でSOIウェーハを製造(実施例1に対応するのが実施例3、実施例2に対応するのが実施例4)し、同様の評価を行った。
また、実施例1,2と同様に、予め熱酸化膜を形成した実施例4のほうが、実施例3に比べて光学定数・絶縁破壊電圧・界面準位密度が優れており、より高品質の厚膜SOIウェーハであることが判った。
2,2’、2’’…第2のシリコン基板、
3…CVD酸化膜、
4,4’,4’’…貼り合わせたウェーハ、
5,5’,5’’…(第2のシリコン基板を薄膜化した)SOIウェーハ、
6…(第1のシリコン基板を薄膜化した)SOIウェーハ、
7…イオン注入層、
8…多孔質層、
9…(多孔質層上の)エピタキシャル層、
10…シリコン単結晶膜。
Claims (11)
- 少なくとも、
第1のシリコン基板上に1μm以上の厚さのCVD酸化膜を形成する工程と、
前記第1のシリコン基板と第2のシリコン基板とを、前記CVD酸化膜を介して貼り合わせる工程とを具備し、
前記CVD酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、1100℃〜1300℃のアニールを行うアニール工程を有することを特徴とするSOIウェーハの製造方法。 - 前記CVD酸化膜を形成する工程では、予め前記第1のシリコン基板の表面に熱酸化膜を形成しておくことを特徴とする請求項1に記載のSOIウェーハの製造方法。
- 前記熱酸化膜は、厚さを5nm以上100nm以下とすることを特徴とする請求項2に記載のSOIウェーハの製造方法。
- 前記熱酸化膜を形成する温度を、700℃以上1000℃以下とすることを特徴とする請求項2または請求項3に記載のSOIウェーハの製造方法。
- 前記アニール工程は、前記貼り合わせ工程の前だけで行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載のSOIウェーハの製造方法。
- 前記アニール工程は、Ar雰囲気下で、20〜80分間行うものとすることを特徴とする請求項1ないし請求項5のいずれか1項に記載のSOIウェーハの製造方法。
- 前記貼り合わせ工程の後、前記第1のシリコン基板または前記第2のシリコン基板を、研磨によって薄膜化することを特徴とする請求項1ないし請求項6のいずれか1項に記載のSOIウェーハの製造方法。
- 前記貼り合わせ工程の前に、前記第2のシリコン基板に多孔質層を形成し、前記貼り合わせ工程の後、前記第2のシリコン基板を前記多孔質層で剥離して薄膜化することを特徴とする請求項1ないし請求項6のいずれか1項に記載のSOIウェーハの製造方法。
- 前記貼り合わせ工程の前に、前記第2のシリコン基板の表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記貼り合わせ工程の後、前記第2のシリコン基板を前記イオン注入層で剥離して薄膜化することを特徴とする請求項1ないし請求項6のいずれか1項に記載のSOIウェーハの製造方法。
- 前記薄膜化後の第2のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長することを特徴とする請求項8または請求項9に記載のSOIウェーハの製造方法。
- 請求項1ないし請求項10のいずれか1項に記載のSOIウェーハの製造方法で作製されたものであることを特徴とするSOIウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091210A JP2011029594A (ja) | 2009-06-22 | 2010-04-12 | Soiウェーハの製造方法及びsoiウェーハ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009147639 | 2009-06-22 | ||
JP2010091210A JP2011029594A (ja) | 2009-06-22 | 2010-04-12 | Soiウェーハの製造方法及びsoiウェーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011029594A true JP2011029594A (ja) | 2011-02-10 |
Family
ID=43637950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091210A Pending JP2011029594A (ja) | 2009-06-22 | 2010-04-12 | Soiウェーハの製造方法及びsoiウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011029594A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981531B2 (en) | 2012-07-18 | 2015-03-17 | Ngk Insulators, Ltd. | Composite wafer and method for manufacturing the same |
WO2016047534A1 (ja) * | 2014-09-24 | 2016-03-31 | エア・ウォーター株式会社 | SiC層を備えた半導体装置 |
CN106992141A (zh) * | 2016-01-20 | 2017-07-28 | 沈阳硅基科技有限公司 | 一种制备具有超厚埋层氧化层soi硅片的方法 |
CN108022934A (zh) * | 2016-11-01 | 2018-05-11 | 沈阳硅基科技有限公司 | 一种薄膜的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05205987A (ja) * | 1992-01-29 | 1993-08-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2007073768A (ja) * | 2005-09-07 | 2007-03-22 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
JP2008513600A (ja) * | 2004-09-16 | 2008-05-01 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 二酸化ケイ素層を製造する方法 |
-
2010
- 2010-04-12 JP JP2010091210A patent/JP2011029594A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05205987A (ja) * | 1992-01-29 | 1993-08-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2008513600A (ja) * | 2004-09-16 | 2008-05-01 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 二酸化ケイ素層を製造する方法 |
JP2007073768A (ja) * | 2005-09-07 | 2007-03-22 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981531B2 (en) | 2012-07-18 | 2015-03-17 | Ngk Insulators, Ltd. | Composite wafer and method for manufacturing the same |
WO2016047534A1 (ja) * | 2014-09-24 | 2016-03-31 | エア・ウォーター株式会社 | SiC層を備えた半導体装置 |
CN106992141A (zh) * | 2016-01-20 | 2017-07-28 | 沈阳硅基科技有限公司 | 一种制备具有超厚埋层氧化层soi硅片的方法 |
CN108022934A (zh) * | 2016-11-01 | 2018-05-11 | 沈阳硅基科技有限公司 | 一种薄膜的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI698907B (zh) | 貼合式soi晶圓的製造方法 | |
JP2017538297A (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
US9824891B1 (en) | Method of manufacturing the thin film | |
JP2009231376A (ja) | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 | |
JP3176072B2 (ja) | 半導体基板の形成方法 | |
JP2006173568A (ja) | Soi基板の製造方法 | |
JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP3253099B2 (ja) | 半導体基板の作製方法 | |
JP2011029594A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
CN109690733B (zh) | 贴合式soi晶圆的制造方法 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JP5168990B2 (ja) | 半導体基板の製造方法 | |
TWI576474B (zh) | Composite substrate containing no thermal decomposition of SOI and its manufacturing method | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
KR102022504B1 (ko) | 접합 웨이퍼의 제조방법 | |
TW201729339A (zh) | 絕緣體上半導體型基板 | |
JP2014138097A (ja) | GeOIウェーハの製造方法 | |
TWI804626B (zh) | 貼合式soi晶圓的製造方法及貼合式soi晶圓 | |
JP6070487B2 (ja) | Soiウェーハの製造方法、soiウェーハ、及び半導体デバイス | |
JPH10200079A (ja) | 半導体部材の製造方法および半導体部材 | |
TWI447785B (zh) | 對接合基板進行植入以增進其導電性的方法和結構 | |
CN108140553B (zh) | 贴合式soi晶圆的制造方法 | |
KR20080025310A (ko) | 접합 웨이퍼의 제조 방법 | |
JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110817 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A977 | Report on retrieval |
Effective date: 20130902 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Effective date: 20131112 Free format text: JAPANESE INTERMEDIATE CODE: A02 |