JP2012199550A - 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法 - Google Patents

絶縁体上の半導体タイプの基板のためのベース基板を製造する方法 Download PDF

Info

Publication number
JP2012199550A
JP2012199550A JP2012064056A JP2012064056A JP2012199550A JP 2012199550 A JP2012199550 A JP 2012199550A JP 2012064056 A JP2012064056 A JP 2012064056A JP 2012064056 A JP2012064056 A JP 2012064056A JP 2012199550 A JP2012199550 A JP 2012199550A
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon
chamber
enclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012064056A
Other languages
English (en)
Other versions
JP5726796B2 (ja
Inventor
Kononchuk Oleg
コノンチャク オレグ
Allibert Frederic
アリベール フレデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soytec Co Ltd
Original Assignee
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soytec Co Ltd filed Critical Soytec Co Ltd
Publication of JP2012199550A publication Critical patent/JP2012199550A/ja
Application granted granted Critical
Publication of JP5726796B2 publication Critical patent/JP5726796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Abstract

【課題】ラジオ周波数応用のためのベース基板を製造する方法を提供する。
【解決手段】本発明は、絶縁体上の半導体タイプ基板の製造のためのベース基板を製造する方法に関し、方法は、（ａ）５００Ω．ｃｍより大きい電気抵抗を有するシリコン基板（１）を提供するステップと、（ｂ）基板（１）の表面上に存在する在来の酸化物および／またはドーパントを除去するために、基板（１）の表面を洗浄するステップと、（ｃ）基板（１）上に、誘電体層（２）を形成するステップと、（ｄ）層（２）上に、多結晶シリコン層（３）を形成するステップとを備え、ステップ（ｂ）（ｃ）および（ｄ）は、同一のエンクロージャ（１０）内で連続的に実施されることを特徴とする。
【選択図】図３

Description

本発明は、絶縁体上の半導体タイプ基板の製造のためのベース基板を製造する方法に関し、特に、ラジオ周波数応用のためのベース基板を製造する方法に関する。
現在のところ、ラジオ周波数（ＲＦ）デバイスの製品のための異なるタイプの基板が存在している。
第１のタイプの基板は、たとえば、石英上のシリコン（ＳＯＱ）、サファイア上のシリコン（ＳＯＳ）、ガラス上のシリコン（ＳＯＧ）基板などの、絶縁体基板上にシリコンの層を含む基板を包含する。
これらの基板は、優れたラジオ周波数性能をもたらすが、シリコンの特性が劣っているために、論理デバイスに関しては、特性は非常に劣っている。さらに、これらは非常にコストがかかる。
第２のタイプの基板は、高抵抗（ＨＲ）バルクシリコン基板である。
「高抵抗」とは、通常５００Ω．ｃｍ以上の電気抵抗を意味するとされる。
これらの基板は、最初の基板よりもさらに劣った性能を有し、論理デバイスはＳＯＩタイプ構造の利点から利益を得ないが、高価ではないという利益を有する。
第３のタイプの基板は、ＨＲ−ＳＯＩ（Ｈｉｇｈ Ｒｅｓｉｓｔｉｖｉｔｙ Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ、高抵抗絶縁体上のシリコン）として知られる基板であり、言い換えれば、高抵抗シリコン基板上のシリコン層、界面において埋められた酸化物の厚い層から構成される。この酸化物層は通常用語ＢＯＸ（Ｂｕｒｉｅｄ ＯＸｉｄｅ）と表される。
このような基板は論理デバイスの作動に特に有利であるが、ＳＯＱまたはＳＯＳ基板より劣ったラジオ周波数性能を示す。
実際、これらの基板は、時に、酸化物層の下の低抵抗層を含む欠点を有する。
「低抵抗」とは、本願においては、５００Ω．ｃｍ以下の電気抵抗を意味する。
この低抵抗層の存在は、接着前の基板表面の汚染（たとえばボロンおよび／またはリンの濃縮による）に起因することがある。これらの汚染は、よって接着界面において封入され、高抵抗基板内部に拡散することができる。
低抵抗層の形成のほかの原因は、最初の基板が、格子間酸素原子の高い密度を伴うシリコン基板である場合である：よって熱処理を実行して酸素の沈殿物を作り、必要な高抵抗を得る。しかしながら、この処理の前または間に、酸素原子が基板の内部に拡散することがあり、このことは基板内に低レベルの沈殿物の領域の形成、したがって低抵抗を、特に基板の表面付近に、引き起こす。
これらの二つの原因は、現在では制御するのが困難である。
第４のタイプの基板は、ＨＲ基板がトラップの追加によって向上したＨＲ−ＳＯＩタイプの基板である。
この目的のために、異なる技術が発展してきたが、ＳＯＩを製造し、その上にデバイスを製造するために実行される熱処理に対して非常に繊細であるという欠点を有する。
例えば、酸化物層（ＢＯＸ）とＨＲ基板との間に多結晶シリコンの層を堆積することが知られている。
この観点において、以下の文献を参照しても良い：非特許文献１、非特許文献２、非特許文献３、および非特許文献４。
しかしながら、多結晶シリコンは高温において再結晶し、他結晶シリコン層とＨＲシリコン基板の間の界面に位置するドーパントは後者に拡散し、それ自身の抵抗を減少させる効果をもたらす。
特許文献１は、前述のＨＲ−ＳＯＩ基板において、ＨＲベース基板を使用することの代替手段を提案しており、それは前述のバルクベース基板を、標準的な抵抗の支持体上の、高抵抗を有する厚い半導体層を含む構造に置き換えることによるものである。
支持体中に存在するドーパントまたは汚染物質がこの高抵抗半導体層に拡散し、よって抵抗を減少させるリスクを回避するために、支持体と半導体層の間に拡散バリアを設置することが勧められる。このような拡散バリアは１または複数のシリコン酸化物および／またはシリコン窒化物の層から構成されることがあり、少なくとも２０ｎｍの厚さを有する。
さらに、（５０から１００μｍのオーダーの）この大きな厚さによって、この抵抗層は基板に匹敵する。
ラジオ周波数デバイスのための基板は、高周波において、電場が基板を通り、いかなる帯電したキャリアにも影響を与え、結果として、一方では、不必要なエネルギーの消費が（この効果は「伝送損失」、または「挿入損失」として知られる）、他方では、振る舞いが基板を通じて変化するというほかのデバイスに対する影響（「クロストーク」と表現される効果）が生じるという事実の影響を受ける。
加えて、信号の増加と減少は、基板のキャパシタンスの変化を引き起こし、メイン周波数の調和振動数における波の生成を引き起こす。これら調和波とこれらの組み合わせは、ラジオ周波数応用に対して特に、寄生信号を構成する。多結晶シリコン層の使用はＢＯＸの下のポテンシャルをブロックし、よってキャパシタンスの変化を制限し、生成された調和波の電力を減少させる。
最終的に、特定のデバイスによる直流電圧の使用と同様、ＢＯＸ内の電荷の付加的な存在は、ＢＯＸの下に、蓄積層または逆転層を生成させることがある（したがって非常に導電性が高い）。ＢＯＸの下のポテンシャルをブロックする多結晶シリコン層は、この負の効果を減少させる。
よって、本発明の目的は、従来技術の基板の欠点を有しないＨＲ−ＳＯＩタイプ基板を得ることである。
より詳しくは、本発明の目的は、多結晶シリコン層の抵抗のロスを最小限にしたＨＲ−ＳＯＩタイプ基板の製造方法を定義することである。
国際公開第２０１０／００２５１５号パンフレット
Ｄ．Ｌｅｄｅｒｅｒ，Ｒ．Ｌｏｂｅｔ ａｎｄ Ｊ．−Ｐ．Ｒａｓｋｉｎ，"Ｅｎｈａｎｃｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ ｆｏｒ ＲＦ ａｐｐｌｉｃａｔｉｏｎｓ，"ＩＥＥＥ Ｉｎｔｌ．ＳＯＩ Ｃｏｎｆ．，ｐｐ４６−４７，２００４ Ｄ．Ｌｅｄｅｒｅｒ ａｎｄ Ｊ．−Ｐ．Ｒａｓｋｉｎ，"Ｎｅｗ ｓｕｂｓｔｒａｔｅ ｐａｓｓｉｖａｔｉｏｎ ｍｅｔｈｏｄ ｄｅｄｉｃａｔｅｄ ｔｏ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒ ｆａｂｒｉｃａｔｉｏｎ ｗｉｔｈ ｉｎｃｒｅａｓｅｄ ｓｕｂｓｔｒａｔｅ ｒｅｓｉｓｔｉｖｉｔｙ，"ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ．２６，ｎｏ．１１，ｐｐ．８０５−８０７，２００５ Ｄ．Ｌｅｄｅｒｅｒ ａｎｄ Ｊ．−Ｐ．Ｒａｓｋｉｎ，"ＲＦ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ｃｏｍｍｅｒｃｉａｌ ＳＯＩ ｔｅｃｈｎｏｌｏｇｙ ｔｒａｎｓｆｅｒｒｅｄ ｏｎｔｏ ａ ｐａｓｓｉｖａｔｅｄ ＨＲ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ"，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．５５，ｎｏ．７，ｐｐ．１６６４−１６７１，２００８ Ｄ．Ｃ．Ｋｅｒｒ ａｎｄ ａｌ．，"Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｏｆ ＲＦ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｉｔｓ ｒｅｄｕｃｔｉｏｎ ｕｓｉｎｇ ａ ｔｒａｐ−ｒｉｃｈ ｌａｙｅｒ"，９７８−１−４２４４−１８５６−５／０８，ＩＥＥＥ２００８
本発明によると、絶縁体上の半導体タイプ基板の製造のためのベース基板を製造する方法が提案され、この方法は以下のステップを含む：
（ａ）５００Ω．ｃｍより大きい電気抵抗を有するシリコン基盤を提供する、
（ｂ）基板表面に存在する、在来の酸化物および／またはドーパントを除去するために、上述の基板の表面を洗浄する、
（ｃ）上述の基板上に、誘電材料の層を形成する、
（ｄ）上述の層上に、多結晶シリコンの層を形成する、
上述の方法は、ステップ（ｂ）（ｃ）および（ｄ）が同一のエンクロージャ内で順番に実施されることで特徴つけられる。
ステップ（ｄ）の終わりに得られる基板、言い換えるとシリコン基板、誘電体層、および多結晶シリコン層が形成された基板は、ＨＲ−ＳＯＩタイプ基板のためのベール基板、言い換えると、絶縁層（ＢＯＸ）および薄い半導体層を支持するＳＯＩ基板の一部を構成することができる。
有利にも、ステップ（ｂ）の洗浄は、還元性雰囲気における熱処理を含む。
本発明の望ましい実施形態によると、誘電材料は酸化シリコンである。
ステップ（ｃ）は、有利にも、酸化性雰囲気における熱処理を含む。
上述の酸化性雰囲気が不活性ガスおよび酸素を含み、酸素の含有量は１００から５０００ｐｐｍの間に含まれることが望ましい。
次に、ステップ（ｄ）は、９００℃以下の温度における多結晶シリコンの堆積を含む。
特に優位な方法では、ステップ（ｂ）から（ｄ）で実行されるエンクロージャは、エピタキシフレームである。
代わりに、エンクロージャは、ステップ（ｂ）の実施に対しては第１のチャンバを含み、ステップ（ｃ）の実施に対しては第２のチャンバを含み、ステップ（ｄ）の実施に対しては第３のチャンバを含み、上述のチャンバは外部から隔離され、エアロックによって接続される。
本発明のほかの特性および利点は、添付の図面を参照し、以下の詳細な記述よりさらに明確になるであろう。
高抵抗基板を含むエンクロージャの図である。 図１と同じエンクロージャ内における、基板上の誘電体層の形成の概略図である。 図１と同じエンクロージャ内における、誘電体層上の多結晶シリコン層の堆積の概略図である。 複数のチャンバを含むエンクロージャ内で実施される方法の変化を示す図である。
図１から３を参照しながら、方法のステップが説明される。
図１に示すように、高抵抗シリコンから作成された基板１が、外部環境に対して隔離されている、エンクロージャ１０の中に設置されている。
本文において、「高抵抗」とは有効電気抵抗が５００Ω．ｃｍ、望ましくは１０００Ω．ｃｍ、より望ましくは３０００Ω．ｃｍより大きいことを意味し、有効電気抵抗とは、等価電気回路内の一様な抵抗部品の抵抗である。
第１のステップは、表面上の全ての在来の酸化物および汚染物質を除去するために、基板１を洗浄することを含む。
この目的のために、最初に、表面から全ての在来の酸化物を除去するために、減圧雰囲気での基板の熱処理が実施される。
たとえば、Ｈ2雰囲気において、１１００℃の熱処理を３０秒間施す（「Ｈ２ベーク」として知られる）が、当業者は他の適切な条件を決定できる。
第２のステップにおいて、ドーパントによって汚染されたシリコンの薄い表層を除去するために、表面のエッチング処理が実施される。
たとえば、ＨＣｌ／Ｈ2雰囲気において、３０秒間、１１００℃の熱処理が施され、基板の表面が０．１から０．５マイクロメーターエッチングされる。
基板はこうして得られ、表面からは在来の酸化物と汚染物質は除去されている。
次に、図２を参照し、基板１をエンクロージャ１０の中に設置したまま、誘電材料の層２が基板１の上に形成される。
その形成が汚染物質の導入につながらない限り、いかなる誘電材料が採用されても良い。
本発明の望ましい実施形態によると、誘電材料は酸化シリコンである。
この場合、酸化ステップは、たとえば、わずかな酸化雰囲気において、１１００℃における２０秒間の熱処理を含む。
上記のわずかな酸化雰囲気の配合は、主に１または複数の不活性ガス（たとえばアルゴン）および、通常は１００から５０００ｐｐｍの間をとる低い割合の酸素を含む。
フレームの部品を参加させるリスクを生じさせない、またはエピタキシフレームを汚染させないようにするため、多すぎる酸素をエンクロージャ内に導入しないのが望ましい。
基板１の表面上に酸化物の層２を形成するために、１０００ｐｐｍの割合の酸素で十分であることが算出されている。
最後に、図３を参照し、酸化物の層２に覆われた基板１をエンクロージャ１０の中に設置したまま、多結晶シリコンの層３が酸化物の層２の上に堆積される。
層３の厚みは０．２から１０μｍのオーダー、望ましくは０．３から３μｍに含まれる。
多結晶シリコンを堆積する方法は当業者には良く知られている。
シリコンが結晶化しないよう十分低温におけるエピタキシ技術が実施される。通常、９００℃のオーダーの温度が適している。
さらに、下部の酸化物層（さらに一般的には誘電体層）の存在によって多結晶またはアモルファス層が形成される。
この方法の最終的に得られる基板１、２、３は、たとえばスマートカット（商標）タイプ法によって、絶縁体上の半導体タイプ基板を製造するためのベース基板として、またはレセプター基板として使用されることが出来る。
この目的のために、有益な層となることを意図されて、（たとえばシリコンからなる）薄い半導体層の境界を決定する脆化領域を形成するために、事前に埋め込まれているドナー基板を接合するために得られる、ベース基板の表面を準備する目的で、酸化物または低誘電率（「ｌｏｗ ｋ」として知られる）の誘電材料の堆積または成長のステップ、熱処理および平坦化が実行されても良い。
薄い半導体層をベース基板に転写するいかなる他の方法は、本発明の範囲を超えることなく実施されて良い。
よって得られた絶縁体上の半導体基板は、ラジオ周波数デバイスを形成するための特に興味深い性質を有する。
洗浄の全てのステップの実行により、一つのエンクロージャ内での誘電層の形成と多結晶シリコンの堆積はいかなる基板の汚染から免れることが出来る。
絶縁体上の半導体基板を製造し、つぎにこの基板内または上にラジオ周波数デバイスを製造するために、基板をベース基板として使用する場合、施される熱処理の効果のもと、汚染物質の拡散は生じない。
多結晶シリコンの層４の抵抗は、よって汚染物質によって影響を受けない。
本文において、エンクロージャは、外部から隔離され、洗浄、酸化物層の形成、および多結晶シリコン層の形成を実施するための適した手段により備えられている閉じられた容積を意味する。
上記エンクロージャはチャンバ、原子炉、オーブン、その他であってよく、以下を含む：
−シリコン基板に接触し、取り入れ、誘電体の層および多結晶シリコンの層を上に形成した基板を取り出す手段、
−外部に対して密封されるように上記接触を遮断するための、閉じる手段、
−洗浄および誘電体と多結晶シリコン層の形成の間基板を支える手段、
−それぞれのステップにおいて、雰囲気および／または基板を所望の温度に熱するための、熱する手段、
−適した組成のガスおよび／または試薬を、洗浄、酸化または誘電体の堆積、および多結晶シリコンの堆積のために導入する手段、
−方法のそれぞれのステップの最後に、余剰のガスおよび／または試薬を取り出す手段。
当業者はこれらの手段の異なる例を知っており、本発明の方法を実施するために、エンクロージャを適切に装備することが出来るであろう。
特に優位な方法では、エンクロージャはエピタキシフレームである。
実際に、このようなフレームに上述の手段が装備され、よって方法は、装備に対する実際の調整を要求することなく、その内部で実施されることが出来る。
しかし、たとえば、洗浄および誘電層の形成のステップの実施のための必要な手段を装備している場合、多結晶シリコンの蓄積のためにオーブンを使用するために、予想されることが出来る。
方法は、全ての方法を通じて、基板がフレームの外部の環境にさらされないように異なるチャンバが互いに接続されているのであれば、それぞれが方法のステップに対応すると意図されるいくつかのチャンバを含むフレーム内で実施されることも出来る。
このようなフレームの一例を図４に示す。
フレーム１０は、エアロック１１Ａ、１１Ｂによって互いに接続された３つのチャンバ１０Ａ、１０Ｂ、および１０Ｃを含み、外部から隔離されたエンクロージャをともに形成している。
第１のチャンバ１０Ａでは、基板１の洗浄が実行される。
このチャンバ１０Ａは本質的に、加熱、および洗浄のための適した雰囲気をなすガスの導入と取り出しの手段が装備されている。
第１のチャンバ１０Ａは第２のチャンバ１０Ｂにエアロック１１Ａを介して接続されており、外部からは隔離されている。
フレームはさらに、洗浄の終わりに、基板１を（処理雰囲気を取り出した後）第１チャンバ１０Ａからエアロック１１Ａを通って第２チャンバ１０Ｂに移動させるために、基板を運搬する手段（図示せず）を含む。
第２チャンバ１０Ｂは本質的に、基板１上に、たとえば酸化シリコンの、誘電層２を形成する手段、特に加熱し、１または複数の不活性ガスを導入および取り出す手段を含む。
チャンバ１０Ｂは第３のチャンバ１０Ｃにエアロック１１Ｂを介して接続されており、外部からは隔離されている。
運搬する手段によって、酸化ステップの終わりに、誘電層２に覆われた基板１を、（処理雰囲気を取り出した後）第２チャンバ１０Ｂからエアロック１１Ｂを通って第２チャンバ１０Ｃに移動させることが出来る。
第３チャンバ１０Ｃは酸化物層２の上に、多結晶シリコンの層３を成長させる手段を含む。
上記のチャンバ１０Ｃはエピタキシフレームを構成しても良い。
最後に、示された例は、本発明の応用分野に関して全く限定することのない特定の説明であるに過ぎないことはいうまでもない。

Claims (9)

  1. 絶縁体上の半導体タイプ基板の製造のためのベース基板を製造する方法であって、
    （ａ）５００Ω．ｃｍより大きい電気抵抗を有するシリコン基板（１）を提供するステップと、
    （ｂ）前記基板（１）の表面上に存在する在来の酸化物および／またはドーパントを除去するために、前記基板（１）の前記表面を洗浄するステップと、
    （ｃ）前記基板（１）上に、誘電体層（２）を形成するステップと、
    （ｄ）前記層（２）上に、多結晶シリコン層（３）を形成するステップと
    を備え、ステップ（ｂ）（ｃ）および（ｄ）は、同一のエンクロージャ（１０）内で連続的に実施されることを特徴とする方法。
  2. ステップ（ｂ）の洗浄は、還元性雰囲気内での熱処理を含むことを特徴とする請求項１に記載の方法。
  3. 前記誘電体は酸化シリコンであることを特徴とする請求項１または２に記載の方法。
  4. ステップ（ｃ）は酸化雰囲気内での前記基板（１）の熱処理を含むことを特徴とする請求項３に記載の方法。
  5. 前記酸化雰囲気は、不活性ガスおよび酸素を含み、前記酸素は１００から５０００ｐｐｍの間に含まれる含有量であることを特徴とする請求項４に記載の方法。
  6. ステップ（ｄ）は９００℃以下の温度における多結晶シリコンの堆積を含むことを特徴とする請求項１乃至５のいずれか１項に記載の方法。
  7. 前記エンクロージャ（１０）はエピタキシフレームであることを特徴とする請求項１乃至６のいずれか１項に記載の方法。
  8. 前記エンクロージャ（１０）は、ステップ（ｂ）の実施のための第１チャンバ（１０Ａ）と、ステップ（ｃ）の実施のための第２チャンバ（１０Ｂ）と、ステップ（ｄ）の実施のための第３チャンバ（１０Ｃ）とを含み、前記チャンバは外部から隔離されて、エアロック（１１Ａ、１１Ｂ）を介して接続されていることを特徴とする請求項１乃至６のいずれか１項に記載の方法。
  9. ステップ（ｄ）において得られる基板（１、２、３）は、絶縁体上の半導体タイプ基板の前記製造のベース基板として使用されることを特徴とする請求項１乃至８のいずれか１項に記載の方法。
JP2012064056A 2011-03-22 2012-03-21 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法 Active JP5726796B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1152353 2011-03-22
FR1152353A FR2973159B1 (fr) 2011-03-22 2011-03-22 Procede de fabrication d'un substrat de base

Publications (2)

Publication Number Publication Date
JP2012199550A true JP2012199550A (ja) 2012-10-18
JP5726796B2 JP5726796B2 (ja) 2015-06-03

Family

ID=45841392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064056A Active JP5726796B2 (ja) 2011-03-22 2012-03-21 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法

Country Status (8)

Country Link
US (1) US8765571B2 (ja)
EP (1) EP2503592A1 (ja)
JP (1) JP5726796B2 (ja)
KR (1) KR101379885B1 (ja)
CN (1) CN102693933B (ja)
FR (1) FR2973159B1 (ja)
SG (1) SG184651A1 (ja)
TW (1) TWI458020B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015634A (ko) 2015-06-09 2018-02-13 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
JP2018507562A (ja) * 2015-03-03 2018-03-15 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP2019110221A (ja) * 2017-12-19 2019-07-04 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
CN103296013B (zh) * 2013-05-28 2017-08-08 上海华虹宏力半导体制造有限公司 射频器件的形成方法
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US10304722B2 (en) 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
WO2017087393A1 (en) 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface
EP3995608A1 (en) 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN115763496A (zh) 2016-10-26 2023-03-07 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
CN108987250B (zh) * 2017-06-02 2021-08-17 上海新昇半导体科技有限公司 衬底及其制作方法
US10468486B2 (en) 2017-10-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. SOI substrate, semiconductor device and method for manufacturing the same
EP4210092A1 (en) 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315144A (ja) * 1988-03-30 1989-12-20 Nippon Steel Corp ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH0831837A (ja) * 1994-07-12 1996-02-02 Mitsubishi Materials Shilicon Corp Ｅｇ用ポリシリコン膜の被着方法
JPH10335615A (ja) * 1997-05-22 1998-12-18 Harris Corp 半導体デバイスに関する改良
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434537B1 (ko) * 1999-03-31 2004-06-05 삼성전자주식회사 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
AU2002322966A1 (en) * 2002-03-20 2003-09-29 Ecole Polytechnique Federale De Lausanne (Epfl) Process for manufacturing mems
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100524197B1 (ko) * 2003-04-29 2005-10-27 삼성전자주식회사 매엽식 반도체 소자 제조장치 및 이를 이용한 게이트 전극및 콘택 전극의 연속 형성방법
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
JP2007056336A (ja) * 2005-08-25 2007-03-08 Tokyo Electron Ltd 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
US20070190681A1 (en) 2006-02-13 2007-08-16 Sharp Laboratories Of America, Inc. Silicon-on-insulator near infrared active pixel sensor array
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
WO2007117583A2 (en) * 2006-04-07 2007-10-18 Applied Materials Inc. Cluster tool for epitaxial film formation
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315144A (ja) * 1988-03-30 1989-12-20 Nippon Steel Corp ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH0831837A (ja) * 1994-07-12 1996-02-02 Mitsubishi Materials Shilicon Corp Ｅｇ用ポリシリコン膜の被着方法
JPH10335615A (ja) * 1997-05-22 1998-12-18 Harris Corp 半導体デバイスに関する改良
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018507562A (ja) * 2015-03-03 2018-03-15 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP2019153797A (ja) * 2015-03-03 2019-09-12 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
KR20180015634A (ko) 2015-06-09 2018-02-13 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
US10566196B2 (en) 2015-06-09 2020-02-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer
KR102499512B1 (ko) 2015-06-09 2023-02-14 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
JP2019110221A (ja) * 2017-12-19 2019-07-04 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
JP5726796B2 (ja) 2015-06-03
CN102693933B (zh) 2016-12-14
TW201239990A (en) 2012-10-01
US8765571B2 (en) 2014-07-01
SG184651A1 (en) 2012-10-30
TWI458020B (zh) 2014-10-21
KR20120107863A (ko) 2012-10-04
FR2973159A1 (fr) 2012-09-28
EP2503592A1 (en) 2012-09-26
FR2973159B1 (fr) 2013-04-19
US20120244687A1 (en) 2012-09-27
CN102693933A (zh) 2012-09-26
KR101379885B1 (ko) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5726796B2 (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
US11508612B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
JP6517360B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
KR102301594B1 (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
JP7451777B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
JP2017526190A (ja) 高抵抗率シリコンオンインシュレータ基板の製造方法
US9824891B1 (en) Method of manufacturing the thin film
CN109314040B (zh) 贴合式soi晶圆的制造方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法
TW202040750A (zh) 形成rf絕緣體上覆矽元件之方法
CN110828473A (zh) 一种硅覆绝缘片薄膜

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150401

R150 Certificate of patent or registration of utility model

Ref document number: 5726796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250