KR100434537B1 - 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법 - Google Patents

다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR100434537B1
KR100434537B1 KR10-1999-0011269A KR19990011269A KR100434537B1 KR 100434537 B1 KR100434537 B1 KR 100434537B1 KR 19990011269 A KR19990011269 A KR 19990011269A KR 100434537 B1 KR100434537 B1 KR 100434537B1
Authority
KR
South Korea
Prior art keywords
layer
wafer
porous silicon
sacrificial layer
substrate
Prior art date
Application number
KR10-1999-0011269A
Other languages
English (en)
Other versions
KR20000061888A (ko
Inventor
강성규
이기방
최재준
정희문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0011269A priority Critical patent/KR100434537B1/ko
Priority to DE60038711T priority patent/DE60038711T2/de
Priority to EP00106011A priority patent/EP1041621B1/en
Priority to JP2000093781A priority patent/JP2000332223A/ja
Priority to US09/540,552 priority patent/US6277712B1/en
Publication of KR20000061888A publication Critical patent/KR20000061888A/ko
Application granted granted Critical
Publication of KR100434537B1 publication Critical patent/KR100434537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0115—Porous silicon

Abstract

본 발명은 산화된 다공질 실리콘 및 다공질 실리콘을 희생층으로 이용하고 그 위에 에피택시 다결정 실리콘층(Epitaxial poly silicon layer)을 성장시켜 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제작 방법을 기재한다. 본 발명에 따른 두꺼운 희생층을 갖는 다층 구조 웨이퍼는, 희생층으로 다공질 실리콘층 혹은 다공질 산화 실리콘층을 채용함으로써, 반도체 액츄에이터나 반도체 관성 센서 등의 현수 구조물 제작시 기판과 현수 구조물 간에 충분한 간극을 확보할 수 있다.
또한, 그 제작 방법에 있어서도, 고농도 도핑된 p+형 또는 n+형 웨이퍼를 준비한 다음 그 표면을 양극 반응을 통하여 간단하게 두꺼운 다공질 실리콘층을 얻는다. 다공질 실리콘층 상에 에피택시(epitaxial) 공정으로 다결정 실리콘(poly silicon)을 성장시킬 경우 단결정 실리콘을 성장시킬 때 보다 빠른 속도로 성장이 된다.

Description

다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조 방법{Multi layer wafer with thick sacrificial layer and fabricating method thereof}
본 발명은 산화된 다공질 실리콘 및 다공질 실리콘을 희생층으로 이용하고 그 위에 에피택시 다결정 실리콘층(Epitaxial poly silicon layer)을 성장시켜 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제작 방법에 관한 것이다.
도 1은 종래의 SOI 웨이퍼(wafer)의 적층 구조를 보여주는 단면도이다. 도시된 바와 같이, 종래의 SOI 웨이퍼는 기판 웨이퍼(1) 상에 산화막(3)을 형성하고 그 위에 단결정 실리콘 웨이퍼(6)를 부착한 적층 구조를 갖는다. 여기서, 희생층인 산화막(3)은 열산화 공정을 이용하여 형성되기 때문에 1㎛ 이상의 두꺼운 희생층이형성되기 어렵다. 따라서, 이를 이용하여 캔틸레버(cantil lever)나 브리지(bridge) 같은 구조물을 만들 경우 구조물과 기판 사이의 거리가 짧아 구조물 제작 후 구조물이 아래 기판과 붙어서 떨어지지 않는 스티킹(stick-ing) 문제가 자주 발생하며, 또한 움직이는 구조물의 경우 구조물과 기판과의 거리가 짧아 공기 댐핑(air damping)이 크다는 문제가 있다. 또한, 열산화 공정을 이용하여 실리콘 산화물 층을 형성하기 때문에 제작에 시간이 오래 걸리는 문제가 있으며, 산화된 기판 실리콘 위에 다른 실리콘 웨이퍼를 붙여서 만들기 때문에 즉 두장의 웨이퍼를 사용하기 때문에 가격이 비싸다는 단점이 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 고농도로 도핑된 p+또는 n+형 웨이퍼를 양극 반응 공정을 이용하여 수십 마이크로 두께의 다공질 실리콘층을 상기 기판 위에 형성하고, 상기 다공질 실리콘 위에 에피택시 다결정 실리콘(epitaxial poly silicon)을 성장시켜 다층 구조의 웨이퍼를 만들거나, 또는 다공질 실리콘을 산화 시켜 산화된 다공질 실리콘 위에 CVD를 이용하여 다결정 실리콘 종자층을 증착시키고 그 위에 에피택시 다결정 실리콘층을 성장시켜 만든 두꺼운 희생층을 갖는 다층 구조 웨이퍼 및 그 제작 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 SOI(silicon on insulator) 웨이퍼(wafer)를 보여주는 단면도,
도 2는 본 발명에 따른 다공질 산화 실리콘을 희생층으로 채용한 두꺼운 희생층을 가진 다층 구조 웨이퍼를 보여주는 단면도,
도 3은 본 발명에 따른 다공질 실리콘을 희생층으로 채용한 두꺼운 희생층을 가진 다층 구조 웨이퍼를 보여주는 단면도,
4a 내지 도 4f는 본 발명에 따른 두꺼운 희생층을 가진 다층 구조 웨이퍼의 제조 방법을 공정 단계 별로 보여주는 도면으로서,
도 4a는 시작 웨이퍼를 보여주고,
도 4b는 양극 반응을 통하여 시작 웨이퍼의 상층부를 다공질 실리콘으로 만든 것을 보여주며,
도 4c는 산화 공정 후 다공질 실리콘이 산화된 다공질 실리콘(OPS)으로 형성된 것을 보여주며,
도 4d는 다공질 실리콘 위에 에피택시 다결정실리콘층(epitaxial polysilicon layer)이 형성된 것을 보여주며,
도 4e는 산화된 다공질 실리콘 위에 CVD로 다결정실리콘 종자층(poly silicon seed layer)이 형성된 것을 보여주며,
도 4f는 다결정실리콘 종자층(poly silicon seed layer) 위에 에피택시 다결정실리콘층(epitaxial poly silicon layer)이 성장된 것을 보여준다.
<도면의 주요부분에 대한 부호의 설명>
1. 기판 웨이퍼 2. 다공질 실리콘층
3. 산화된 다공질 실리콘층 4. 다결정 실리콘 종자층
5. 다결정 실리콘층 6. 단결정 실리콘 웨이퍼
7. 다결정 실리콘층
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 두꺼운 희생층을 갖는 다층 구조 웨이퍼는, 기판용 실리콘 웨이퍼; 상기 기판용 실리콘 웨이퍼 상에 다공질 실리콘층으로 형성된 희생층; 및 상기 희생층 상에 형성된 다결정 실리콘층;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 기판용 실리콘 웨이퍼는 p+형 또는 n+형으로 도핑된 것이 바람직하고, 상기 희생층 및 다결정 실리콘층이 복수회 반복 적층되어 다층 구조로 형성되기도 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법은, (가) 기판 웨이퍼로 도핑된 p+형 또는 n+형 웨이퍼를 준비하는 단계; (나) 상기 기판 웨이퍼 표면에 양극 반응을 통하여 소정 두께의 다공질 실리콘층을 형성하는 단계; 및 (다) 상기 다공질 실리콘층 위에 에피택시 다결정 실리콘층을 성장시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (나) 단계에서 상기 다공질 실리콘층의 두께는 수 마이크로미터 내지 수십 마이크로미터인 것이 바람직하고, 상기 (나) 단계 및 (다) 단계를 복수회 반복하여 실시하기도 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 또 다른 두꺼운 희생층을 갖는 다층 구조 웨이퍼는, 기판용 실리콘 웨이퍼; 상기 기판용 실리콘 웨이퍼 상에 다공질 산화 실리콘층으로 형성된 희생층; 및 상기 희생층 상에 형성된 폴리실리콘층;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 기판용 실리콘 웨이퍼는 p+형 또는 n+형으로 도핑된 것이 바람직하며, 상기 희생층 및 다결정 실리콘층이 복수회 반복 적층되어 다층구조로 형성되기도 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 또 다른 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법은, (가) 기판 웨이퍼로 도핑된 p+형 또는 n+형 웨이퍼를 준비하는 단계; (나) 상기 기판 웨이퍼 표면에 양극 반응을 통하여 소정 두께의 다공질 실리콘층을 형성하는 단계; (다) 상기 다공질 실리콘층을 산화시켜 다공질 산화 실리콘층을 형성하는 단계; (라) 상기 다공질 산화 실리콘층 상에 다결정 실리콘 종자층을 형성하는 단계; 및 (마) 상기 다공질 산화 실리콘층 위에 에피택시 다결정 실리콘층을 성장시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 다공질 실리콘층의 두께는 수 마이크로미터 내지 수십 마이크로미터인 것이 바람직하고, 상기 (나) 단계 내지 (마) 단계를 복수회 반복하여 실시하기도 한다.
이하 도면을 참조하면서 본 발명에 따른 두꺼운 희생층을 갖는 다층 구조 웨이퍼 및 그 제작 방법을 상세하게 설명한다.
본 발명에 따른 두꺼운 희생층을 갖는 다층 구조 웨이퍼는 반도체 액츄에이터, 반도체 가속도 센서 등에서 현수 구조물의 달라붙음(sticking problem) 또는 공기 댐핑(air damping) 같은 문제를 해결하기 위해서 구조물과 바닥간의 간극이 클수록 유리함을 고려하여 가능한한 현수 구조물 제작시 식각되는 희생층의 두께를 두껍게 한다.
이러한 두꺼운 희생층을 얻기 위하여 다음과 같은 방법을 사용한다.
즉, 고 농도로 도핑된 p+또는 n+형 웨이퍼를 양극 반응시키면 희생층으로 사용될 수십 마이크로의 다공질 실리콘이 수분 내에 형성되며, 또한 다공질 실리콘을 열산화시키면 다공질 실리콘의 표면적이 매우 커서(약 200m2/cm3) 다공질 실리콘 전면에서 산화 과정이 일어나 두꺼운 산화막이 쉽게 얻어진다.
도 2 및 도 3은 각각 본 발명에 따른 두꺼운 희생층을 가진 다층 구조 웨이퍼의 실시예를 보여주는 단면도들로서, 도 2는 기판 웨이퍼(1) 상에 다공질 산화 실리콘을 희생층(3)으로 채용한 실시예의 단면도이고, 도 3은 기판 웨이퍼(1) 상에 다공질 실리콘을 희생층(2)으로 채용한 실시예의 단면도이다. 도면에서 희생층(2,3) 상에는 각각 다결정 실리콘층(5, 7)이 형성된다. 이러한 희생층(2,3) 및 다결정 실리콘층(5,7)은 복수회 반복하여 적층된 구조로 형성되기도 한다.
이러한 실시예들에서와 같이, 두꺼운 희생층을 이용하여 다층 구조의 웨이퍼를 제조하여 가속도 센서 등의 현수 구조물을 만들 경우, 현수 구조물과 기판 바닥과의 거리가 멀기 때문에 구조물과 기판이 붙는 스티킹(sticking) 문제나, 또는 움직이는 구조물의 경우 공기 저항(air damping) 같은 문제를 해결할 수 있다. 또한 상기 구조물 제조시 뒷면 벌크 에칭(bulk etching)을 통한 관통 식각을 수행할 경우 다공질 신리콘 혹은 산화된 다공질 실리콘으로 형성된 희생층은 그 두께가 두꺼워 깨지거나 하는 문제가 개선된다. 상층부의 다결정 실리콘층(poly silicon layer) 제조시(산화된 다공질 실리콘을 희생층으로 이용할 경우 poly silicon seedlayer 를 상기 산화된 다공질 실리콘 위에 먼저 증착시킨다.) 에피택시(epitaxial) 공정으로 다결정 실리콘(poly silicon)을 성장시킬 경우 단결정 실리콘을 성장시킬 때 보다 빠른 속도로 성장이 되어 시간적으로 유리하다는 장점을 가진다. 기존의 silicon direct bonding(SDB) 공정을 이용할 경우 두장의 웨이퍼가 필요한 반면 본 발명에서는 한장의 실리콘 웨이퍼만이 필요하며 또한 기존의 SOI 제조 공정 보다 공정이 간단하여 양산에 유리하므로 비용이 절감 된다는 장점이 있다.
이와 같이, 본 발명에서는 다공질 실리콘을 희생층으로 할 수도 있으며, 다공질 실리콘을 열산화시켜 산화된 다공질 실리콘으로 만든 다음 이를 희생층으로 사용할 수도 있다. 본 발명의 공정 순서를 도 4a 내지 도 4f를 참조하면서 설명한다. 먼저 다공질 실리콘을 희생층으로 사용할 경우 부터 설명하고, 다음으로 산화된 다공질 실리콘을 희생층으로 사용할 경우를 각각 설명한다.
1. 다공질 실리콘을 희생층으로 사용할 경우 공정 순서:
먼저, 도 4a에 도시된 바와 같이, 기판 웨이퍼(1)로 고농도 도핑된 p+형 또는 n+형 웨이퍼를 준비한다. 다음에, 도 4b에 도시된 바와 같이, 기판 웨이퍼(1)의 표면에 양극 반응을 통하여 수 마이크로미터에서 수십 마이크로미터 두께의 다공질 실리콘층(2)을 형성한다. 다음에, 도 4c에 도시된 바와 같이, 형성된 다공질 실리콘층(2) 위에 에피택시 다결정 실리콘층(epitaxial poly silicon layer)(7)을 성장시키면, 다공질 실리콘을 희생층으로 하는 실시예의 웨이퍼가 완성된다. 여기서, 다공질 실리콘층 형성 공정과 다결정 실리콘층 형성 공정을 수회 반복 실시하여 적층의 두께가 훨씬 두터운 다중층 구조의 웨이퍼를 만들 수도 있다.
2. 산화된 다공질 실리콘을 희생층으로 사용할 경우 공정 순서:
먼저, 도 4a에 도시된 바와 같이, 기판 웨이퍼(1)로 고농도 도핑된 p+형 또는 n+형 웨이퍼를 준비한다. 다음에, 도 4b에 도시된 바와 같이, 기판 웨이퍼(1)의 표면에 양극 반응을 통하여 수 마이크로미터에서 수십 마이크로미터 두께의 다공질 실리콘층(2)을 형성한다. 다음에, 도 4d에 도시된 바와 같이, 형성된 다공질 실리콘층(2)을 열 산화 공정을 이용하여 다공질 산화 실리콘층(3)으로 만든다. 다음에, 도 4e에 도시된 바와 같이, 다공질 산화 실리콘층(3) 상에 화학기상증착(CVD)법으로 다결정 실리콘 종자층(poly silicon seed layer)(4)을 증착시킨다. 다공질 실리콘의 기공도는 불산의 농도와 전류밀도에 의해서 변화되는데 기공도를 55% 정도 형성하면 산화 과정에서 생기는 부피 팽창으로 인한 웨이퍼의 변형없이 다공질 산화 실리콘층을 성장시킬 수 있다. 다음에, 도 4f에 도시된 바와 같이, 다결정 실리콘 종자층(4)를 이용하여 다결정 실리콘층(poly silicon layer)(5)을 성장시키면, 다공질 산화 실리콘을 희생층으로 하는 실시예의 웨이퍼가 완성된다. 여기서, 다공질 실리콘층 형성 공정 내지 다결정 실리콘층 형성 공정을 수회 반복 실시하여 적층의 두께가 훨씬 두터운 다중층 구조의 웨이퍼를 만들 수도 있다.
이상 설명한 바와 같이, 본 발명에 따른 두꺼운 희생층을 갖는 다층 구조 웨이퍼는, 희생층으로 다공질 실리콘층 혹은 다공질 산화 실리콘층을 채용함으로써,반도체 액츄에이터나 반도체 관성 센서 등의 현수 구조물 제작시 기판과 현수 구조물 간에 충분한 간극을 확보할 수 있어 스티킹 이나 공기저항 등의 문제점을 해소할 수 있다. 또한, 그 제작 방법에 있어서도, 고농도 도핑된 p+형 또는 n+형 웨이퍼를 준비한 다음 그 표면을 양극 반응을 통하여 간단하게 두꺼운 다공질 실리콘층을 얻을 수 있는 장점이 있다. 또한, 다공질 실리콘층 상에 에피택시(epitaxial) 공정으로 다결정 실리콘(poly silicon)을 성장시킬 경우 단결정 실리콘을 성장시킬 때 보다 빠른 속도로 성장이 되어 시간적으로 유리하다는 장점을 가진다.

Claims (12)

  1. 기판용 실리콘 웨이퍼;
    상기 기판용 실리콘 웨이퍼 상에 다공질 실리콘층으로 형성된 희생층; 및
    상기 희생층 상에 형성된 다결정 실리콘층;을
    구비한 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼.
  2. 제1항에 있어서,
    상기 기판용 실리콘 웨이퍼는 p+형 또는 n+형으로 도핑된 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼.
  3. 제1항 혹은 제2항에 있어서,
    상기 희생층 및 다결정 실리콘층이 복수회 반복 적층되어 다층 구조로 형성된 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼.
  4. (가) 기판 웨이퍼로 도핑된 p+형 또는 n+형 웨이퍼를 준비하는 단계;
    (나) 상기 기판 웨이퍼 표면에 양극 반응을 통하여 소정 두께의 다공질 실리콘층을 형성하는 단계; 및
    (다) 상기 다공질 실리콘층 위에 에피택시 다결정 실리콘층을 성장시키는 단계;를
    포함하는 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법.
  5. 제4항에 있어서,
    상기 (나) 단계에서 상기 다공질 실리콘층의 두께는 수 마이크로미터 내지 수십 마이크로미터인 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법.
  6. 제4항 혹은 제5항에 있어서,
    상기 (나) 단계 및 (다) 단계를 복수회 반복하여 실시하는 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법.
  7. 기판용 실리콘 웨이퍼;
    상기 기판용 실리콘 웨이퍼 상에 다공질 산화 실리콘층으로 형성된 희생층; 및
    상기 희생층 상에 형성된 폴리실리콘층;을
    구비한 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼.
  8. 제7항에 있어서,
    상기 기판용 실리콘 웨이퍼는 p+형 또는 n+형으로 도핑된 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼.
  9. 제7항 혹은 제8항에 있어서,
    상기 희생층 및 다결정 실리콘층이 복수회 반복 적층되어 다층 구조로 형성된 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼.
  10. (가) 기판 웨이퍼로 도핑된 p+형 또는 n+형 웨이퍼를 준비하는 단계;
    (나) 상기 기판 웨이퍼 표면에 양극 반응을 통하여 소정 두께의 다공질 실리콘층을 형성하는 단계;
    (다) 상기 다공질 실리콘층을 산화시켜 다공질 산화 실리콘층을 형성하는 단계;
    (라) 상기 다공질 산화 실리콘층 상에 다결정 실리콘 종자층을 형성하는 단계; 및
    (마) 상기 다공질 산화 실리콘층 위에 에피택시 다결정 실리콘층을 성장시키는 단계;를
    포함하는 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법.
  11. 제10항에 있어서,
    상기 다공질 실리콘층의 두께는 수 마이크로미터 내지 수십 마이크로미터인 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법.
  12. 제10항 혹은 제11항에 있어서,
    상기 (나) 단계 내지 (마) 단계를 복수회 반복하여 실시하는 것을 특징으로 하는 두꺼운 희생층을 갖는 다층 구조 웨이퍼의 제작 방법.
KR10-1999-0011269A 1999-03-31 1999-03-31 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법 KR100434537B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-1999-0011269A KR100434537B1 (ko) 1999-03-31 1999-03-31 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
DE60038711T DE60038711T2 (de) 1999-03-31 2000-03-27 Mehrschichtige Scheibe mit dicker Opferschicht unter Verwendung von porösem Silizium oder porösem Siliziumdioxid und Herstellungsverfahren
EP00106011A EP1041621B1 (en) 1999-03-31 2000-03-27 Multilayered wafer with thick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof
JP2000093781A JP2000332223A (ja) 1999-03-31 2000-03-30 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法
US09/540,552 US6277712B1 (en) 1999-03-31 2000-03-31 Multilayered wafer with thick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0011269A KR100434537B1 (ko) 1999-03-31 1999-03-31 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000061888A KR20000061888A (ko) 2000-10-25
KR100434537B1 true KR100434537B1 (ko) 2004-06-05

Family

ID=19578400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0011269A KR100434537B1 (ko) 1999-03-31 1999-03-31 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법

Country Status (5)

Country Link
US (1) US6277712B1 (ko)
EP (1) EP1041621B1 (ko)
JP (1) JP2000332223A (ko)
KR (1) KR100434537B1 (ko)
DE (1) DE60038711T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012027121A3 (en) * 2010-08-24 2012-08-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673644B2 (en) * 2001-03-29 2004-01-06 Georgia Tech Research Corporation Porous gas sensors and method of preparation thereof
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
US7622367B1 (en) 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101017369B1 (ko) 2004-08-23 2011-02-28 삼성전자주식회사 디지털 위성방송에서 추가된 네트워크 정보를 얻는 방법
KR100793607B1 (ko) 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US7932123B2 (en) 2006-09-20 2011-04-26 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
JP5700750B2 (ja) 2007-01-17 2015-04-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷ベースの組立により製作される光学システム
JP2010527163A (ja) * 2007-08-21 2010-08-05 エルジー エレクトロニクス インコーポレイティド 多孔性構造の太陽電池とその製造方法
US8552299B2 (en) 2008-03-05 2013-10-08 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
CN101740379B (zh) * 2008-11-27 2012-06-06 中芯国际集成电路制造(上海)有限公司 消除半导体器件表面缺陷的方法及半导体器件
KR101706915B1 (ko) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
EP2513953B1 (en) 2009-12-16 2017-10-18 The Board of Trustees of the University of Illionis Electrophysiology using conformal electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
KR101837481B1 (ko) 2010-03-17 2018-03-13 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
CN104472023B (zh) 2011-12-01 2018-03-27 伊利诺伊大学评议会 经设计以经历可编程转变的瞬态器件
KR20150004819A (ko) 2012-03-30 2015-01-13 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 표면에 상응하는 부속체 장착가능한 전자 장치
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US10677647B2 (en) 2015-06-01 2020-06-09 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
EP3304130B1 (en) 2015-06-01 2021-10-06 The Board of Trustees of the University of Illinois Alternative approach to uv sensing
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
CN108461383A (zh) * 2018-02-08 2018-08-28 澳洋集团有限公司 降低SiO2钝化层中孔隙的方法及LED的制备方法
US11466358B2 (en) * 2019-12-13 2022-10-11 Arizona Board Of Regents On Behalf Of Arizona State University Method of forming a porous multilayer material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241863A (ja) * 1995-03-06 1996-09-17 Canon Inc 半導体基板の製造方法
JPH0982968A (ja) * 1995-09-12 1997-03-28 Toshiba Corp Ｓｏｉ基板の作製方法
JPH10284706A (ja) * 1997-04-02 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の製造方法及び半導体製造装置
KR19980080778A (ko) * 1997-03-27 1998-11-25 미타라이후지오 반도체기판 및 반도체기판의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
US5387803A (en) * 1993-06-16 1995-02-07 Kulite Semiconductor Products, Inc. Piezo-optical pressure sensitive switch with porous material
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
ATE274240T1 (de) * 1993-12-07 2004-09-15 Infineon Technologies Ag Verfahren zur herstellung von mosfets mit verbesserten kurz-kanal effekten
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations
US5639692A (en) * 1996-04-08 1997-06-17 Chartered Semiconductor Manufacturing Pte, Ltd. Non-etch back SOG process using a metal via stud
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
GR1003010B (el) * 1997-05-07 1998-11-20 "����������" Ολοκληρωμενος αισθητηρας ροης αεριων χρησιμοποιωντας τεχνολογια πορωδους πυριτιου
US6126847A (en) * 1997-11-24 2000-10-03 Micron Technology Inc. High selectivity etching process for oxides
US6077776A (en) * 1998-03-18 2000-06-20 Taiwan Semiconductor Manufacturing Company Polysilicon residue free process by thermal treatment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241863A (ja) * 1995-03-06 1996-09-17 Canon Inc 半導体基板の製造方法
JPH0982968A (ja) * 1995-09-12 1997-03-28 Toshiba Corp Ｓｏｉ基板の作製方法
KR19980080778A (ko) * 1997-03-27 1998-11-25 미타라이후지오 반도체기판 및 반도체기판의 제조방법
JPH10284706A (ja) * 1997-04-02 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の製造方法及び半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012027121A3 (en) * 2010-08-24 2012-08-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication

Also Published As

Publication number Publication date
EP1041621B1 (en) 2008-04-30
US6277712B1 (en) 2001-08-21
KR20000061888A (ko) 2000-10-25
DE60038711T2 (de) 2009-07-02
EP1041621A3 (en) 2004-11-24
EP1041621A2 (en) 2000-10-04
JP2000332223A (ja) 2000-11-30
DE60038711D1 (de) 2008-06-12

Similar Documents

Publication Publication Date Title
KR100434537B1 (ko) 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
US6739189B2 (en) Micro structure for vertical displacement detection and fabricating method thereof
CN1657401B (zh) 微机械的半导体元件及其制造方法
EP1049157B1 (en) Process for manufacturing buried channels and cavities in semiconductor wafers
US7705416B2 (en) Method for forming horizontal buried channels or cavities in wafers of monocrystalline semiconductor material
US8344466B2 (en) Process for manufacturing MEMS devices having buried cavities and MEMS device obtained thereby
US20130012024A1 (en) Structure for microelectronics and microsystem and manufacturing process
US7276277B2 (en) Micromechanical component, in particular a sensor element, having a stabilized membrane and a method of producing such a component
KR100414570B1 (ko) 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법
US6916728B2 (en) Method for forming a semiconductor structure through epitaxial growth
US8076169B2 (en) Method of fabricating an electromechanical device including at least one active element
US6413793B1 (en) Method of forming protrusions on single crystal silicon structures built on silicon-on-insulator wafers
US6503775B2 (en) Production method of a micromachine
US10501314B2 (en) System and method for maintaining a smoothed and anti-stiction surface on a MEMS device
JPH10261806A (ja) 微小機械およびその製造方法
EP3397587B1 (en) System and method for maintaining a smoothed surface on a mems device
WO2006079870A1 (en) Method of fabricating a silicon-on-insulator structure
JP2000138381A (ja) 密閉容器及びその製造方法
French et al. Epi-micromachining
KR101699249B1 (ko) 접합 기판 및 그 제조 방법
WO2003090281A2 (en) Single crystal silicon membranes for microelectromechanical applications
JP2009139341A (ja) 圧力センサの製造方法、圧力センサ、半導体装置、電子機器
KR20010105594A (ko) 표면 미세 가공형 소자용 기판단위 진공 실장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee