KR101699249B1 - 접합 기판 및 그 제조 방법 - Google Patents

접합 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101699249B1
KR101699249B1 KR1020137019053A KR20137019053A KR101699249B1 KR 101699249 B1 KR101699249 B1 KR 101699249B1 KR 1020137019053 A KR1020137019053 A KR 1020137019053A KR 20137019053 A KR20137019053 A KR 20137019053A KR 101699249 B1 KR101699249 B1 KR 101699249B1
Authority
KR
South Korea
Prior art keywords
porous layer
substrate
base substrate
insulating film
bonding surface
Prior art date
Application number
KR1020137019053A
Other languages
English (en)
Other versions
KR20140014115A (ko
Inventor
츠요시 오츠키
웨이 펑 쿠
후미오 타하라
유우키 오오이
키요시 미타니
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140014115A publication Critical patent/KR20140014115A/ko
Application granted granted Critical
Publication of KR101699249B1 publication Critical patent/KR101699249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

본 발명은, 절연막을 통해서 베이스 기판과 본드 기판을 접합하는 접합 기판을 제조하는 방법에 있어서, 적어도, 상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하는 다공질층 형성 공정과, 상기 다공질층을 상기 절연막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 절연막 형성 공정과, 그 절연막을 통해서 상기 베이스 기판과 상기 본드 기판을 접합하는 접합 공정과, 접합된 상기 본드 기판을 박막화하여 박막층을 형성하는 박막화 공정를 포함하는 것을 특징으로 하는 접합 기판의 제조 방법이다. 이에 의해, 간단한 방법으로 부분적으로 두께가 다른 절연막으로 할 수 있는 접합 기판의 제조 방법을 제공한다.

Description

접합 기판 및 그 제조 방법{LAMINATED SUBSTRATE AND METHOD OF MANUFACTURING THEREOF}
본 발명은, 접합 기판 및 그 제조 방법에 관한 것이다.
근년, 가속도 및 각속도 등에 의해 유기되는 관성력, 압력, 그 외의 여러 가지의 물리량의 계측에 이용되는 각종 센서나, 유로(流路)가 실리콘 기판에 설치된 유체 센서 등과, 고전압, 고전류를 취급하는 파워 소자를 같은 기판 상에 일체화하여 제작하는 실리콘 디바이스가 주목되고 있다.
이러한 센서 등은, MEMS(Micro Electro Mechanical System) 기술 등에 의해 실리콘 기판 상에 제작된 한쪽이 빔이나 중공 구조인 질량체, 혹은 실리콘 기판 내에 제작된 중공 구조 등을 가진다. 이러한 센서를 기판 상에 제작하는 방법의 일례로서 SOI 기판을 이용한 것이 보고되어 있다(특허 문헌 1). 특허 문헌 1에서는, 베이스 기판 상에 절연막과 그 절연막 상에 박막층을 가지는 SOI 웨이퍼를 준비하고, SOI 웨이퍼의 박막층 표면에, 센서부가 되는 브릿지 저항 소자나, 제어부(CMOS 회로) 및 배선부를 제작한다. 다음으로, SOI 웨이퍼의 표면, 이면을 보호재(레지스트)로 덮고, 센서부에 대응하는 이면 부분을 포트 리소그래피로 창을 개방한 후, 에칭에 의해 센서부에 대응하는 이면 실리콘 부분을 박막화한다. 이후에 글라스 기판에 붙이는 것으로, 압력 센서로서 완성된다. 또한, 고전압·고전류 파워 소자를 기판 상에 제작하는 방법에 있어서는, 고전압이 인가되는 개소와 그렇지 않은 개소를 각각 디바이스 영역을 분리하여 배치하는 방법이 소개되어 있다(특허 문헌 2).
일본특허공개 평 4-103177호 공보 일본특허공개 2009-147297호 공보 일본특허공개 2005-229062호 공보 일본특허공개 2006-100479호 공보
「IEICE Transactions on Electron」, Vol. 80-C, No. 3(1997) pp.378-387
본래, 박막층에 형성되는 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등의 종류에 따라 필요한 절연막의 두께는 다르다. 그렇지만, 각각에 적합한 부분적으로 다른 막두께의 절연막을 가지는 접합 기판에 대해서는 제작이 곤란하고, 일반적인 접합 기판의 제조 방법에서는, 기판 내에서 균일한 절연막을 가지는 접합 기판 밖에 제작할 수 없었다. 그 때문에, 접합 기판의 절연막은 회로 내에서 가장 내압이 필요한 개소 등, 가장 두꺼운 막두께가 필요한 곳을 기준으로 결정되어 왔다. 그렇지만, 절연막의 두께가 균일한 한편 두꺼우면 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 제작 공정이 번잡하게 되고, 또한 각 소자의 기능이 제한되는 것이 문제였다. 그 때문에, 간단한 방법으로 부분적으로 두께가 다른 절연막을 형성할 수 있는 접합 기판의 제조 방법 및 부분적으로 두께가 다른 절연막을 가지는 접합 기판의 개발이 바람직하였다.
본 발명은, 상술의 사정을 감안한 것으로, 간단한 방법으로, 부분적으로 두께가 다른 절연막으로 할 수 있는 접합 기판의 제조 방법을 제공하는 것을 목적으로 한다. 또한, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 이러한 소자를 최적인 막두께를 가지는 절연막의 부분에 각각 형성할 수 있으므로, 제작 공정을 줄이면서도 고기능의 소자가 제작 가능한 접합 기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에서는, 절연막을 통해서 베이스 기판과 본드 기판을 접합한 접합 기판을 제조하는 방법에 있어서, 적어도,
상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하는 다공질층 형성 공정과,
상기 다공질층을 상기 절연막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 절연막 형성 공정과,
그 절연막을 통해서 상기 베이스 기판과 상기 본드 기판을 접합하는 접합 공정과,
접합된 상기 본드 기판을 박막화하여 박막층을 형성하는 박막화 공정을 포함하는 것을 특징으로 하는 접합 기판의 제조 방법을 제공한다.
이러한 다공질층 형성 공정과 절연막 형성 공정을 가지는 접합 기판의 제조 방법이면, 베이스 기판의 다공질층이 형성된 부분과 다공질층이 형성되어 있지 않은 부분에 대한 절연막의 형성 속도의 차이를 이용함으로써, 부분적으로 두께가 다른 절연막을 용이하게 형성할 수 있는 접합 기판의 제조 방법이 된다. 또한, 이와 같이 하여 제조된 접합 기판은, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 이러한 소자를 최적인 막두께를 가지는 절연막의 부분에 각각 형성할 수 있으므로, 제작 공정을 줄이면서도 고기능의 소자를 제작 가능한 접합 기판이 된다.
또한, 상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면에 두께가 부분적으로 다른 상기 다공질층을 형성하는 경우에, 적어도,
상기 베이스 기판의 접합면에 보호막을 형성하고, 그 보호막 상에 레지스트 마스크를 형성하고, 상기 보호막을 상기 레지스트 마스크의 형상으로 패턴 성형하고, 상기 레지스트 마스크를 제거하고, 상기 패턴 성형된 보호막을 가지는 상기 베이스 기판의 접합면에 상기 다공질층을 형성하는 것으로, 상기 베이스 기판의 접합면의 전체에 두께가 부분적으로 다른 상기 다공질층을 형성하는 것이 바람직하다.
이러한 다공질층 형성 공정이면, 보호막이 없는 개소는 깊게 다공질층이 형성되고, 보호막이 있는 개소는 얕게 다공질층이 형성되므로, 베이스 기판의 접합면의 전체에, 두께가 부분적으로 다른 다공질층을 형성하는 것이 용이하게 되기 때문에 바람직하다.
더하여, 상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면에 부분적으로 상기 다공질층을 형성하는 경우에, 적어도, 상기 베이스 기판의 접합면에 레지스트 마스크를 형성하고, 그 베이스 기판의 접합면에 다공질층을 형성한 후에, 상기 레지스트 마스크를 제거하는 것으로, 상기 베이스 기판의 접합면에 부분적으로 상기 다공질층을 형성하는 것이 바람직하다.
이러한 다공질층 형성 공정이면, 레지스트 마스크가 있는 부분은 다공질층이 형성되지 않으므로, 베이스 기판의 접합면에 부분적으로 상기 다공질층을 형성하는 것이 용이하게 되기 때문에 바람직하다.
또한, 상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면을 양극 산화하는 것으로, 상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 상기 다공질층을 형성하는 것이 바람직하다.
이러한 양극 산화법에 의하면 다공질층을 용이에 형성할 수 있는 한편, 다공질층의 두께, 다공도, 구멍 직경을 기판의 용도에 따라 용이하게 제어할 수 있기 때문에 바람직하다.
더하여, 상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면에 두께가 부분적으로 다른 상기 다공질층을 형성하는 경우에, 상기 베이스 기판의 접합면을 양극 산화하는 것과 함께, 상기 패턴 성형된 보호막이 제거되는 것이 바람직하다.
이러한 다공질층 형성 공정이면, 보호막이 없는 개소는 깊게 다공질층이 형성되고 보호막이 있는 개소는 양극 산화에 의해 제거될 때까지의 사이 다공질층의 형성을 하지 않으므로, 보다 얕게 다공질층이 형성되기 때문에, 베이스 기판의 접합면의 전체에, 두께가 부분적으로 다른 다공질층을 형성하는 것이 용이하게 되기 때문에 바람직하다.
또한, 상기 베이스 기판 및/또는 상기 본드 기판으로서 실리콘 기판을 이용하는 것이 바람직하다.
이와 같이, 베이스 기판에 실리콘 기판을 이용하는 것으로, 다공질층 형성 공정에 있어서 다공질층을 형성하는 것이 용이하게 되고, 또 절연막 형성 공정에 있어서 절연막으로서 산화막을 형성하는 것이 용이하게 되기 때문에 바람직하다. 또한, 본드 기판에 실리콘 기판을 이용하는 것으로, 박막화 공정에 있어서 형성되는 박막층은 이른바 SOI 층이 되어, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등의 여러 가지의 디바이스 제조가 용이하게 되기 때문에 바람직하다. 더하여, 상기 베이스 기판 및 상기 본드 기판의 양쪽 모두, 실리콘 기판을 이용하는 것으로, 구조 자체도 복잡한 것이 아니고, 종래의 공정을 응용할 수 있어 저비용으로 수율을 양호하게 제조할 수 있는 접합 기판의 제조 방법이 되기 때문에 바람직하다.
더하여, 상기 절연막 형성 공정에 있어서, 상기 다공질층을 열산화에 의해 산화막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 것이 바람직하다.
이와 같이 산화막을 형성함으로써, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막을 형성하는 것이 용이하게 되기 때문에 바람직하다. 또한, 산화막은 뛰어난 절연성을 가지기 때문에 절연막으로서 바람직하다.
또한, 상기 목적을 달성하기 위해서 본 발명에서는, 베이스 기판 상에 절연막과 그 절연막 상에 박막층을 가지는 접합 기판에 있어서, 적어도, 상기 절연막이 부분적으로 두께가 다른 것을 특징으로 하는 접합 기판을 제공한다.
이러한 접합 기판이면, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 이러한 소자를 최적인 막두께를 가지는 절연막의 부분에 각각 형성할 수 있으므로, 제작 공정을 줄이면서도 고기능의 소자가 제작 가능한 접합 기판이 된다.
또한, 상기 절연막과 상기 박막층의 계면이 평탄한 것이 바람직하다.
이러한 접합 기판이면, MEMS 기술을 응용해 제작되는 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 형성하는데 보다 적합한 접합 기판이 되기 때문에 바람직하다.
또한, 상기 베이스 기판이 실리콘 기판인 것 및/또는 상기 박막층이 실리콘으로 이루어지는 것이 바람직하다.
이러한 베이스 기판, 박막층(SOI층)이면, 취급이 용이하고, 다른 내압 특성을 필요로 하는 소자를 동일 기판 상에 일체화하여 형성하는데 보다 적합한 접합 기판이 되기 때문에 바람직하다.
또한, 상기 절연막이 산화막인 것이 바람직하다.
부분적으로 두께가 다른 절연막이 산화막이면, 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는데 보다 적합한 접합 기판이 되기 때문에 바람직하다.
이상 설명한 바와 같이, 본 발명에 의하면, 간단한 방법으로, 부분적으로 두께가 다른 절연막을 형성할 수 있는 접합 기판의 제조 방법을 제공할 수 있다. 또한, 동일 기판 상에 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 이러한 소자를 최적인 막두께를 가지는 절연막의 부분에 각각 형성할 수 있으므로, 제작 공정을 줄이면서도 고기능의 소자가 제작 가능한 접합 기판을 제공할 수 있다.
도 1은 본 발명의 접합 기판의 단면도이다.
도 2는 본 발명의 접합 기판의 제조 공정의 제1 태양 및 그 접합 기판 상에 소자를 형성하는 공정을 나타내는 흐름도이다.
도 3은 본 발명의 접합 기판의 제조 공정의 제2 태양 및 그 접합 기판 상에 소자를 형성하는 공정을 나타내는 흐름도이다.
도 4는 본 발명의 접합 기판의 제조 공정의 제1 태양에 있어서, 절연막이 형성된 베이스 기판의 단면 사진이다.
이하, 본 발명에 대해 실시의 형태를 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
센서에서는 센서부와 제어부, 고전압·고전류 파워 소자에서는, 고전압부와 제어부와 같이, 동일 기판 상에 제작되는 소자 등의 기능은 크게 나뉘고 있다. 당연히 기판에 요구되는 특성도, 제작되는 디바이스의 종류·기능에 따라 요구되는 것이 변경되는 것이 고려된다. 특히 접합 기판에 있어서는, 절연막의 두께가 중요한 파라미터라고 생각된다. 센서로 말하면, 센서부에서 요구되는 최적 절연막의 막두께와, 제어부에서 요구되는 최적 절연막의 막두께는 다르고, 고전압·고전류 파워 소자에서는, 고전압·고전류부에서 요구되는 최적 절연막의 막두께와, 제어부에서 요구되는 최적 절연막의 막두께는 본래 다르다고 생각된다. 그렇지만, 종래의 접합 기판의 제조 방법에서는, 소정의 장소의 절연막의 막두께를 접합 기판의 제작 단계로부터 간단하게 제어하는 방법은 없었다. 여기에서, 전술한 바와 같이, 간단한 방법으로 부분적으로 두께가 다른 절연막을 형성할 수 있는 접합 기판의 제조 방법 및 부분적으로 두께가 다른 절연막을 가지는 접합 기판의 개발이 바람직하다.
본 발명자 등은, 간단한 방법으로 부분적으로 두께가 다른 절연막을 형성할 수 있는 접합 기판의 제조 방법 및 부분적으로 두께가 다른 절연막을 가지는 접합 기판에 대하여 열심히 검토를 거듭하여, 다공질층에는 비다공질층보다 빠르게 절연막이 형성되는 것을 발견하고, 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하는 것으로 절연막 형성의 속도가 다른 부분을 동일 기판면 상에 형성할 수 있는 것을 발견하고, 다공질층을 절연막으로 변화시키는 것으로, 간단한 방법으로 부분적으로 두께가 다른 절연막을 형성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
포러스 실리콘 자체에 대해서는 다수의 특허 문헌 등에 보고되어 있다. 그 이용법은, SOI 웨이퍼를 제작하는 방법에 대하여, 비특허 문헌 1에 있는 바와 같이 오래 전부터 보고되어 있는 ELTRAN(등록 상표) 기판 이외에, 특허 문헌 3, 4와 같이 SOI 웨이퍼 제작법도 제안되어 있다. 일반적인 포러스 실리콘 제작 방법은 양극 산화법이고, 대개 이하와 같다. 우선 HF(불화 수소)를 포함하는 수용액을 준비하고, 이에 실리콘 웨이퍼를 넣는다. 그리고 대향 전극과의 사이에 직류 전압을 인가한다. 이때, 실리콘 기판 측을 양극으로 한다. HF 수용액 농도나 기판 저항률, 인가 전류 밀도, 시간 등의 파라미터에 의해 포러스 실리콘의 완성된 모양(다공도)이 변화한다. 이 다공도에 영향을 주는 파라미터는 예를 들면, 비특허 문헌 1 등에도 자세하게 소개되어 있다.
이와 같이 하여 제작된 포러스 실리콘를 사용한 SOI로서는, ELTRAN： 포러스 실리콘 층 위에 에피택셜 성장을 실시하고, 산화막 부착 웨이퍼와 접합하고, 포러스층에서 박리하는 방법(비특허 문헌 1), 포러스층 상에 에피택셜 성장 후, 산화 분위기에서 어닐을 실시하고, 포러스층을 산화하여, 이것을 BOX층(매입 산화막층)으로 하는 방법(포러스층의 내부 산화： 특허 문헌 3), 다공도를 서서히 내려 포러스 실리콘를 형성해 어닐하는 것으로 표면은 이동(migration)에 의해 단결정화하여, 내부의 다공도가 높은 곳은 BOX층으로 하는 방법(특허 문헌 4) 등이 알려져 있다. 그렇지만, 모두 BOX층은 균일한 두께이고, 부분적으로 막두께가 다른 절연막을 형성하는 것은 불가능하다. 본 발명의 접합 기판은 부분적으로 막두께가 다른 절연막을 가져, 다른 내압 특성을 필요로 하는 소자를 최적인 막두께를 가지는 절연막의 부분에 각각 형성할 수 있으므로, 제작 공정을 줄이면서도 고기능의 소자가 제작 가능한 접합 기판되는 것을 발견하여 이루어진 발명이다. 이하, 본 발명에 대해 상세히 설명한다.
［접합 기판］
즉, 본 발명에서는, 베이스 기판 상에 절연막과, 그 절연막상에서의 박막층을 가지는 접합 기판이며, 적어도, 상기 절연막이 부분적으로 두께가 다른 것을 특징으로 하는 접합 기판을 제공한다.
본 발명의 접합 기판의 단면도를 도 1에 나타낸다. 본 발명의 접합 기판(10)은, 베이스 기판(1) 상에 절연막(6)과, 그 절연막(6) 상에 박막층(8)을 가지고, 특히 절연막(6)이 부분적으로 두께가 다른 것을 특징으로 한다. 본 발명의 접합 기판은, 특히 제한되지 않지만, SOI 기판(Silicon On Insulator)으로 할 수 있다. 이하, 본 발명의 접합 기판의 각 구성 요소에 대하여 상술한다.
［베이스 기판］
본 발명에 포함되는 베이스 기판으로서는, 특히 제한되지 않지만, 실리콘 기판, 특히 실리콘 단결정 기판인 것이 바람직하다. 베이스 기판이 실리콘 기판, 특히 실리콘 단결정 기판이면, 취급이 용이하고, 더하여 아래와 같이 설명한 바와 같이, 다공질층으로서 포러스 실리콘를 용이하에 형성할 수 있기 때문에 바람직하다. 물론, 화합물 반도체 등의 다른 반도체 기판, 석영 기판 등을 이용할 수도 있다.
［절연막］
본 발명의 접합 기판은 상기 베이스 기판 상에 절연막을 가지고, 그 절연막은 부분적으로 두께가 다른 것이다. 특히 제한되지 않지만, 절연막은 실리콘 산화막인 것이 바람직하다. 절연막이 실리콘 산화막이면, 뛰어난 내압 특성을 가지고, 그 막두께의 제어도 용이하기 때문에 바람직하다.
더하여, 절연막과 박막층의 계면이 평탄한 것이 바람직하다. 이러한 접합 기판이면, 박막층의 두께를 균일하게 하기 쉽고, 다른 내압 특성을 필요로 하는 소자를 동일 기판 상에 일체화하여 형성하기 쉽기 때문에 바람직하다.
［박막층］
본 발명의 접합 기판은 상기 절연막 상에 박막층을 가진다. 박막층은, 특히 제한되지 않지만, 실리콘, 특히 실리콘 단결정으로 이루어지는 것, 즉 SOI층이 되는 것이 바람직하다. 박막층이 실리콘이면, 취급이 용이하여, 다른 내압 특성을 필요로 하는 소자를 동일 기판 상에 일체화하여 형성하는데 한층 적합한 접합 기판이 되기 때문에 바람직하다. 물론, 박막층은, 화합물 반도체 등, 다른 반도체이어도 된다.
종래의 접합 기판의 제조 방법에서는, 기판 내에서 균일한 절연막을 가지는 접합 기판 밖에 제작할 수 없었기 때문에, 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 공정이 번잡하게 되어, 소자의 저기능화가 문제되었다. 그렇지만, 이러한 본 발명의 접합 기판이면, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 일체화하여 제작하는 것에 있어서, 이러한 소자를 최적인 막두께를 가지는 절연막의 부분에 각각 형성할 수 있으므로, 제작 공정을 줄이면서도, 고기능의 소자가 제작 가능한 접합 기판이 된다.
［접합 기판의 제조 방법］
더하여, 본 발명은, 절연막을 통해서 베이스 기판과 본드 기판을 접합하여 접합 기판을 제조하는 방법에 있어서, 적어도,
상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하는 다공질층 형성 공정과,
상기 다공질층을 상기 절연막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 절연막 형성 공정과,
그 절연막을 통해서 상기 베이스 기판과 상기 본드 기판을 접합하는 접합 공정과,
접합된 상기 본드 기판을 박막화하여 박막층을 형성하는 박막화 공정을 가지는 것을 특징으로 하는 접합 기판의 제조 방법을 제공한다.
이하, 본 발명의 접합 기판의 제조 방법의 실시 형태에 대하여 도 2 및 도 3을 참조하여 설명한다. 도 2 및 도 3은, 본 발명의 접합 기판의 제조 공정의 제1 태양과 제2 태양을 나타내는 흐름도이다.
［다공질층 형성 공정］
본 발명의 다공질층 형성 공정에서는, 베이스 기판(1)의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층(5)을 형성한다(도 2의 (a) ~ (g), 도 3의 (a) ~ (e)). 이 다공질층 형성 공정을 실시하는 것으로, 베이스 기판의 다공질층이 형성된 부분과 다공질층이 형성되어 있지 않은 부분에 대한 절연막의 형성 속도의 차이를 이용하는 것이 가능해지기 때문에, 후술하는 절연막 형성 공정에 있어서 부분적으로 두께가 다른 절연막을 형성할 수 있다. 이하, 다공질층 형성 공정의 제1 및 제2 태양을 예시하지만, 본 발명에 포함되는 다공질층 형성 공정은 이에 한정되는 것은 아니다.
다공질층 형성 공정의 제1 태양으로서 베이스 기판의 접합면에 두께가 부분적으로 다른 다공질층을 형성하는 경우에, 적어도,
상기 베이스 기판(1)의 접합면에 보호막(2)을 형성하고, 그 보호막(2) 상에 레지스트 마스크(4)를 형성하고, 상기 보호막(2)을 상기 레지스트 마스크(4)의 형상으로 패턴 성형하고, 상기 레지스트 마스크(4)를 제거하고, 상기 패턴 성형된 보호막(2')을 가지는 상기 베이스 기판(1)의 접합면에 상기 다공질층(5)을 형성하는 것으로, 상기 베이스 기판(1)의 접합면의 전체에 두께가 부분적으로 다른 상기 다공질층(5)을 형성할 수 있다(도 2의 (a) ~ (g) 참조).
이러한 다공질층 형성 공정이면, 보호막이 없는 개소는 깊은 다공질층이 형성되고, 보호막이 있는 개소는 얕은 다공질층이 형성되기 때문에, 베이스 기판의 접합면의 전체에, 두께가 부분적으로 다른 다공질층을 형성하는 것이 용이하게 되기 때문에 바람직하다. 이하, 도 2를 이용해 설명한다.
도 2에 도시된 바와 같이 우선, 준비한 베이스 기판(1) 상에 보호막(2)을 형성한다(도 2의 (a), (b)). 이 보호막의 막두께는 접합 기판(10)을 제작한 때의 절연막(6)의 막두께에 관계하지만, 구체적인 두께는 다공질층(5)의 형성 방법, 예를 들면 후술하는 양극 산화법의 조건과도 관계하여 결정된다. 즉, 양극 산화법에 의해 다공질층(5)을 형성하는 경우는, 그 조건, 특히 HF 농도에 의해, 보호막(2)이 에칭되는 속도에 차이가 생기기 때문에, 보호막(2)의 막두께는, 이후의 양극 산화 조건에 크게 의존하게 된다. 이때, 보호막(2)을 산화막으로 하는 것이 바람직하다.
그 후, 보호막(2) 상에 레지스트막(3)을 도포하고(도 2의 (c)), 포트 리소그래피에 의해 레지스트 마스크(4)를 형성한다(도 2의 (d)). 이어서, 에칭 등에 의해 보호막(2)을 레지스트 마스크(4)의 형상으로 패턴 성형하여, 패턴 성형된 보호막(2')으로 하고(도 2의 (e)), 레지스트 마스크(4)를 제거한다(도 2의 (f)). 이 경우, 도 2의 (d)에서 형성되는 레지스트 마스크(4)의 패턴은 절연막(6)의 두께를 변화시키고 싶은 개소에 대응시킨다. 패턴 성형된 보호막(2')은 다공질층(5)의 형성을 방해하도록 작용하기 때문에, 패턴 성형된 보호막(2')으로 덮인 개소에는 얕은 다공질층(5)가 형성되고, 덮이지 않은 개소에는 보다 깊은 다공질층(5)이 형성되게 된다. 그 때문에, 절연막 형성 공정 후에는, 패턴 성형된 보호막(2')으로 덮인 개소는 절연막(6)이 얇은 개소가 되고, 패턴 성형된 보호막(2')으로 덮이지 않은 개소는 절연막(6)이 두꺼운 개소가 된다.
그 후, 패턴 성형된 보호막(2')을 가지는 베이스 기판(1)의 접합면에 다공질층(5)을 형성한다(도 2의 (g)). 이와 같이 패턴 성형된 보호막(2')을 가지는 베이스 기판(1)에 대해서 다공질층(5)을 형성하면, 패턴 성형된 보호막(2')으로 덮인 개소는 덮이지 않은 개소에 비해 다공질층(5)의 형성에 지연이 생겨 결과적으로 두께가 부분적으로 다른 다공질층(5)이 형성된다. 특히, 후술하는 양극 산화법 등의, 다공질층(5)의 형성이 기판 내부를 향해 나아가는 방법을 이용한 경우에는, 표면에 단차가 없는, 즉 표면이 평탄한 베이스 기판(1)이 된다. 이와 같이, 다공질층(5)을 형성한 후의 베이스 기판(1)의 접합면이 평탄하면, 접합이 용이이기 때문에 바람직하다.
또한, 다공질층 형성 공정의 제2 태양으로서 베이스 기판의 접합면에 부분적으로 다공질층을 형성하는 경우에, 적어도,
상기 베이스 기판(1)의 접합면에 레지스트 마스크(4)를 형성하고, 그 베이스 기판(1)의 접합면에 다공질층(5)을 형성한 후에, 상기 레지스트 마스크(4)를 제거하는 것으로, 상기 베이스 기판(1)의 접합면에 부분적으로 상기 다공질층(5)을 형성하는 것이 바람직하다(도 3의 (a) ~ (e) 참조).
이러한 다공질층 형성 공정이면, 베이스 기판의 접합면에 부분적으로 다공질층을 형성하는 것이 용이하게 되기 때문에 바람직하다. 이하, 도 3을 이용해 설명한다.
도 3에 도시된 바와 같이 우선, 준비한 베이스 기판(1) 상에 레지스트막(3)을 도포하고(도 3의 (a), (b)), 포트 리소그래피에 의해 레지스트 마스크(4)를 형성한다(도 3의 (c)). 이 패턴은 절연막(6)의 막두께를 두껍게 하고 싶은 개소에 대응시킨다. 이 경우, 절연막 형성 공정 후에는, 레지스트 마스크(4)로 덮인 개소는 절연막(6)이 얇은 개소가 되고, 레지스트 마스크(4)로 덮이지 않은 개소는 절연막(6)이 두꺼운 개소가 된다.
그 후, 레지스트 마스크(4)를 가지는 베이스 기판(1)의 접합면에 다공질층(5)을 형성하고(도 3의 (d)), 레지스트 마스크(4)를 제거한다(도 3의 (e)). 이와 같이 레지스트 마스크(4)를 가지는 베이스 기판(1)에 대해서 다공질층(5)을 형성하면, 레지스트 마스크(4)로 덮인 개소는 다공질층(5)의 형성이 진행되지 않기 때문에, 베이스 기판(1)의 접합면에 부분적으로 다공질층(5)을 형성할 수 있다. 특히, 후술하는 양극 산화법 등의, 다공질층(5)의 형성이 기판 내부를 향해 나아가는 방법을 이용한 경우에는, 표면에 단차가 없는, 즉 표면이 평탄한 베이스 기판(1)이 된다. 이와 같이, 다공질층(5)을 형성한 후의 베이스 기판(1)의 접합면이 평탄하면, 접합이 용이하기 때문에 바람직하다.
또한, 상기의 제1, 제2 태양에서의 다공질층 형성 공정에 있어서, 베이스 기판의 접합면을 양극 산화하는 것으로, 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하는 것이 바람직하다. 이러한 양극 산화법에 의하면 다공질층을 용이에 형성할 수 있는 한편 다공질층의 두께, 다공도, 구멍 직경을 기판의 용도에 따라 용이하게 제어할 수 있기 때문에 바람직하다. 이하, 이 양극 산화법을 이용한 방법에 대해 설명한다.
예를 들면 HF(불화수소) 함유액 등의 양극 산화액 중에서 실리콘 단결정 기판 등의 베이스 기판(1)을 양극으로 하여 전류를 흘리는 것으로, 베이스 기판(1)의 표면에, 수 nm의 지름의 미세 구멍을 가지는 다공질층(5)(다공질체)을 형성한다(도 2의 (g), 도 3의 (d) 참조). 여기서, HF 함유액 등의 양극 산화액의 조성이나 이온 농도, 전류값을 변경하는 것으로, 다공질층(5)의 다공도, 두께 및 구멍 직경 등을 조정할 수 있다. 예를 들면, HF 농도가 30%, 전류 인가 시간이 8초인 경우에는, 다공질층(5)의 두께가 약 200 nm, 다공도가 약 40%가 될 수 있다. 이 양극 산화법의 조건에 의존하는 다공질층(5)의 다공도, 두께 및 구멍 직경 등은, 요구되는 절연막의 막두께 등을 감안하여 결정할 수 있다.
더하여, 다공질층 형성 공정에 있어서, 베이스 기판(1)의 접합면에 두께가 부분적으로 다른 다공질층(5)을 형성하는 경우에(도 2의 (a) ~ (g) 참조), 베이스 기판(1)의 접합면을 양극 산화하는 것과 함께, 패턴 성형된 보호막(2')이 제거되는 것이 바람직하다. 이 경우, 패턴 성형된 보호막(2')으로 덮이지 않은 개소는 깊은 다공질층(5)이 형성되고, 패턴 성형된 보호막(2')으로 덮여 있는 개소는 보호막(2')이 양극 산화에 의해 제거될 때까지는 다공질층(5)의 형성을 하지 않기 때문에, 형성되는 다공질층(5)은 얕아진다. 그 때문에, 베이스 기판(1)의 접합면의 전체에, 두께가 부분적으로 다른 다공질층(5)을 형성하는 것이 용이하게 된다.
또한, 다공질층(5)은, 양극 산화법 이외 방법에 따라 형성되어도 된다. 예를 들면, 다수의 미세 개구를 가지는 마스크를 통해 베이스 기판(1)을 드라이 에칭 또는 웨트 에칭하는 것에 의해서도 다공질층(5)을 형성할 수 있다.
또한, 도 2의 (a), (i) 및 도 3의 (a), (g)에서 준비하는 베이스 기판(1) 및/또는 본드 기판(7)으로서는, 실리콘 기판, 특히 실리콘 단결정 기판을 이용하는 것이 바람직하다. 이와 같이, 베이스 기판(1)으로서 실리콘 기판을 이용하는 것으로, 전술의 다공질층 형성 공정에 있어서 다공질층(5)을 형성하는 것이 용이하게 되어, 상기 양극 산화법에 의해, 다공질층(5)으로서의 포러스 실리콘를 형성하는 것이 용이하게 되기 때문에 바람직하다. 또한 후술하는 절연막 형성 공정에 있어서, 베이스 기판(1)에 절연막(6)을 형성하는 것이 용이하게 되기 때문에 바람직하다. 또한, 본드 기판(7)으로서 실리콘 기판을 이용하는 것으로, 박막화 공정에 있어서 형성되는 박막층(8)은 이른바 SOI층이 되어, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등의 여러 가지의 디바이스 제조에 적용할 수 있기 때문에 바람직하다. 더하여, 베이스 기판(1) 및 본드 기판(7)의 양쪽 모두, 실리콘 기판을 이용하는 것으로, 구조 자체도 복잡한 것이 아니고, 종래의 공정을 응용할 수 있어 저비용으로 양호한 수율로 제조할 수 있는 접합 기판의 제조 방법이 되기 때문에 바람직하다.
［절연막 형성 공정］
본 발명의 절연막 형성 공정에서는, 다공질층(5)을 절연막(6)으로 변화시키는 것으로, 베이스 기판(1)의 접합면에 부분적으로 두께가 다른 절연막(6)을 형성한다(도 2의 (h), 도 3의 (f)). 이 경우, 절연막 형성 공정에서, 다공질층(5)을 열산화에 의해 산화막으로 변화시키는 것으로, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막(6)을 형성하는 것이 바람직하다. 이와 같이, 산화막을 형성하는 것으로, 베이스 기판(1)의 접합면에 부분적으로 두께가 다른 절연막(6)을 형성하는 것이 용이하게 되기 때문에 바람직하다. 이때의 산화 조건, 산화 방법은 접합 기판(10)으로 한 때에 필요한 절연막(6)의 막두께 등에 의해 적절히 결정한다.
다공질층(5)은 통상의 베이스 기판(1)의 표면과 비교하여 절연막(6)이 형성되는 속도가 빠른 것을 본 발명자가 발견하였다. 예를 들면, 베이스 기판(1)으로서 실리콘 단결정 기판을 이용한 경우에는, 다공질층(5)으로서의 포러스 실리콘 층은 실리콘 단결정 기판과 비교하여 산화 속도가 1.5배 정도 크다. 이 형성 속도의 차이에 의해, 다공질층(5)을 선택적으로 빨리 형성하여 절연막(6)을 형성하는 것이 가능하다. 그 결과로서, 다공질층(5)의 두께에 따른 절연막(6)으로서의 산화막을 형성하는 것이 가능하게 된다. 이때의 산화 조건이지만, 압력 센서 용도나 파워 소자 용이라면, 1 μm 전후로 비교적 두꺼운 산화막이 필요하다고 예상된다. 그러기 위해서는, 특히 제한되지 않지만, 1100 ℃ 등의 고온으로, 수증기 산화 등 산화 속도가 빠른 방법이 선호된다. 덧붙여 절연막 형성 공정에서, 베이스 기판(1) 및 본드 기판(7)의 접합면의 양쪽에 절연막(6)을 형성하는 것도 가능하다.
［접합 공정］
본 발명의 접합 공정에서는, 절연막(6)을 통해서 베이스 기판(1)과 본드 기판(7)을 접합한다(도 2의 (j), 도 3의 (h)). 또한, 본 발명의 접합 공정에서는, 접합 후에 결합 강도를 올리기 위해서 결합 열처리를 실시할 수도 있다. 이 접합 공정의 조건은 특히 한정되지 않고, 통상의 접합 기판을 제작하는 조건 중 어느 것이라도 적용할 수 있다.
［박막화 공정］
본 발명의 박막화 공정에서는, 접합 공정 후에, 접합된 본드 기판(7)을 박막화하여 박막층(8)을 형성한다(도 2의 (k), 도 3의 (i)). 이 경우의 박막화 방법으로서는, 에칭이나 연마에 의한 방법도 가능하고, 접합 전에 본드 기판(7)에 수소 이온을 주입하여 이온 주입 층을 형성한 후 열처리하여 그 이온 주입 층에서 박리, 박막화하는 방법이어도 된다.
박막화 공정 후에, 박막층(8)의 표면 개질을 위해, 열처리나 마무리 공정의 연마, 심지어 에피택셜 성장을 실시하는 것도 가능하다. 이러한 표면 개질등의 처리로서는, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등의 제작에서 요구되는 표면 품질에 맞춘 처리를 적절히 선택할 수 있다. 이렇게 하여, 본 발명에 포함되는 절연막(6)을 가지는 접합 기판(10)을 제조할 수 있다.
종래는 막두께가 다른 절연막을 형성하는 것이 곤란했었기 때문에, 다른 내압 특성을 필요로 하는 소자를 일체화하여 형성하는 것에 있어서, 제작 공정이 번잡하게 되고, 또한 최적 절연막 두께를 선택할 수 없기 때문에 소자의 기능이 제한되는 것이 문제였다. 그러나, 이상과 같이 본 발명의 접합 기판의 제조 방법에서는, 간단한 방법으로 접합 기판면 내에서 다른 두께의 절연막을 형성하는 것이 가능하다. 이하에서, 본 발명에 의해 제조된 접합 기판 상에 다른 내압 특성을 필요로 하는 소자를 제작하는 공정에 대하여 예시한다.
［다른 내압 특성을 필요로 하는 소자의 제작 공정］
본 발명에서는 박막화 공정 후, 제조된 접합 기판(10)의 박막층(8) 상에, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등의 소자(9)를 형성하는 공정을 실시할 수 있다(도 2의 (l), 도 3의 (j)). 상기와 같이 하여 제작된 접합 기판에는 다른 내압 특성을 필요로 하는 소자에 따른 막두께의 절연막(6)이 정확하게 패턴화되어 형성되어 있다. 그 때문에, 보다 적은 제작 공정으로 고기능의 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등의 소자(9)를 만들어 넣는 것이 가능해진다(도 2의 (k) ~ (l), 도 3의 (i) ~ (j)).
[실시예]
이하, 실시예, 비교예를 나타내어, 본 발명을 보다 구체적으로 설명하지만, 본 발명은 아래와 같은 실시예로 한정되는 것은 아니다.
［실시예 1］
저항율 0.05Ω·cm의 붕소를 도프한 직경 150 mm의 실리콘 단결정 기판을 베이스 기판으로 하고, 이 베이스 기판에 대해서 Pyro 분위기에서 1000 ℃, 90 분의 처리로 200 nm의 산화막을 보호막으로서 형성하였다. 이 후, 레지스트를 도포하고, 포트 리소그래피에 의해, 레지스트 마스크를 형성하였다. 금회는 네가티브 레지스트를 선택하였다. 접합 기판으로 했을 때에 두꺼운 절연막이 되는 개소는, 가로 및 세로가 1 mm인 개구부로 하였다. 이 레지스트 마스크 부착 웨이퍼를 버퍼드(buffered) HF 용액에서 보호막을 에칭하고, 황산 과산화수소 혼합액에서 레지스트를 제거한 후, RCA 세척을 실시하는 것으로, 보호막을 레지스트 마스크의 형상으로 패턴 성형하였다. 이 베이스 기판에 대해서 HF 농도가 25%, 전류 인가 시간이 500 초로 양극 산화를 실시하여, 두께가 약 1000 nm, 다공도가 약 40%인 다공질층을 형성하였다. 보호막이 있는 개소는, 이 보호막이 HF 용액에서 에칭될 때까지의 사이에는 다공질층이 형성되지 않는다. 결과로서, 베이스 기판의 접합면에 두께가 부분적으로 다른 다공질층이 형성되었다. 양극 산화후에, 베이스 기판을 Pyro 분위기에서 1150 ℃, 6 시간 처리를 실시하여, 다공질층을 열산화에 의해 산화막으로 변화시키는 것으로, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막을 형성하였다. 이 경우, 보호막이 없었던 다공질층을 산화한 층은 1 μm의 산화막이, 보호막이 있던 개소는, 0.6 μm의 산화막이 되었다. 절연막이 형성된 베이스 기판의 단면 사진을 도 4에 도시한다. 도 4에 도시된 바와 같이, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막이 형성되어 있는 것을 알았다.
이 베이스 기판에, 본드 기판으로서 저항율 0.05Ω·cm의 붕소를 도프한 직경 150 mm의 실리콘 단결정 기판을 접합하고, 1150 ℃으로 결합 열처리를 실시하였다. 그 후, 본드 기판을 연마에 의해 박막화하는 것으로 실리콘층 두께 20 μm의 박막층을 형성하여, 본 발명의 접합 기판을 제작하였다.
［실시예 2］
저항율 0.05Ω·cm의 붕소를 도프한 직경 150 mm의 실리콘 단결정 기판을 베이스 기판으로 하여 이 베이스 기판에 대해서 레지스트를 도포하고, 포트 리소그래피에 의해, 레지스트 마스크를 형성하였다. 금회는 네가티브 레지스트를 선택하였다. 접합 기판으로 한 때에 두꺼운 절연막이 되는 개소는, 가로 및 세로가 1 mm인 개구부로 하였다. 이 레지스트 마스크 부착 웨이퍼에 대해서, HF 농도가 25%, 전류 인가 시간이 500 초로 양극 산화를 실시하여, 두께가 약 1000 nm, 다공도가 약 40%인 다공질층을 형성하였다. 레지스트 마스크가 있는 개소는, 양극 산화되지 않기 때문에, 양극 산화된 개소, 되지 않는 개소가 베이스 기판 상에 형성되었다. 결과로서, 베이스 기판의 접합면에 부분적으로 다공질층을 형성할 수 있었다. 양극 산화 후에, 레지스트 마스크 제거 후, 베이스 기판을 Pyro 분위기에서 1150 ℃, 6 시간 처리를 실시하여, 다공질층을 열산화에 의해 산화막으로 변화시키는 것으로, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막을 형성하였다. 이 경우, 다공질층이 형성된 개소를 산화한 층은 1μm의 산화막으로, 레지스트 마스크가 있던 개소(비다공질층)는, 0.6 μm의 산화막이 되었다. 절연막이 형성된 베이스 기판의 단면을 확인했는데 도 4와 같이, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막이 형성되어 있는 것을 알았다.
이 베이스 기판에, 본드 기판으로서 저항율 0.05Ω·cm의 붕소를 도프한 직경 150 mm의 실리콘 단결정 기판을 접합하고, 1150 ℃으로 결합 열처리를 실시하였다. 그 후, 본드 기판을 연마에 의해 박막화하는 것으로 실리콘층 두께 20 μm의 박막층을 형성하여, 본 발명의 접합 기판을 제작하였다.
［비교예 1］
다음으로, 비교예 1로서 다공질층 형성 공정을 실시하지 않는 종래법에 대해 설명한다. 저항율 0.05Ω·cm의 붕소를 도프한 직경 150 mm의 실리콘 단결정 기판을 베이스 기판으로 하여 이 베이스 기판에 대해서 1150 ℃/Pyro 분위기에서 6 시간 처리를 실시해, 절연막으로서 600 nm의 두께의 산화막을 형성하였다. 이 베이스 기판에, 본드 기판으로서 저항율 0.05Ω·cm의 붕소 도프한 직경 150 mm 실리콘 단결정 기판을 접합하고, 1150 ℃에서 결합 열처리를 실시하였다. 그 후, 본드 기판을 연마에 의해 박막화하는 것으로 실리콘층 두께 20 μm의 박막층을 형성하여, 접합 기판을 제작하였다. 절연막이 형성된 베이스 기판의 단면을 확인했는데, 베이스 기판의 접합면에 0.6 μm의 균일한 두께의 절연막이 형성되어 있는 것을 알았다.
이상으로부터, 다공질층을 형성하지 않는 비교예 1에서는 부분적으로 두께가 다른 절연막을 가지는 접합 기판은 제작할 수 없는 것이 나타났다. 이에 대해, 본 발명의 접합 기판의 제조 방법이면, 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하고, 다공질층을 열산화에 의해 산화막으로 변화시키는 것으로, 베이스 기판의 접합면에 부분적으로 두께가 다른 절연막을 형성할 수 있는 것이 나타났다.
또한, 본 발명의 접합 기판은, 절연막은 부분적으로 두께는 다르지만 접합 계면은 평탄한 점으로부터, 절연막과 박막층의 계면은 평탄하다. 따라서, 통상적으로 포트 리소그래피 공정을 실시하여 디바이스를 제작할 수 있다. 따라서, 센서 소자, 고전압·고전류 파워 소자, 제어부(CMOS 회로 등) 등이 다른 내압 특성을 필요로 하는 소자를 최적인 막두께를 가지는 절연막의 부분에 정확하게 각각 형성할 수 있으므로, 제작 공정을 줄이면서도 고기능의 소자가 제작 가능한 접합 기판이 된다.
덧붙여 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 유사한 작용 효과를 갖는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (14)

  1. 절연막을 통해서 베이스 기판과 본드 기판을 접합하는 접합 기판을 제조하는 방법에 있어서,
    상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 다공질층을 형성하는 다공질층 형성 공정;
    상기 다공질층을 상기 절연막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 절연막 형성 공정;
    그 절연막을 통해서 상기 베이스 기판과 상기 본드 기판을 접합하는 접합 공정; 및
    접합된 상기 본드 기판을 박막화하여 박막층을 형성하는 박막화 공정
    을 포함하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면에 두께가 부분적으로 다른 상기 다공질층을 형성하는 경우에,
    상기 베이스 기판의 접합면에 보호막을 형성하고, 그 보호막 상에 레지스트 마스크를 형성하고, 상기 보호막을 상기 레지스트 마스크의 형상으로 패턴 성형하고, 상기 레지스트 마스크를 제거하고, 상기 패턴 성형된 보호막을 가지는 상기 베이스 기판의 접합면에 상기 다공질층을 형성하는 것으로, 상기 베이스 기판의 접합면의 전체에 두께가 부분적으로 다른 상기 다공질층을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면에 부분적으로 상기 다공질층을 형성하는 경우에,
    상기 베이스 기판의 접합면에 레지스트 마스크를 형성하고, 그 베이스 기판의 접합면에 다공질층을 형성한 후에, 상기 레지스트 마스크를 제거하는 것으로, 상기 베이스 기판의 접합면에 부분적으로 상기 다공질층을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면을 양극 산화하는 것으로, 상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 상기 다공질층을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  5. 제2항에 있어서,
    상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면을 양극 산화하는 것으로, 상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 상기 다공질층을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  6. 제3항에 있어서,
    상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면을 양극 산화하는 것으로, 상기 베이스 기판의 접합면에 부분적으로 또는 두께가 부분적으로 다른 상기 다공질층을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  7. 제2항에 있어서,
    상기 다공질층 형성 공정에 있어서, 상기 베이스 기판의 접합면에 두께가 부분적으로 다른 상기 다공질층을 형성하는 경우에,
    상기 베이스 기판의 접합면을 양극 산화하는 것과 함께, 상기 패턴 성형된 보호막이 제거되는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 베이스 기판 및 상기 본드 기판 중 하나 이상으로서, 실리콘 기판을 이용하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 절연막 형성 공정에 있어서, 상기 다공질층을 열산화에 의해 산화막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  10. 제8항에 있어서,
    상기 절연막 형성 공정에 있어서, 상기 다공질층을 열산화에 의해 산화막으로 변화시키는 것으로, 상기 베이스 기판의 접합면에 부분적으로 두께가 다른 상기 절연막을 형성하는 것을 특징으로 하는,
    접합 기판의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020137019053A 2011-02-09 2012-01-06 접합 기판 및 그 제조 방법 KR101699249B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-025623 2011-02-09
JP2011025623A JP5454485B2 (ja) 2011-02-09 2011-02-09 貼り合わせ基板の製造方法
PCT/JP2012/000049 WO2012108121A1 (ja) 2011-02-09 2012-01-06 貼り合わせ基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140014115A KR20140014115A (ko) 2014-02-05
KR101699249B1 true KR101699249B1 (ko) 2017-01-24

Family

ID=46638349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019053A KR101699249B1 (ko) 2011-02-09 2012-01-06 접합 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8900971B2 (ko)
EP (1) EP2674965B1 (ko)
JP (1) JP5454485B2 (ko)
KR (1) KR101699249B1 (ko)
CN (1) CN103430278B (ko)
WO (1) WO2012108121A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516443A (ja) * 2004-10-06 2008-05-15 コミツサリア タ レネルジー アトミーク 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
US20080153251A1 (en) 2006-12-26 2008-06-26 Marek Kostrzewa Method of fabricating a mixed substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3054651B2 (ja) 1990-08-23 2000-06-19 セイコーインスツルメンツ株式会社 半導体圧力センサーおよびにその製造方法
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
JP4032476B2 (ja) * 1997-12-25 2008-01-16 日産自動車株式会社 微小装置の製造方法
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
CN100466203C (zh) 2003-12-16 2009-03-04 国际商业机器公司 绝缘体上硅晶片的成形绝缘层及其制造方法
JP2005229062A (ja) 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
JP4272607B2 (ja) 2004-09-29 2009-06-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 多孔質シリコンの酸化によるｓｏｉ
CN100499064C (zh) * 2006-08-10 2009-06-10 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
KR101431780B1 (ko) * 2007-03-19 2014-09-19 소이텍 패턴화된 얇은 ｓｏｉ
CN101174640A (zh) * 2007-11-14 2008-05-07 中国科学院上海微系统与信息技术研究所 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法
JP4737255B2 (ja) 2007-11-20 2011-07-27 株式会社デンソー Ｓｏｉ基板を用いた半導体装置
US8278731B2 (en) 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516443A (ja) * 2004-10-06 2008-05-15 コミツサリア タ レネルジー アトミーク 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
US20080153251A1 (en) 2006-12-26 2008-06-26 Marek Kostrzewa Method of fabricating a mixed substrate

Also Published As

Publication number Publication date
EP2674965A1 (en) 2013-12-18
EP2674965B1 (en) 2016-03-23
US20130341763A1 (en) 2013-12-26
CN103430278A (zh) 2013-12-04
EP2674965A4 (en) 2014-08-13
JP5454485B2 (ja) 2014-03-26
CN103430278B (zh) 2016-03-30
KR20140014115A (ko) 2014-02-05
JP2012164904A (ja) 2012-08-30
US8900971B2 (en) 2014-12-02
WO2012108121A1 (ja) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5505367B2 (ja) 基板の一部に絶縁層を有する貼り合わせ基板の製造方法
KR100692593B1 (ko) Ｍｅｍｓ 구조체, 외팔보 형태의 ｍｅｍｓ 구조체 및밀봉된 유체채널의 제조 방법.
JP6108793B2 (ja) 少なくとも１つの複数の厚さを有する活性部を備える構造を形成するための方法
JP6400693B2 (ja) 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
JP2000031440A (ja) Ｓｏｉウエハの製造方法
JP2009160728A (ja) 単結晶シリコンで作製されるｍｅｍｓ又はｎｅｍｓ構造の機械部品の製造方法
JP2014039995A (ja) ガラスの中に埋め込まれた犠牲フィーチャをエッチングすることによってｍｅｍｓ構造を製造するための方法
JP2007222990A (ja) 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス
KR100983924B1 (ko) 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법
US5989974A (en) Method of manufacturing a semiconductor device
KR101699249B1 (ko) 접합 기판 및 그 제조 방법
JP2005229062A (ja) Ｓｏｉ基板及びその製造方法
US10825719B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
JP5531973B2 (ja) 貼り合わせ基板及びその製造方法
KR20100024874A (ko) 나노구조 및 나노구조의 제조
JPH1197654A (ja) 半導体基板の製造方法
JP2005347301A (ja) 基板の作製方法
JP2022118356A (ja) 微細構造およびその作製方法
TW202205522A (zh) 用於製作堆疊結構之方法
JP5066936B2 (ja) Ｓｏｉウエーハの製造方法
KR20010057824A (ko) 실리콘 기판상의 진공 캐비티 미세구조체 형성방법
JPH06232245A (ja) 誘電体分離基板の製造方法
Cong et al. Single crystal SiC MEMS fabrication technology using smart-cut process for harsh environment application
JP2011114282A (ja) Ｓｏｉ基板およびその製造方法
JPH03232277A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 4