KR100983924B1 - 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법 - Google Patents

반도체 기판 상에 굴곡된 프로파일을 형성하는 방법 Download PDF

Info

Publication number
KR100983924B1
KR100983924B1 KR1020077026804A KR20077026804A KR100983924B1 KR 100983924 B1 KR100983924 B1 KR 100983924B1 KR 1020077026804 A KR1020077026804 A KR 1020077026804A KR 20077026804 A KR20077026804 A KR 20077026804A KR 100983924 B1 KR100983924 B1 KR 100983924B1
Authority
KR
South Korea
Prior art keywords
substrate
anode
semiconductor substrate
porous layer
forming
Prior art date
Application number
KR1020077026804A
Other languages
English (en)
Other versions
KR20080005559A (ko
Inventor
요시아키 혼다
다카유키 니시카와
Original Assignee
파나소닉 전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 전공 주식회사 filed Critical 파나소닉 전공 주식회사
Publication of KR20080005559A publication Critical patent/KR20080005559A/ko
Application granted granted Critical
Publication of KR100983924B1 publication Critical patent/KR100983924B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00Simple or compound lenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Weting (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판은 양극 처리에 의해 굴곡된 표면 프로파일을 갖는다. 양극 처리되기 전에, 상기 기판의 하부면 상에 양극 패턴이 단일 구조로 통합되어 형성되고, 상기 양극 패턴은 상기 단일 구조 내에서 정확하게 재생된다. 상기 양극 처리는 상기 양극 처리의 결과로서 형성되는 산화된 부분을 식각하는 전해질 용액을 이용한다. 상기 전해질 용액은 상기 산화된 부분이 형성되자마자 식각한다. 상기 양극 패턴은 평면(in-plane) 분포의 변하는 전계 강도를 야기하고, 이에 의해 상기 다공층은 요구되는 표면 프로파일에 상보적 형상으로 형성된다. 상기 양극 처리가 완료되면, 상기 굴곡된 표면은 상기 기판으로부터 상기 다공층 및 상기 양극 패턴을 식각하는 것에 의해 상기 기판의 표면 상에 나타난다.
Figure 112007082542080-pct00001
굴곡된 프로파일, 양극 처리

Description

반도체 기판 상에 굴곡된 프로파일을 형성하는 방법{PROCESS OF FORMING A CURVED PROFILE ON A SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법에 관한 것으로, 더욱 상세하게는 상기 기판의 양극 처리(anodization)에 의해 상기 기판 상에 굴곡된 프로파일을 형성하는 방법에 관한 것이다.
일본 특허공개공보 55-13960호는 양극 처리(anodization)에 의해 반도체 기판의 표면에 마이크로 구조를 형성하는 공정을 개시한다. 상기 양극 처리는 전해질 용액에서 상기 기판의 상부면(top surface)을 산화시키는데 사용된다. 상기 산화는 상기 기판과 분리되어 형성되고 상기 기판의 하부면(bottom surface)과 접하는 양극(anode)의 배열과 대응하는 패턴의 상부면에서 선택적으로 진행되어, 상기 기판의 상부면에 산화된 부분들을 부분적으로 남긴다. 이어서, 상기 산화된 부분들은 제거되어 상기 기판의 상부면에 볼록부를 남긴다. 이 기술은 작은 깊이를 갖는 비교적 얇은 프로파일 또는 표면 굴곡(irregularity)을 형성하는데 충분하다. 그러나, 상기 산화된 부분들은 상기 기판을 통하여 양극 처리 전류를 차단하는 절연 베리어(dielectric barrier)로서 기능하여 상기 산화된 부분들을 상기 기판의 두께로 성장시키는 것을 억제하기 때문에, 매끄럽게 굴곡진 표면을 갖는 두꺼운 프로파일 을 형성하는 것은 실질적으로 어렵다. 따라서, 정확하게 디자인된 곡면 외형을 갖는 상기 두꺼운 프로파일을 획득하기 위해, 상기 산화된 부분들을 부분적으로 형성한 후 상기 산화된 부분들을 제거하는, 상기 상부면을 양극 처리하는 단계들을 반복하는 것뿐만 아니라, 각 단계에서 다르게 배열되는 양극들을 사용해야 한다. 이러한 면에서 상술한 종래 기술은 충분한 깊이 또는 두께를 갖는 굴곡된 표면을 제공하는데 이용될 수 없다.
다른 선행 기술인 일본 특허공개공보 2000-263556호는 마이크로 광학 렌즈를 위한 몰드(mold)를 제조하는 공정을 개시한다. 상기 몰드는 반도체 기판을 제공하는 단계, 상기 기판의 상부면 상에 절연 마스크를 제공하는 단계, 상기 마스크에 하나 또는 그 이상의 오프닝(opening)을 형성하는 단계, 상기 기판을 전해질 용액에 배치하는 단계, 및 상기 마스크에 의해 덮히지 않는 상기 상부면의 부분을 양극 처리하여 상기 부분을 다공성 구역(porous zone)으로 전환시키는 단계를 수행하는 것에 의해 제조된다. 이어서, 상기 다공성 구역이 제거되어 상기 기판의 상부면에 둥글게 된 볼록부를 남긴다. 자외선 경화 수지가 상기 볼록부 내에 배치되고, 경화되어 볼록 렌즈가 형성된다. 상기 선행 기술은 상기 양극 처리를 방해하지 않는 상기 다공성 구역들의 형성을 개시하지만, 상기 공정은 오프닝을 갖는 상기 마스크에 의존하며, 상기 다공성 구역은 각 오프닝의 중심으로부터 등방성으로 형성된다. 따라서, 상기 둥글게 된 볼록부는 실질적으로 일정한 곡률 반경을 갖는 것으로 제한된다. 이러한 제한으로, 상기 공정은 일정하지 않은(non-uniform) 곡률 반경 또는 정교한 표면 프로파일을 갖는 굴곡된 프로파일을 실현하는데 적용될 수 없다.
이에 더하여, 작은 오프닝을 갖는 상기 마스크의 사용에 의해 작은 굴곡된 표면 외형을 형성할 때, 다공층(porous layer)은 초기 단계에서 상기 작은 오프닝 주위에 성공적으로 형성될 수 있다. 그러나, 상기 초기 단계에서 나타나는 버블들은 상기 작은 오프닝을 통해 제거하는 것이 어렵고, 상기 다공성 구역들 내에 남아있을 가능성이 있어 상기 기판에 상기 전해질 용액의 도입을 방해하여 상기 다공성 구역들의 형성을 방해한다. 이러한 결과로, 상기 다공성 구역들은 의도된 소정의 프로파일을 제공하도록 콘트롤될 수 없고, 정확한 프로파일을 재생할 수 없다. 한편, 비교적 큰 표면 프로파일을 이와 대응하는 큰 오프닝을 갖는 상기 마스크를 사용하여 형성할 때, 상기 양극 처리는 상기 오프닝의 주변에서보다 중심에서 훨씬 더 빠른 속도로 진행되고, 상기 속도는 콘트롤하기 어렵다. 따라서, 상기 다공성 구역 및 굴곡된 표면에 정확하게 콘트롤된 표면 프로파일을 형성하는 것은 어렵다.
더욱이 상기 마스크는 상기 기판의 상기 양극 처리가 진행되는 쪽에 배치되고, 상기 마스크는 통상적으로 SiN으로 형성되거나 비교적 작은, 예를 들어 1㎛ 이하의 두께를 갖기 때문에, 상기 마스크는 상기 다공성 구역이 성장함에 따라 커지는 스트레스때문에 쉽게 부러질 수 있다. 또 이 관점에서, 상기 기판의 양극 처리 쪽 상의 상기 마스크에 의존하는 상기 공정은 정확하게 콘트롤된 표면 프로파일을 만족스럽게 제공하지 못한다.
상기 문제점을 고려하여, 본 발명은 반도체 기판 상에 굴곡된 프로파일을 형성하는 향상된 방법을 제공하도록 완성되었다. 본 발명에 따른 상기 방법은 상부면 및 하부면을 갖는 상기 반도체 기판을 이용하고, 상기 하부면 상에 양극을 형성하는 단계, 상기 반도체 기판을 전해질 용액에 배치하는 단계를 포함한다. 이어서, 상기 양극과 상기 전해질 용액 내 음극 사이에 전류를 흐르게 하여 상기 기판의 상기 상부면이 위치에 따라 변하는 깊이를 갖도록 하고, 상기 상부면 내에 다공층(porous layer)을 형성하는 단계, 및 상기 기판으로부터 상기 다공층을 제거하여 상기 상부면 상에 굴곡된 표면을 남기는 단계가 수행된다. 상기 양극은 상기 하부면 상에 배치되어 통합된 구조를 나타내고, 상기 기판의 상기 상부 및 하부면들 사이의 상기 부분들을 따라 변하는 소정 분포의 전계 강도를 제공하도록 배치되고, 이에 의해, 상기 전계 강도의 분포에 대응하여 상기 변하는 깊이를 갖는 상기 다공층이 형성되고, 상기 다공층이 형성된 후에 상기 양극은 상기 기판으로부터 제거된다. 상기 방법에서, 상기 양극은 상기 기판에 결합되어, 상기 양극의 패턴에 일치하는 상기 분포의 상기 전계 강도를 형성하고, 이에 의해 상기 다공층과 이에 따른 상기 굴곡된 표면의 형상이 정확하게 이루어질 수 있다. 이에 더하여, 상기 양극은 상기 기판의 상기 부분들에 따라 변하는 상기 소정 분포의 상기 전계 강도를 형성하도록 배치되기 때문에, 상기 굴곡된 표면에 연속적으로 변하는 곡률 반경을 제공하는 것이 용이하다.
또, 상기 양극 처리는, 상기 양극 처리를 제한하는 물잘에 의해 덮히지 않고 상기 전해질 용액에 완전히 노출되는 상기 기판의 상기 상부면으로부터 진행하고, 상기 양극 처리 속도는 상기 기판의 상기 하부면 상의 상기 양극 패턴에 의해 주로 콘트롤되기 때문에 정확하게 콘트롤된 외형 또는 프로파일의 상기 다공층을 용이하게 형성할 수 있고, 이에 따라 상기 정확한 굴곡된 표면 프로파일을 제공할 수 있다.
따라서 상기 방법은 비-구형 광학 렌즈 및 정확하게 콘트롤된 굴곡된 프로파일을 갖는 다양하고 정교한 마이크로 구조물과 같은 일정하지 않은(non-uniform) 굴곡된 표면을 형성하는데 최선으로 이용될 수 있다.
본 발명의 일 관점에서, 상기 양극은 상기 기판의 상기 하부면 상에 부분적으로 형성되어 상기 소정 분포의 상기 전계 강도를 정의하는 소정의 양극 패턴을 제공하고, 상기 양극 패턴의 반대 편의 부분에 오목한 프로파일을 갖는 상기 굴곡된 표면을 구현할 수 있다. 따라서, 상기 양극 패턴을 적절하게 디자인하는 것에 의해 요구되는 곡률 반경의 오목한 프로파일을 용이하게 제조할 수 있다.
본 발명의 다른 관점에서, 상기 양극은 상기 기판의 상기 하부면 상에 배치되어 다양한 기하 구조의 하나 또는 그 이상의 오프닝들을 갖는다. 상기 양극 내 상기 오프닝은 상기 오프닝의 주변에서 중심으로 갈수록 약해지는 상기 분포의 상기 전계 강도를 만들고, 이에 의해 점차적으로 변하는 두께를 갖는 상기 다공층이 형성되고, 상기 다공층을 제거하는 것에 의해 상기 원형 오프닝 반대 편의 부분의 상기 상부면에 볼록한 프로파일이 제공된다.
상기 양극 내 상기 오프닝을 형성하는 대신에, 미리 정의된 기하 구조의 절연 마스크가 상기 양극 아래의 상기 하부면 상에 부분적으로 형성되어, 상기 마스크 반대 편의 부분의 상기 상부면에 볼록한 프로파일을 제공하기 위한 상기 전계 강도의 유사 분포가 형성될 수 있다. 상기 마스크는 상기 반도체 기판의 상기 하부면의 전면 상에 절연층을 제공하는 단계 및 상기 절연층의 일부를 제거하여 요구되는 기하 구조의 상기 마스크를 남기는 단계를 수행하는 것에 의해 형성된다.
상기 반도체 기판은 바람직하게는 실리콘으로 형성되고, 상기 절연층은 실리콘 산화물 또는 실리콘 질화물로 형성된다. 또, 상기 전해질 용액은 플루오르화 수소의 수용액을 포함하는 것이 바람직하다.
본 발명은 양면(double-sided) 굴곡된 프로파일, 예를 들어 양면-볼록(double-convex), 양면-오목(double-concave), 오목-볼록(concavo-convex) 렌즈들을 제조하는데 장점을 갖는다. 이 경우에, 부가적 양극이 상기 굴곡된 표면을 갖는 상기 기판의 상기 상부면 상에 형성된다. 이어서, 상기 반도체 기판은 상기 전해질 용액에 배치되어 상기 부가적 양극과 상기 음극 사이에 전류가 흐르게 되고, 이에 의해 상기 기판의 상기 하부면은 변하는 깊이를 갖는 부분들로 전환되고, 상기 하부면에 부가적 다공층이 형성된다. 상기 부가적 다공층은 상기 부가적 양극과 함께 제거되어 상기 하부면 상에 다른 굴곡된 표면이 나타난다.
더욱이 상기 다공층이 형성되는 최종 단계에서 상기 전류를 줄여서 상기 굴곡된 표면을 매끄럽게 하는 것이 바람직하다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들에 대해 설명한다. 본 발명의 목적, 특징, 장점은 첨부된 도면과 관련된 이하의 실시예들을 통해 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도 1은 본 발명의 제 1 실시예에 따라 제조된 평면-볼록 렌즈의 사시도이다.
도 2는 상기 렌즈의 평면도이다.
도 3은 상기 렌즈의 단면도이다.
도 4는 상기 렌즈가 이용되는 장치를 보여주는 단면도이다.
도 5는 본 발명의 상기 방법을 수행하기 위해 이용되는 양극 처리 장치의 단면도이다.
도 6a 내지 도 6e는 상기 렌즈를 형성하는 단계들을 보여주는 단면도들이다.
도 7a 및 도 7b는 상기 렌즈를 형성하는 방법에서 전개되는 전계 강도 분포를 개략적으로 보여주는 도면들이다.
도 8은 상기 기판의 상기 하부면 상에 형성된 양극 패턴을 보여준다.
도 9는 상기 실시예에 따라 제조된 상기 렌즈의 단면 프로파일을 보여주는 그래프이다.
도 10은 본 발명의 상기 방법을 수행하기 위해 이용되는 다른 양극 처리 장치의 단면도이다.
도 11은 본 발명의 제 2 실시예에 따라 제조된 평면-오목 렌즈의 사시도이다.
도 12a 내지 도 12c는 상기 렌즈를 형성하는 단계들을 보여주는 단면도들이다.
도 13a 내지 도 13g는 본 발명의 제 3 실시예에 따라 양면-볼록 렌즈를 형성하는 단계들을 보여주는 단면도들이다.
도 14a 내지 도 14f는 본 발명의 제 4 실시예에 따라 양면-오목 렌즈를 형성하는 단계들을 보여주는 단면도들이다.
도 15a 내지 도 15f는 본 발명의 제 5 실시예에 따라 오목-볼록 렌즈를 형성하는 단계들을 보여주는 단면도들이다.
도 16a 내지 도 16e는 본 발명의 제 6 실시예에 따라 오목-볼록 렌즈를 형성하는 단계들을 보여주는 단면도들이다.
도 17은 본 발명에 따라 제조될 수 있는 비-원형 렌즈를 보여주는 사시도이다.
도 18a 내지 도 18c는 본 발명의 제 7 실시예에 따라 굴곡된 프로파일을 형성하는 단계들을 보여주는 단면도들이다.
도 19는 상기 실시예의 변형예에 따라 오목 렌즈의 제조를 위해 절연 마스크를 사용하는 단계를 보여주는 단면도이다.
제 1 실시예
도 1 내지 도 5를 참조하여, 평면-볼록 렌즈의 제조를 위한 사용에 적용되는 본 발명의 제 1 실시예에 따라 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법이 설명된다. 본 발명은 렌즈의 제조에 제한되지 않고, MEMS(Micro Electro Mechanical Systems) 또는 마이크로 구조물들의 제조를 위해 상기 반도체 기판의 표면 상에 다양한 굴곡된 표면들을 전개하는데 적용될 수 있다.
도 1 내지 도 3에 도시된 바와 같이, 렌즈(L)는 광학 센서(200)와 같이, 장치에서 상기 렌즈를 설치하기 위해 이용되는 플랜지(F)를 갖도록 형성된다. 광학 센서(200)는 상기 렌즈의 하나의 전형적인 응용예이고, 도 4에 도시된 바와 같이 상기 렌즈를 통해 빛을 수용하는 초전 요소(pyroelectric element)(210)와 같은 센싱 요소를 갖도록 형성된다.
상기 렌즈는 실리콘(Si), 게르마늄(Ge), 실리콘 카바이드(SiC), 갈륨 아세나이드(GaAs), 갈륨 포스파이드(GaP) 및 인듐 포스파이드(InP)와 같은 반도체 물질로 형성된다. 본 실시예에서, p-형 실리콘의 반도체 기판(10)은 상기 기판의 선택적 양극 처리에 의해 상기 평면-볼록 렌즈를 제조하는데 이용된다. 상기 양극 처리는 양극 처리 장치(100)를 사용하여 수행될 수 있다. 도 5에 도시된 바와 같이, 양극 처리 장치(100)는 다량의 전해질 용액(140) 내에 상기 기판(10)을 배치하도록 형성되고, 양극 전극(120)과 상기 용액 내에 침지된 음극(110) 사이에 흐르는 전류를 조절하기 위한 조절기(130)가 장착된다. 양극 전극(120)은 기판(10)의 하부면과 접하고, 상기 양극 처리는 음극(110)과 마주보는 기판(10)의 상부면에서 진행되며, 상기 양극 처리되는 정도는 상기 상부면에서 변할 수 있다. 양극 전극(120) 및 음극(110)은 백금으로 형성될 수 있다.
본 실시예에서, 기판(10)은 수 내지 수백 Ω·cm의 낮은 저항을 가질 수 있다. 예를 들어, 80Ω·cm의 0.5mm 두께의 평평한 p-형 실리콘 기판(10)은 도 6a 내지 도 6e의 단계들을 통하여 상기 렌즈의 형상을 이루게 된다. 세정 후, 기판(10) 의 하부면의 전면 상에 도전층(20)이 형성된다(도 6b). 도전층(20)은 알루미늄으로 형성될 수 있고, 예를 들어 기판(10) 상에 스퍼터링 또는 이와 유사한 기술에 의해 증착되어 1㎛의 균일한 두께로 형성될 수 있다. 이어서, 도전층(20)이 식각되어 상기 렌즈의 직경에 대응하는 2mm 직경의 원형 오프닝(22)이 형성되고, 도전층(20)은 기판(10)에 결합된 양극 패턴을 정의하는 통합된 구조가 제공된다(도 6c). 이어서, 기판(10)은 양극 처리 장치(100)의 전해질 용액(140) 내에 침지되어 도전층(20) 또는 상기 양극 패턴은 양극 전극(120)과 접하고, 상기 양극 패턴과 음극(110) 사이에 흐르는 전류를 수용하여 상기 양극 패턴과 대응하여 선택적으로 상기 기판의 상기 상부면이 양극 처리된다. 이에 의해 기판(10)의 상기 상부면에 다공층(30)이 형성된다(6D). 전류는 조절기(130)에 의해 조절되어 소정의 전류 밀도, 예를 들어 30mA/㎠를 가질 수 있고, 소정의 시간, 예를 들어 120분 동안 계속될 수 있다. 이후 다공층(30) 및 도전층(20)은 식각되어 상기 렌즈가 형성될 수 있다(도 6e).
이용되는 상기 전해질 용액은 플루오르화 수소(HF)의 수용액과 에탄올이 적절한 비율로 혼합된 것이다. 상기 양극 처리 공정에서, 다음 화학 반응들이 일어날 수 있다.
Si + 2HF + (2-n)h+ → SiF2 + 2H+ + n·e-
SiF2 + 2HF → SiF4 + 2H+ + H2
SiF4 + 2HF → SiH2F6
여기서 h+는 홀을 나타내고, e-는 전자를 나타낸다.
실리콘 기판(10)은 양극 처리에 의해 산화되자마자, 상기 산화된 부분은 상기 전해질 용액과 반응하여 제거되어 기판(10)의 표면에 다공층(30)을 남긴다. 따라서 상기 양극 처리는 상기 산화된 부분에 의해 지체되지 않고 진행될 수 있고, 이에 의해 다공층(30)은 더 큰 깊이를 갖도록 형성될 수 있다. 따라서 비교적 큰 두께의 렌즈, 예를 들어 상당한 깊이의 굴곡된 프로파일이 형성될 수 있다.
도 7a에 개략적으로 도시된 바와 같이, 평면(in-plane) 전계 강도 또는 전류 밀도는 상기 양극 패턴에 일치하여 가변적으로 분포될 수 있다. 도면에서, 블랙 화살표를 갖는 라인들은 기판(10)을 통한 포지티브 전류 흐름 경로를 나타내고, 화이트 화살표를 갖는 라인들은 기판(10)을 통한 전자 흐름 경로를 나타낸다. 평면 전류 밀도가 오프닝(22)의 중심보다 오프닝(22)의 주변으로 갈수록 더욱 조밀해지기 때문에, 다공층(30)은 오프닝(22)의 중심보다 오프닝(22)의 주변으로 갈수록 더욱 커지면서 연속적으로 변하는 깊이를 가질 수 있다. 이어서, 다공층(30) 및 상기 양극 패턴 또는 도전층(20)을 제거하는 것에 의해 상기 평면-볼록 렌즈가 형성된다.
상기 평면 전계 강도의 분포는 주로 상기 양극 패턴에 의해 결정되고, 다음으로 기판(10)의 저항 및 두께, 전해질 용액(140)의 저항, 기판(10)과 음극(110) 간 거리, 그리고 음극(110)의 평면 배치(예를 들어, 상기 기판에 평행한 평면으로의 음극 배치)에 의해 결정될 수 있다. 따라서, 상기 양극 패턴과 관련하여 이러한 변수들을 적절하게 선택함으로써 임의의 요구되는 표면 프로파일이 제공될 수 있 다. 상기 양극 처리는 상기 기판에 나타나는 산화된 부분들에 의해 지체되지 않고 상기 다공층이 연속적으로 형성되도록 진행하기 때문에, 상기 두꺼운 렌즈 또는 두꺼운 굴곡된 프로파일이 한 번의 양극 처리 공정에 의해 용이하게 형성될 수 있고, 이에 의해 굴곡된 표면 디자인의 응용성을 향상시킬 수 있다.
상기 전해질 용액의 저항은 플루오르화 수소(HF)의 수용액의 농도 및/또는 HF 대 에탄올의 혼합 비율에 의해 조절될 수 있다. 음극(110)은 도 7a에 도시된 바와 같이 양극 패턴과 일치하는 패턴을 갖거나, 도 7b에 도시된 바와 같이 마주보는 음극 요소들(112)이 기판(10)에 평행한 평면에 상기 양극 패턴의 오프닝(22)의 중심에 대하여 약간 오프셋(offset)되는 패턴을 갖도록 디자인될 수 있다. 상기 오프셋되는 정도는 기판(10)과의 거리뿐만 아니라 전류 밀도와 관련하여 조절될 수 있다.
상기 양극 처리 공정에서, 조절기(130)는 전류 밀도를 일정한 수준으로 유지하는 기능을 한다. 그러나, 다공층(30)이 형성되는 속도가 감소하는 것에 대응하도록 상기 양극 처리 공정의 최종 단계에서 상기 전류 밀도를 점차적으로 줄이는 것이 바람직하다. 이 기술에 의해 상기 렌즈는 더욱 매끄러운 표면을 가질 수 있다. 상기 전류 밀도의 조절은 전류 수준 또는 전압 수준을 모니터링하는 것에 의해 수행될 수 있다.
다공층(30) 및 도전층(20)의 제거는 KOH, NaOH 및 TMAH(tetramethyl ammonium hydroxide) 또는 HF 용액과 같은 알칼리 용액을 사용하여 수행될 수 있다.
실험예
0.5mm의 두께와 80Ω·cm의 저항을 갖는 100mm 직경의 p-형 실리콘 기판(10)이 준비되고, 기판(10)의 하부면 상에 스퍼터링에 의해 1㎛ 두께의 알루미늄 도전층(20)이 형성되었다. 도전층(20)을 20분 동안 420℃에서 소결한 후 도전층(20)은 포토리소그래피에 의해 2mm 직경의 복수의 윈도우들을 갖는 저항 패턴으로 씌여졌다. 이어서, 도 8에 도시된 바와 같이, 도전층(20)의 씌여지지 않은 부분은 식각되어, 도전층 내에 2mm 직경의 복수의 오프닝들이 형성되었다. 상기 저항 패턴이 제거된 후, 기판(10)은 플루오르화 수소(HF)의 50% 수용액과 에탄올의 1:1 혼합으로 구성되는 전해질 용액을 포함하는 도 5의 양극 처리 장치에 배치되었다. 이어서, 상기 기판은 3시간 동안 30mA/㎠의 전류 밀도로 양극 처리되었다. 그 결과 도전층(20)에 대응하는 부분에 0.3mm 두께를 갖고, 상기 기판에 평행한 면에서 오프닝(22)의 중심을 향하여 감소하는 두께를 갖는 다공층(30)이 형성되었다. 다공층(30) 및 도전층(20)은 15분에 걸쳐 KOH의 10% 수용액에 의해 식각되고, 이에 의해 복수의 평면-볼록 렌즈가 형성되었다.
기판(10)은 복수의 렌즈로 절단되었다. 다공층(30)의 식각율은 기판(10)의 식각율의 10배 이상이었다. 따라서, 기판은 손상되지 않고 다공층(30)만이 선택적으로 식각되었다. 따라서 렌즈는 도 9에 도시된 프로파일로 0.195mm의 두께를 갖도록 형성되었다.
도 10은 렌즈의 제조에 이용될 수 있는 다른 양극 처리 장치(100A)를 보여준다. 양극 처리 장치(100A)는 기판(10)이 전해질 용액(140)의 중심에 배치되고, 음 극(110A)과 양극 전극(120A)이 수직으로 지지되는 기판(10)의 양측에 배치되는 것을 제외하고 도 5의 양극 처리 장치와 기본적으로 일치한다.
제 2 실시예
도 11 및 도 12는 본 발명의 제 2 실시예에 따라 평면-오목 렌즈(L)를 제조하는 방법을 보여준다. 본 발명에서, 양극 패턴이 기판(10)의 하부면 상에 형성된다. 상기 양극 패턴은 도 8에 도시된 것과 유사한 패턴으로 복수의 원형 양극들(20)로 구성된다. 간략화를 위해, 도 12a 및 도 12b에는 하나의 양극(20)만이 도시된다. 각각의 양극(20)은 제 1 실시예에서 설명된 방법과 유사하게 양극 처리 및 다공층(30)의 제거에 의해 기판(10)의 상부면에 오목한 프로파일을 형성할 수 있다. 즉, 도 12b에 도시된 바와 같이, 양극 처리 공정 동안 다공층(30)은 양극(20) 반대편의 부분의 상부면에 형성되어 양극(20)의 주변보다 중심에서 더 큰 깊이를 갖는다. 이어서, 도 12c에 도시된 바와 같이, 다공층(30) 및 양극(20)이 식각되어 기판(10)의 상부면에 오목한 프로파일이 노출된다.
제 3 실시예
도 13은 본 발명의 제 3 실시예에 따라 양면-볼록 렌즈(L)를 제조하는 방법을 보여준다. 제 3 실시예는 부가적 양극 처리 공정을 포함하는 것을 제외하고 제 1 실시예와 유사하다. 먼저, 도 13a 내지 도 13d에 도시된 바와 같이, 제 1 실시예에서 설명된 단계들을 통하여 기판(10)의 상부면에 볼록한 프로파일이 형성된다. 이어서, 도 13e에 도시된 바와 같이, 부가적 원형 오프닝들(26)을 갖는 부가적 도전층(24)이 상기 상부면 상에 배치된다. 부가적 원형 오프닝들(26) 각각은 이미 형성된 볼록한 프로파일과 동심원이 되도록 배치된다. 도 13e에는 간략화를 위해 하나의 부가적 원형 오프닝(26) 만이 도시된다. 이어서, 도 13f에 도시된 바와 같이, 기판(10)이 양극 처리되고, 기판(10)의 하부면에 부가적 다공층(34)이 형성된다. 도 13g에 도시된 바와 같이 부가적 다공층(34)이 부가적 도전층(24)과 함께 식각되어, 양면-볼록 렌즈(L)가 형성된다. 이와 같이, 양극 처리 공정을 간단하게 한 번 더 추가하는 것에 의해 양면-볼록 렌즈가 형성될 수 있다.
제 4 실시예
도 14는 본 발명의 제 4 실시예에 따라 양면-오목 렌즈(L)를 제조하는 방법을 보여준다. 제 4 실시예는 양극 처리 공정을 한 번 더 추가하는 것을 제외하고 제 2 실시예와 유사하다. 도 14a 내지 도 14c에 도시된 바와 같이, 제 2 실시예에서 설명된 방법에 의해 기판(10)의 상부면에 복수의 오목한 프로파일들(간략화를 위해 하나만 도시된다)이 형성된다. 이어서, 도 14d에 도시된 바와 같이, 기판(10)의 상부면의 전면 상에 적절한 두께, 예를 들어 200nm의 두께를 갖는 절연 마스크(40)가 CVD(chemical vapor deposition)와 같이 알려진 박막 형성 기술에 의해 형성된다. 마스크(40)는 SiO2, SiN, 및 SiC로 구성되는 그룹에서 선택된 물질로 형성될 수 있다. 이어서, 마스크(40)는 각 오목한 프로파일의 중심에서 식각되어 오프닝이 형성된다. 도 14e에 도시된 바와 같이, 알루미늄의 부가적 도전층(24)이 마스크 전면 상에 형성되고, 마스크(40)의 상기 오프닝 내에 각 오목한 프로파일의 중심과 직접 접하는 중심 양극(25)이 제공된다. 이어서, 기판(10)이 양극 처리되고, 상기 하부면에 부가적 다공층(34)이 형성된다. 부가적 다공층(34)은 중심 양극(25)과 동심원을 이룬다. 마지막으로 도 14fdp 도시된 바와 같이, 다공층(34)은 도전층(24) 및 마스크(40)와 함께 식각되어 양면-오목 렌즈들(L)이 형성된다. 양면-오목 렌즈들(L)은 각 렌즈별로 절단될 수 있다.
제 5 실시예
도 15는 본 발명의 제 5 실시예에 따라 오목-볼록 렌즈를 제조하는 방법을 보여준다. 제 5 실시예는 기판의 상부면 및 하부면에 다공층들을 형성하기 위해 두 번의 양극 처리를 수행하는 것을 제외하고, 제 1 및 제 2 실시예들과 유사하다. 도 15a 내지 도 15c에 도시된 바와 같이, 제 2 실시예와 같은 방법으로 기판(10)의 상부면에 복수의 오목한 프로파일들(간략화를 위해 하나만 도시됨)이 형성된다. 이어서, 도 15d에 도시된 바와 같이, 부가적 도전층(24)이 기판의 상부면 상에 형성된 후 식각되어, 이미 형성된 오목한 프로파일과 동심원을 이루는 복수의 부가적 원형 오프닝(26)이 형성된다. 각 오프닝(26)은 대응하는 오목한 프로파일의 직경보다 더 큰 직경을 가질 수 있다. 이어서, 도 15e에 도시된 바와 같이, 기판(10)은 양극 처리되어 각 오목한 프로파일에 대응하여 상기 하부면에 부가적 다공층이 형성되고, 도 15f에 도시된 바와 같이, 부가적 다공층(34)이 부가적 도전층(24)과 함께 식각되어 오목-볼록 프로파일의 최종 구조가 제공된다.
제 6 실시예
도 16은 본 발명의 제 6 실시예에 따라 오목-볼록 렌즈를 제조하는 다른 방법을 보여준다. 제 6 실시예는 양극 처리 공정들의 순서를 제외하고 제 5 실시예와 유사하다. 도 16a 내지 도 16c에 도시된 바와 같이, 제 1 실시예와 같은 방법으로 기판(10)의 상부면에 복수의 볼록한 프로파일들(간략화를 위해 하나만 도시됨)이 형성된다. 이어서, 도 16c에 도시된 바와 같이, 부가적 도전층(24)이 볼록한 프로파일의 상부 상에 배치된다. 도 16d에 도시된 바와 같이, 부가적 도전층(24)은 대응하는 볼록한 프로파일의 직경보다 작은 직경을 가질 수 있고, 양극 처리에서 상기 볼록한 프로파일과 동심원인 부가적 다공층(24)이 형성될 수 있다. 도 16e에 도시된 바와 같이, 부가적 다공층들(34)은 부가적 도전층들(24)과 함께 제거되어 오목-볼록 프로파일의 최종 구조가 제공된다.
도 17은 본 발명에 따라 제조될 수 있는 실린더형 렌즈(L)를 보여준다. 비-원형 렌즈를 제조할 때, 상기 도전층 내 상기 오프닝 또는 상기 도전층에 의해 덮히는 상기 마스크 내 상기 오프닝은 상기 기판의 표면에 평행한 평면에 직사각형 모양을 가질 수 있다.
제 7 실시예
도 18은 본 발명의 제 7 실시예에 따라 기판(10) 상에 굴곡된 표면을 형성하는 또 다른 방법을 보여준다. 제 7 실시예는 서로 다른 크기의 볼록면들을 포함하는 굴곡된 표면을 형성하는 것을 제외하고 제 1 실시예와 유사하다. 알루미늄의 도전층(20)이 기판(10)의 하부면 상에 배치된 후 식각되어 다른 치수의 오프닝들(22)이 형성되어, 기판(10)에 통합된 양극 패턴이 제공된다(도 18a). 이어서, 기판(10)이 양극 처리되어 그 상부면에 다공층(30)이 형성된다(도 18b). 다공층은 오프닝들(22)과 각각 마주보는 부분들에서 연속적으로 변하는 깊이를 갖는다. 이어서, 다공층(30) 및 도전층(20)이 식각되어 기판(10)에 굴곡된 표면이 제공된다(도 18c).
상기 볼록한 프로파일이 상술한 실시예에서 원형 오프닝을 갖는 도전층을 사용하여 형성되는 것으로 설명되었지만, 본 발명은 이에 한정되는 것으로 해석되어서는 안되며, 도 19에 도시된 바와 같이, 절연 마스크(50)를 도전층(20)과 조합하여 사용하는 구성을 포함한다. 절연 마스크(50)는 기판(10)의 하부면 상에 의도된 볼록한 프로파일에 대응하는 부분에 부분적으로 배치되고, 이에 의해 상기 양극 처리 공정에서 상기 볼록한 프로파일에 상보적 외형의 다공층(30)을 형성하기 위한 다양한 전계 강도의 분포가 획득될 수 있다. 상기 절연 마스크는 SiO2, SiN, 및 SiC로 구성되는 그룹에서 선택될 수 있고, CVD 또는 이와 유사한 기술에 의해 기판 상에 형성될 수 있다.
상술한 실시예들 및 실험예는 단지 본 발명의 대표적 목적을 위해 소개되었고, 본 발명은 반도체 기판 상에 다양한 굴곡된 표면 프로파일을 제공하는데 이용될 수 있다.
또, 본 발명은 실리콘 기판의 사용에 한정되어서는 안되면, 아래 표에 나타난 바와 같이 특정 전해질 용액과 조합하여 다른 반도체 물질이 사용될 수 있다.
반도체 물질 전해질 용액 마스크 물질
Si HF:C2H5OH SiN
Ge HCl:C2H5OH SiO2, SiN, SiC
SiC HF:C2H5OH SiN
GaAs HCl SiO2, SiN, SiC
GaP H2SO4 SiO2, SiN, SiC
InP HCl SiO2, SiN, SiC
상기 표에서, 반도체 물질 및 전해질 용액과 조합되어 이용될 수 있는 마스크 물질이 열거되어 있다.
본 발명은 반도체 기판 상에 다양한 굴곡된 표면 프로파일을 제공하는데 이용될 수 있다.

Claims (11)

  1. 상부면과 하부면을 갖는 반도체 기판을 준비하는 단계;
    상기 하부면 상에 양극을 형성하는 단계;
    상기 반도체 기판을 전해질 용액에 배치하는 단계;
    상기 양극과 상기 용액 내 음극 사이에 전류를 흐르게 하여 상기 기판의 상부면이 위치에 따라 변하는 깊이를 갖도록 하고 상기 기판의 상부면에 다공층을 형성하는 단계 ; 및
    상기 기판으로부터 상기 다공층을 제거하여 상기 상부면 상에 굴곡된 표면을 남기는 단계를 포함하고,
    상기 양극은 상기 하부면 상에 형성되어 통합된 구조를 제공하고, 상기 기판의 상기 상부면 및 하부면을 따라 위치에 따라 변하는 소정 분포의 전계 강도를 제공하도록 배치되고, 이에 의해 상기 전계 강도의 상기 분포에 대응하는 상기 변하는 깊이를 갖는 상기 다공층을 제공하는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 양극은 상기 반도체 기판의 상기 하부면 상에 부분적으로 형성되어 상기 소정 분포의 상기 전계 강도를 정의하는 소정의 양극 패턴을 제공하는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  3. 제 2 항에 있어서,
    상기 양극 패턴은,
    상기 기판의 상기 하부면 상에 도전층을 형성하는 단계; 및
    상기 도전층을 일부를 제거하여 상기 도전층 내에 대응하는 오프닝을 형성하는 단계를 수행하는 것에 의해 형성되는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 양극은 상기 반도체 기판의 상기 하부면 상의 절연 마스크 상에 형성되고,
    상기 절연 마스크는 상기 소정 분포의 상기 전계 강도를 구현하기 위해 상기 하부면 상에 부분적으로 형성되는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  5. 제 4 항에 있어서,
    상기 마스크는,
    상기 반도체 기판의 상기 하부면의 전면 상에 절연층을 제공하는 단계;
    상기 절연층의 일부를 제거하여 상기 반도체 기판의 상기 하부면 상에 상기 마스크를 남기는 단계를 수행하는 것에 의해 형성되는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  6. 제 5 항에 있어서,
    상기 반도체 기판은 실리콘으로 형성되고, 상기 절연층은 실리콘 산화물 또는 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  7. 제1항에 있어서,
    상기 굴곡된 표면을 갖는 상기 반도체 기판의 상기 상부면 상에 부가적 양극을 부분적으로 형성하는 단계;
    상기 반도체 기판을 상기 전해질 용액에 배치하는 단계;
    상기 부가적 양극과 상기 용액 내 상기 음극 사이에 전류를 흐르게 하여, 상기 기판의 상기 하부면을 변하는 깊이를 갖는 부분들로 전환하고, 상기 하부면에 부가적 다공층을 남기는 단계; 및
    상기 기판으로부터 상기 부가적 다공층 및 상기 부가적 양극을 제거하여 상기 하부면 상에 다른 굴곡된 표면을 남기는 단계를 더 포함하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 반도체 기판은 실리콘으로 형성되고, 상기 전해질 용액은 플루오르화 수소의 수용액을 포함하는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  9. 제 1 항에 있어서,
    상기 반도체 기판은 p-형 반도체로 형성되는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  10. 제 1 항에 있어서,
    상기 전류는 상기 다공층을 형성하는 최종 단계에서 감소하도록 조절되는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
  11. 제 1 항에 있어서,
    상기 기판은 수 내지 수백 Ω·cm의 저항을 갖는 것을 특징으로 하는 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법.
KR1020077026804A 2005-05-18 2006-05-16 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법 KR100983924B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2005145952 2005-05-18
JPJP-P-2005-00145952 2005-05-18
JPJP-P-2005-00371071 2005-12-22
JPJP-P-2005-00371072 2005-12-22
JP2005371072 2005-12-22
JP2005371071 2005-12-22
JPJP-P-2006-00018194 2006-01-26
JP2006018194 2006-01-26
PCT/JP2006/310098 WO2006123815A1 (en) 2005-05-18 2006-05-16 Process of forming a curved profile on a semiconductor substrate

Publications (2)

Publication Number Publication Date
KR20080005559A KR20080005559A (ko) 2008-01-14
KR100983924B1 true KR100983924B1 (ko) 2010-09-27

Family

ID=36775027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077026804A KR100983924B1 (ko) 2005-05-18 2006-05-16 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법

Country Status (7)

Country Link
US (1) US7749868B2 (ko)
EP (1) EP1882267A1 (ko)
JP (1) JP5097256B2 (ko)
KR (1) KR100983924B1 (ko)
HK (1) HK1117274A1 (ko)
TW (1) TWI311778B (ko)
WO (1) WO2006123815A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969988B1 (ko) * 2005-08-26 2010-07-16 파나소닉 전공 주식회사 반도체 광학 렌즈 형성 공정 및 이에 의해 제조된 반도체광학 렌즈
KR20140005289A (ko) 2011-02-15 2014-01-14 후지필름 디마틱스, 인크. 마이크로-돔 어레이들을 이용한 압전 변환기들
US8404132B2 (en) 2011-03-31 2013-03-26 Fujifilm Corporation Forming a membrane having curved features
US8628677B2 (en) 2011-03-31 2014-01-14 Fujifilm Corporation Forming curved features using a shadow mask
US8450213B2 (en) 2011-04-13 2013-05-28 Fujifilm Corporation Forming a membrane having curved features
JP1703450S (ko) * 2020-06-25 2022-01-04

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2315763A1 (fr) 1975-06-27 1977-01-21 Thomson Csf Installation de realisation de micro-canaux dans un corps semi-conducteur, en particulier de micro-canaux multiplicateurs d'electrons
JPS5513960A (en) 1978-07-17 1980-01-31 Nec Corp Mesa forming method
JPS62172731A (ja) 1986-01-24 1987-07-29 Nec Corp エツチング方法
JPH05109691A (ja) 1991-10-14 1993-04-30 Nippondenso Co Ltd 半導体基板の加工方法
US5565084A (en) 1994-10-11 1996-10-15 Qnix Computer Co., Ltd. Electropolishing methods for etching substrate in self alignment
JP3777668B2 (ja) 1996-09-04 2006-05-24 ソニー株式会社 薄膜太陽電池の製造方法
JP2000263556A (ja) * 1999-03-18 2000-09-26 Canon Inc マイクロレンズ用金型の作製方法及びそれを用いたマイクロレンズの作製方法
JP2003024753A (ja) * 2001-07-19 2003-01-28 Yamatake Corp マイクロ抽出器
US6815315B2 (en) * 2002-05-14 2004-11-09 Matsushita Electric Works, Ltd. Method for electrochemical oxidation
US7521097B2 (en) * 2003-06-06 2009-04-21 Nanogram Corporation Reactive deposition for electrochemical cell production

Also Published As

Publication number Publication date
US20090104753A1 (en) 2009-04-23
TWI311778B (en) 2009-07-01
TW200701354A (en) 2007-01-01
EP1882267A1 (en) 2008-01-30
US7749868B2 (en) 2010-07-06
WO2006123815A1 (en) 2006-11-23
KR20080005559A (ko) 2008-01-14
HK1117274A1 (en) 2009-01-09
JP2011046200A (ja) 2011-03-10
JP5097256B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
KR100983924B1 (ko) 반도체 기판 상에 굴곡된 프로파일을 형성하는 방법
CN100546001C (zh) 在半导体衬底上形成曲线轮廓的工艺
JP3897055B1 (ja) 半導体レンズの製造方法
JP3897056B1 (ja) 半導体レンズの製造方法
KR100969988B1 (ko) 반도체 광학 렌즈 형성 공정 및 이에 의해 제조된 반도체광학 렌즈
KR100947483B1 (ko) 광학 렌즈의 형성 공정
JP3979439B2 (ja) 半導体光学レンズの製造方法
JP4862407B2 (ja) 半導体レンズの製造方法
JP4007395B2 (ja) 曲面の形成方法
JP4725502B2 (ja) 半導体光学レンズの製造方法
RU2489768C1 (ru) Способ получения пористого слоя оксида алюминия на изолирующей подложке
KR101699249B1 (ko) 접합 기판 및 그 제조 방법
JP2007108776A (ja) 半導体レンズの製造方法
JP5010252B2 (ja) 半導体レンズの製造方法
JP2006018097A (ja) 微細格子作製方法
US8689361B1 (en) Method of making thin film probe tip for atomic force microscopy
JP2007226198A (ja) 曲面の形成方法
D'Arrigo et al. Miniaturized proton exchange fuel cell in micromachined silicon surface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee