KR20100024874A - 나노구조 및 나노구조의 제조 - Google Patents

나노구조 및 나노구조의 제조 Download PDF

Info

Publication number
KR20100024874A
KR20100024874A KR1020080113216A KR20080113216A KR20100024874A KR 20100024874 A KR20100024874 A KR 20100024874A KR 1020080113216 A KR1020080113216 A KR 1020080113216A KR 20080113216 A KR20080113216 A KR 20080113216A KR 20100024874 A KR20100024874 A KR 20100024874A
Authority
KR
South Korea
Prior art keywords
layer
silicon
oxide
soi substrate
sacrificial layer
Prior art date
Application number
KR1020080113216A
Other languages
English (en)
Inventor
권성훈
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Publication of KR20100024874A publication Critical patent/KR20100024874A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

나노구조 및 이를 제조하는 기술이 제공된다. 일 실시예에서, 실리콘 온 인슐레이터(SOI) 기판을 제공하고, SOI 기판 상에 패턴을 형성하고, 패턴 상에 등각층(conformal layer)을 배치하고, 측벽 부분을 제외한 채 등각층을 에칭하고, 패턴을 제거하고, 나노구조를 형성하기 위하여 측벽 패턴을 SOI 기판의 실리콘층에 전사(transfer)하며, 나노구조를 릴리즈(release)함으로써, 나노구조가 형성될 수 있다.

Description

나노구조 및 나노구조의 제조{NANOSTRUCTURES AND NANOSTRUCTURE FABRICATION}
본 개시는 나노구조(nanostructure)에 관한 것이다.
최근 반도체 기술의 발달로 인하여 전자 부품 소자들은 그 크기가 감소되어 가고 있다. 특히 전자 부품 소자들의 집적화가 진행됨에 따라 소자들의 선폭은 미세하게 줄어들고 있는 추세이며, 이로 인해 소자들을 전기적으로 연결해주는 나노와이어의 중요성은 날로 증대되고 있다. 이러한 나노와이어는 물질에 따라 발수광 소자 등의 광학적 용도, 복합재에 첨가되는 기계적 용도 등 그 응용 분야가 매우 넓다. 이처럼 나노와이어는 여러 분야에 이용될 잠재성이 높지만, 통상적인 나노와이어들은 형상과 크기 면에서 제한이 있다.
나노구조 및 이를 제조하는 기술이 제공된다. 일 실시예에서, 실리콘 온 인슐레이터(SOI) 기판을 제공하고, SOI 기판 상에 패턴을 형성하고, 패턴 상에 등각층을 배치하고, 측벽 부분을 제외한 채 등각층을 에칭하고, 패턴을 제거하고, 나노구조를 형성하기 위하여 측벽을 SOI 기판의 실리콘층에 전사(transfer)하며, 나노구조를 릴리즈(release)함으로써, 나노구조가 형성될 수 있다.
이는 아래의 실시를 위한 구체적인 내용에서 더 자세히 설명되는 개념들 중 단순화된 형태의 일 선택예를 소개하기 위해 제공된 것이다. 본 내용은 특허청구범위에 청구된 대상의 중요한 특징이나 본질적인 특징을 식별하기 위해 의도된 것이 아니며, 특허청구범위 청구된 대상의 범위를 제한하는데 이용되도록 의도된 것도 아니다.
다음의 상세한 설명에서, 이 문서의 일부를 형성하는 수반된 도면들이 참조된다. 문맥에서 달리 지시되지 않는 한, 이 도면들에서 유사한 기호는 통상적으로 유사한 구성요소를 식별한다. 상세한 설명, 도면, 및 청구항에서 설명되는 예시적인 실시예들은 제한적인 의도로 사용된 것이 아니다. 여기에 나타난 대상의 사상이나 범위로부터 벗어남 없이, 다른 실시예들이 이용될 수 있고, 기타 변경이 행해질 수 있다. 여기에서 개괄적으로 설명되고 본 개시의 도면들에 도시된 본 개시의 구성요소들이, 모두가 명시적으로 고려되고 본 개시사항의 일부를 구성하는, 넓은 범위의 상이한 구성들로 배열되고, 대체되고, 결합되며, 설계될 수 있음은 바로 이 해될 것이다.
원하는 모양과 크기를 갖는 나노구조를 낮은 비용과 높은 스루풋으로 제조하는 기술, 및 이에 의해 제조된 나노구조가 제공된다.
일 실시예에 따르면 나노구조 제조 방법이 제공된다. 이러한 나노구조 제조방법에 의하면, 실리콘 웨이퍼, 제1 산화물층, 및 실리콘층을 포함하는 실리콘 온 인슐레이터(SOI) 기판을 형성하고, SOI 기판 상에 폴리실리콘 패턴을 형성하고, 폴리실리콘 패턴이 형성된 SOI 기판 위에 제2 산화물층을 적층하고, 폴리실리콘 패턴의 측벽(side wall)에 형성된 제2 산화물층을 제외하고 SOI 기판 및 폴리실리콘 패턴 상에 형성된 제2 산화물층을 에칭하고, 폴리실리콘 패턴을 제거하고, 나노구조를 제조하기 위하여 산화물 측벽을 SOI 기판의 실리콘층에 전사(transfer)하며, 나노구조를 릴리즈(release)하기 위하여 제1 산화물층을 에칭한다.
다른 실시예에서, 이 방법은 폴리실리콘 패턴을 형성하는 단계 전에, SOI 기판 상에 보호층을 형성하는 것을 더 포함할 수 있다. 제1 산화물층은 실리콘 웨이퍼 상에 형성될 수 있고, 실리콘 층은 제1 산화물층 상에 형성될 수 있으며, 보호층은 실리콘층 상에 형성될 수 있다.
열산화법(thermal oxidation), 화학 기상 증착(chemical vapor deposition), 또는 스퍼터링(sputtering)에 의해 SOI 기판 상에 실리콘 산화물을 적층함으로써, 보호층이 형성될 수 있다. SOI 기판 상에 폴리실리콘층을 적층하고, 나노구조가 원하는 탑뷰(top view)를 갖도록 폴리실리콘 패턴을 형성하기 위하여 광리소그래피에 의해 폴리실리콘층을 패터닝함으로써, 폴리실리콘 패턴이 형성될 수 있다.
이 방법은 광리소그래피에 의해 발생된 잔류 폴리머를 제거하는 것을 더 포함할 수 있다. 화학 기상 증착(CVD; Chemical Vapor Deposition)에 의해 폴리실리콘 패턴 상에 실리콘 산화물을 적층함으로써, 제2 산화물층이 SOI 기판 상에 적층될 수 있다. 제2 산화물층은 이방성 플라즈마 에칭(anisotropic plasma etching)을 이용하여 에칭될 수 있다. 폴리실리콘 패턴은 습식 에칭 또는 플라즈마 에칭에 의해 폴리실리콘 패턴을 에칭하는 것에 의해 제거될 수 있다. 산화물 측벽은 플라즈마 에칭에 의해 SOI 기판의 실리콘 층에 전사될 수 있다. 제1 산화물층은 습식 에칭에 의해 에칭될 수 있다. 제1 및 제2 산화물층은 각각 이산화실리콘(SiO2)을 포함할 수 있다.
다른 일 실시예에 따른 나노구조를 제조하는 방법이 제공된다. 이 방법에 의하면, 매립된 제1 희생층 및 실리콘층을 포함하는 실리콘 온 인슐레이터(SOI) 기판을 형성하고, SOI 기판 상에 제2 희생층을 형성하고, 제2 희생층을 패터닝하고, 패터닝된 제2 희생층 위에 등각층(conformal layer)이 형성된다. 또한, 이 방법에 의하면 패터닝된 제2 희생층의 측벽에 형성된 등각층을 제외하고 등각층을 에칭하고, SOI 기판으로부터 패터닝된 제2 희생층을 제거하고, 나노구조를 제조하기 위하여 남아있는 등각층을 SOI 기판의 실리콘층에 전사하며, 나노구조를 릴리즈(release)하기 위하여 매립된 제1 희생층을 에칭한다.
몇몇 실시예에서, SOI 기판은 실리콘 웨이퍼를 더 포함할 수 있다. 제1 희생층은 실리콘 웨이퍼 상에 형성될 수 있으며, 실리콘층은 제1 희생층 상에 형성될 수 있다.
이러한 나노구조 제조 방법은 제2 희생층을 형성하는 단계 전에, SOI 기판의 실리콘층 상에 보호층을 형성하는 것을 더 포함할 수 있다. 제2 희생층은 SOI 기판 상에 폴리실리콘 층을 적층함으로써 형성될 수 있다. 나노구조가 원하는 구조, 예를 들어, 나노구조의 원하는 상부 형태를 갖도록 패터닝된 제2 희생층을 형성하기 위하여 광리소그래피로 폴리실리콘층을 패터닝함으로써, 제2 희생층이 패터닝될 수 있다.
이러한 나노구조 제조 방법은 제2 희생층을 패터닝한 후에, 광리소그래피에 의해 발생된 잔류 폴리머를 제거하는 것을 더 포함할 수 있다. 화학 기상 증착(CVD; Chemical Vapor Deposition)에 의해 패터닝된 제2 희생층 위에 실리콘 산화물을 적층함으로써 등각층이 적층될 수 있다. 등각층은 이방성 플라즈마 에칭(anisotropic plasma etching)에 의해 에칭될 수 있다. 패터닝된 제2 희생층은 습식 에칭 또는 플라즈마 에칭으로 에칭함으로써 제거될 수 있다. 남아있는 등각층은 플라즈마 에칭에 의해 SOI 기판의 실리콘층에 전사될 수 있다. 매립된 제1 희생층은 습식 에칭에 의해 에칭될 수 있다. 제1 및 제2 희생층은 각각 이산화실리콘(SiO2)를 포함할 수 있다. 또 다른 실시예에 따르면 상술한 방법 중 어느 한 방법에 의해 제조된 나노구조가 제공된다.
일 실시예에서, 태양광 전지(solar cell), 직물(textile), 바이오 센서(bio sensor)는 상술한 나노구조를 포함할 수 있다. 일 실시예에 따른 방법은 원하는 형태 및 크기를 갖는 나노구조를 높은 스루풋과 낮은 비용으로 제조할 수 있다.
다음의 설명에서, 층 또는 기판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하에서는, 일 실시예에 따른 나노구조의 제조방법을 도 1a 내지 도 8을 참조하여 설명한다.
도 1a는 일 실시예에 따른 실리콘 온 인슐레이터(silicon-on-insulator; SOI) 기판(100)의 측단면도이다. 이 SOI 기판(100)은 실리콘 웨이퍼(110), 제1 산화물층(120), 실리콘 층(130)을 포함한다. 이러한 SOI 기판은 사이목스(SIMOX; Separation by Implanted 0Xygen) 방법으로 제작될 수 있다. SOI 기판의 일례에서, 실리콘 웨이퍼(110)는 약 525㎛의 두께를 가질 수 있고, 제1 산화물층(120)은 SiO로 구성될 수 있으며 약 1㎛의 두께를 가질 수 있다. 한편, 제1 산화물층(120)은 이후에 있을 에칭 과정에서 제1 희생층으로서 사용될 수 있다. 제1 산화물층(120)의 희생층으로서의 작용은 이하에서 상세히 설명하기로 한다.
다른 실시예에서, SOI 기판(100)은 제1 산화물층(120)을 갖는 실리콘 층(132)과 별도의 실리콘 기판(110)을 융착시킴으로써 제작될 수도 있다. 도 1b는 이러한 방법에 의하여 도 1a에 도시된 SOI 기판을 제작하는 것을 설명하기 위한 도면이다. 도 1b에 도시된 바와 같이, 먼저 제1 산화물층(120)이 실리콘층(132) 상에 형성되고, 제1 산화물층(120)이 형성된 실리콘층(132)이 별도의 실리콘 웨이퍼(110)에 융착될 수 있다. 다양한 예에서, 제1 산화물층(120)이 형성된 실리콘 층(132)은 산화물 표면을 지닌 실리콘(Si)기판, 제1 산화물층(120; 예를 들어, 화학 기상 증착(CVD)에 의해 Si 기판의 표면 상에 형성됨)을 갖는 실리콘(Si) 기판, 또는 실리콘층이 내부에 형성되어 있는 다층 구조(multilayer structure)일 수 있다. 이 다층구조는, 예를 들어, 실리콘(Si) 기판의 표면 혹은 기판 전체에 다공성(porousness)을 부여하고, 이 실리콘(Si) 기판의 다공질 구조 상에 실리콘 단결정 박막(Si single crystal thin film)을 에피택셜 성장(epitaxial growth)시킨 후, 이 실리콘 단결정 박막 표면을 산화함으로써 형성될 수 있다. 다른 방법으로는, 사파이어 기판 상에 실리콘 단결정 박막을 에피택셜 성장시키고, 이 박막의 표면을 산화시킴으로써 다층구조가 형성될 수 있다.
그리고 실리콘층(132)이 실리콘 웨이퍼(110)와 융착된다. 예를 들어, 실리콘 웨이퍼(110)의 상부면에 소수성 처리가 수행될 수 있다. 그 후, 소수성 또는 친수성 처리가 제1 산화물층(120)의 하부면에 대해 수행될 수 있다. 그 후, 이 처리면들을 접촉시켜 융착하거나 페이스트할 수 있다. 페이스트된 면은 약 900℃ 이상의 온도에서 열처리된다. 열처리는, 예를 들어, 900℃ 근방의 온도에서는 수시간, 1200℃ 근방의 온도에서는 수분 내지 수십분 동안 수행될 수 있다. 페이스트된 기판 중에서 실리콘층(132)이 박막이 되도록 추가적으로 처리할 수 있다. 실리콘층(132)이 원하는 두께, 예를 들어 약 100nm의 두께를 갖도록 연마나 에칭이 사용될 수 있다.
상술한 바와 같은 방법에 따라 SOI 기판(100)이 형성된 후, 실리콘 층(130 또는 132) 상에 보호층(140)이 형성될 수 있다. 도 2는 이와 같이 보호층이 형성 된 SOI 기판을 나타내는 측면도이다. 보호층(140)은 후속하는 에칭 과정으로부터 SOI 기판(100)을 보호할 수 있는 물질이라면 어느 것이라도(예를 들어, 산화물) 포함할 수 있다. 보호층(140)은 열산화법(thermal oxidation), 화학 기상 증착(chemical vapor deposition), 또는 스퍼터링(sputtering)에 의해 실리콘층(130) 상에 형성될 수 있다.
일 예에서, 보호층(140)은 약 850℃의 온도와 물 스트림 및 산소 중에서 성장될 수 있다. 이 보호층(140)의 두께는 다양한 요소들을 고려하여 결정된다. 한가지 요소는 후속하는 실리콘 에칭을 위한 하드 마스크의 형성 시에 패턴의 확대를 최소화하기 위하여 보호층(140)이 충분히 얇아야 한다는 것이다. 다른 요소는 후술하는 폴리실리콘층의 에칭 도중에 SOI 기판(100)을 충분히 보호할 수 있을 정도로 보호층(140)이 두꺼워야 한다는 것이다. 예를 들어, 보호층(140)은 약 50nm의 두께를 가질 수 있다. 만약 폴리실리콘층(150)의 에칭이 SOI 기판(100)에 도달하지 않는다면, SOI 기판(100)을 보호하기 위한 보호층(140)은 필요하지 않을 수 있다. 따라서, 보호층(140)의 형성은 선택적(optional)이다.
이후, SOI 기판(100) 상에 폴리실리콘 패턴이 형성될 수 있다. 도 3a 및 도 3b는 일 실시예에 따라 폴리실리콘층(150)과 그로부터 유래한 폴리실리콘 패턴(152)이 형성된 SOI 기판(100)의 측단면도이다. 먼저, 도 3a에서 도시된 바와 같이, 보호층(140) 상에 폴리실리콘층(150)이 적층될 수 있다. 이와 달리, 보호층(140)이 존재하지 않을 때는, 실리콘층(130) 상에 폴리실리콘층(150)이 직접 적층될 수도 있다. 일례로서, 폴리실리콘층(150)은 저압 화학 기상 증착(CVD)에 의 해 보호층(140) 상에 또는 실리콘층(130) 상에 약 600℃에서 SiH4를 이용하여 적층될 수 있다.
이후, 폴리실리콘층(150)은 광리소그래피에 의해 패터닝될 수 있다. 이러한 패터닝의 예시적인 방법으로서, 폴리실리콘층(150) 상에 포토레지스트(미도시)가 도포될 수 있다. 원하는 패턴이 포토레지스트층에 전사되고, 그 후 이 패턴은 포토레지스트층으로부터 폴리실리콘층(150)으로 플라즈마 에칭에 의해 전사된다. 결과적으로, 도 3b에 도시된 바와 같은 폴리실리콘 패턴(152)이 보호층(140) 상에 형성된다. 폴리실리콘 패턴(152)은, 이후에 실시되는 나노구조 형성을 위한 에칭 과정에서 제2 희생층으로 이용될 수 있다. 폴리실리콘 패턴(152)의 제2 희생층으로서의 이용은 이후에 상세히 설명된다. 예를 들어, 이러한 에칭은 약 50 sccm의 Cl2, 약 150 sccm의 Hbr, 약 15 mtorr의 압력, 약 50℃의 전극 온도, 약 -160V의 바이어스를 갖는 약 300W의 최고 전극 전력 및 약 150W의 최저 전극 전력 하에서 행해질 수 있으나, 이것으로 제한되는 것은 아니다.
일 실시예에서, 광리소그래피에 의해 발생된 잔류 폴리머를 제거할 수도 있다. 예를 들어, 보호층(140)과 폴리실리콘 패턴(152)이 상부에 형성될 수 있는 SOI 기판(100)을, (100:1) HF에 10초간 침지할 수 있다. 그 후, 산소 플라즈마로 포토레지스트를 스트리핑하고, 약 120℃에서 처리되는 [(4:1) H2SO4: H2O2]의 피라니아 배스(Piranha Bath)에 기판(100)을 침지할 수 있다. 결과적으로, 잔류 폴리머가 제거될 수 있다.
이후, SOI 기판 상에 그리고 보호층(140) 및 폴리실리콘 패턴(152) 위에 등각층(conformal layer)인 제2 산화물층(160)이 적층될 수 있다. 도 4는 이와 같이 제2 산화물층이 적층된 SOI 기판을 나타낸 측단면도이다. 보호층(140)이 형성되지 않는 경우에는, 제2 산화물층(160)이 SOI 기판(100)과 폴리실리콘 패턴(152) 상에 바로 적층될 수 있다. 등각층은 약 1nm에서 약 1㎛ 사이의 두께를 가지는 층일 수 있다. 등각층의 두께는 나노구조의 원하는 최종 크기에 기초하여 결정될 수 있다. 등각층은 폴리실리콘층(150)의 에칭 특성과는 다른 에칭 특성을 지니는 물질을 포함할 수 있다. 일 실시예에서는, 제2 산화물층(160)은 실리콘 산화물을 포함할 수 있으나, 이것으로 제한되는 것은 아니다. 이산화실리콘(SiO2)을 포함하는 제2 산화물층(160)은 저압 화학 기상 증착에 의해 적층될 수 있다. 저압 화학 기상 증착은 약 5 sccm의 SiH4, 약 70 sccm의 O2, 및 약 450℃의 조건에서 행해질 수 있으나, 이것으로 제한되는 것은 아니다. 폴리실리콘 패턴(152)의 측면 상의 제2 산화물층(160)의 두께는, 추후에 제작될 나노구조의 치수를 결정할 수 있다.
그리고 제2 산화물층(160)을 일 방향으로 에칭하여, 제2 산화물층(160) 중 폴리실리콘 패턴(152)의 측벽 상에 형성된 부분(즉, 산화물 측벽(side wall); 162)을 제외하고 폴리실리콘 패턴(152)과 보호층(140)의 상부 표면을 노출시킬 수 있다. 도 5는 이러한 에칭의 결과 얻어진 SOI 기판의 측단면도를 나타낸 것이다. 이러한 에칭은, 예를 들어, 이방성 플라즈마 에칭(anisotropic plasma etching)에 의해 수행될 수 있다. 이러한 에칭은 예를 들어, 약 100 sccm의 CF4, 약 13 mtorr 의 압력, 약 -80V의 바이어스를 갖는 약 200W의 최고 전극 전력과 약 40W의 최저 전극 전력 하에서 수행될 수 있으나, 이것으로 제한되는 것은 아니다.
폴리실리콘 패턴(152)이 제거될 수 있다. 도 6은 폴리실리콘 패턴(152)이 제거된 상태의 SOI 기판의 측단면도이다. 폴리실리콘 패턴(152)은 제2 희생층으로 사용될 수 있으며, 폴리실리콘 패턴(152)의 제거로 인해 보호층(140) 상에 산화물 측벽(162)만이 남겨진다. 폴리실리콘 패턴(152)의 제거는 습식 에칭 또는 플라즈마 에칭에 의해 수행될 수 있다. 예를 들어, 습식 에칭은 약 80℃의 1:2W KOH 수용액의 조건에서 수행될 수 있으나, 이것으로 제한되는 것은 아니다. 플라즈마 에칭은, 예를 들어, 상술한 폴리실리콘 패턴(152) 형성시의 플라즈마 에칭과 실질적으로 동일한 조건으로 수행될 수 있다.
산화물 측벽(162)은 SOI기판(100)의 실리콘층(130)으로 전사되어 나노구조(200)를 형성할 수 있다. 도 7은 나노구조(200)가 형성된 기판의 측단면도이다. 이러한 전사는 예를 들어 다음과 같이 수행될 수 있다. 우선, 산화물 측벽(162)은 플라즈마 에칭에 의해 보호층(140)으로 전사된다. 이 플라즈마 에칭은, 예를 들어, 약 1000 sccm의 CF4, 약 13 mtorr의 압력, 약 200W의 최고 전극 전력과 약 40W의 최저 전극 전력의 조건 하에서 행해질 수 있으나, 이것으로 제한되는 것은 아니다. 이와 달리, 보호층(140)이 존재하지 않는 경우에는, 이러한 첫번째 전사 과정이 필요하지 않을 수 있다. 다음으로, 보호층(140)에 전사된 패턴은 플라즈마 에칭에 의해 실리콘층(130)으로 전사된다. 이 플라즈마 에칭은, 예를 들어, 약 50 sccm의 Cl2, 약 150 sccm의 HBr, 15 mtorr의 압력, 50℃의 전극 온도, 300W의 최고 전극 전압과 150W의 최저 전극 전압의 조건 하에서 수행될 수 있으나, 이것으로 제한되는 것은 아니다.
나노구조(200)는 제2 산화물층(160) 중 폴리실리콘 패턴(152)의 측면에 형성된 부분, 즉 산화물 측벽(162)으로부터 기원한 것이다. 따라서, 폴리실리콘 패턴(152)의 모양에 의해 나노구조(200)의 탑뷰(top view) 구조가 결정될 수 있다. 또한, 나노구조(200)의 폭은 산화물 측벽(162)의 폭에 의해 결정될 수 있으며, 나노구조(200)의 높이는 SOI기판의 실리콘층(130)의 두께에 의해 결정될 수 있다. 따라서, 폴리실리콘 패턴(152)의 모양, 폴리실리콘 패턴(152)의 측벽에 적층되는 산화물의 두께, 그리고 SOI 기판의 실리콘층(130)의 두께를 조절하는 것에 의해 나노구조의 모양, 폭, 높이를 조절하는 것이 가능할 수 있다.
그리고 나노구조(200)는 SOI 기판(100)으로부터 릴리즈(release)된다. 일 실시예에서, 전술한 바와 같이 SOI 기판(100)에 포함된 제1 산화물층(120)을 제1 희생층으로 사용하여 SOI 기판(100)으로부터 나노구조(200)가 획득될 수 있다. 예를 들어, SOI 기판(100)의 제1 산화물층(120)을 에칭에 의해 제거해서, 제1 산화물층(120) 상에 형성되어 있던 나노구조(200)가 릴리즈(release)될 수 있다. 도 8은 이러한 과정을 나타낸 도면이다. 에칭은, 예를 들어 습식 에칭일 수 있으며, 이 경우 나노구조(200)는 릴리즈되어 에칭 용액 속에서 부유하게 된다.
이상에서 설명된 나노구조 제조 방법들에 의해 제조된 나노구조는 태양광 전 지(solar cell), 직물(textile), 바이오 센서(bio sensor)와 같은 작은 크기의 구조에 적용될 수 있다. 몇몇 실시예에서, 태양광 전지는 상술한 나노구조를 이용하여 플라스틱 덮개의 형태나 페인트의 형태로 제작될 수 있다. 이러한 태양광 전지는 코팅제의 형태로 제작되어, 태양광이 있는 곳이면 어디든 코팅될 수도 있다. 또한, 나노구조는 직물(textile)을 제작하는데 사용될 수 있다. 예를 들어, 나노구조를 거미줄과 같은 형태로 제작함으로써, 얇으면서도 강도 높은 직물이 제작될 수 있다. 다른 실시예에서, 센싱 대상 내에 직접 삽입되어 센싱을 수행하는 나노 바이오 센서에도 나노구조가 사용될 수 있다. 이상에서는 이와 같은 응용들만이 소개되었으나, 본 개시는 이에 한정되지 않는다.
상기 사항들로부터, 본 개시의 특정 실시예들이 여기에서 예시의 목적으로 설명되었고, 본 개시의 사상 및 범위로부터 벗어남 없이 다양한 변경들이 행해질 수 있음이 이해될 것이다. 따라서, 설명된 실시예들은 모든 점에서 예시적인 것으로서, 그리고 제한적이지 않은 것으로서, 고려된다. 그러므로, 본 개시의 범위는, 상기 설명에 의해서가 아니라, 첨부된 청구항들에 의해서만 지정된다. 첨부된 청구항들의 균등의 의미와 범위 내의 모든 변형들이 첨부된 청구항들의 범위 내에 포함될 수 있다.
도 1a는 일 실시예에 따른 SOI 기판의 측단면도이다.
도 1b는 일 실시예에 따라 도 1a의 SOI 기판을 제작하는 방법을 설명하기 위한 도면이다.
도 2는 일 실시예에 따라 보호층이 배치된 SOI 기판의 측단면도이다.
도 3a 및 도 3b는 일 실시예에 따라 폴리실리콘층과 그로부터 유래한 폴리실리콘 패턴이 형성된 SOI 기판의 측단면도이다.
도 4는 일 실시예에 따라 제2 산화물층이 배치된 SOI 기판의 측단면도이다.
도 5는 일 실시예에 따라 제2 산화물층이 에칭된 SOI 기판의 측단면도이다.
도 6은 일 실시예에 따라 폴리실리콘 패턴이 제거된 SOI 기판의 측단면도이다.
도 7은 일 실시예에 따라 나노구조가 형성된 기판의 측단면도이다.
도 8은 일 실시예에 따라 제1 산화물층이 에칭된 기판의 측단면도이다.

Claims (22)

  1. 나노구조(nanostructure)를 제조하는 방법으로서,
    실리콘 웨이퍼, 제1 산화물층, 및 실리콘층을 포함하는 실리콘 온인슐레이터(SOI) 기판을 제공하는 단계;
    상기 SOI 기판 상에 폴리실리콘 패턴을 배치하는 단계;
    상기 SOI 기판 및 상기 폴리실리콘 패턴 위에 제2 산화물층을 배치하는 단계;
    상기 폴리실리콘 패턴에 인접한 측벽(side wall) 구조를 형성하기 위해 상기 제2 산화물층의 일부를 제거하는 단계;
    상기 폴리실리콘 패턴을 제거하는 단계;
    나노구조를 형성하기 위하여 상기 측벽 구조의 산화물 측벽 패턴을 상기 SOI 기판의 상기 실리콘층에 전사(transfer)하는 단계; 및
    상기 나노구조를 릴리즈(release)하기 위하여 상기 제1 산화물층의 적어도 일부를 제거하는 단계
    를 포함하는 나노구조 제조 방법.
  2. 제1항에 있어서,
    상기 폴리실리콘 패턴을 배치하는 단계 전에,
    상기 SOI 기판 상에 보호층을 형성하는 단계를 더 포함하고,
    상기 제1 산화물층은 상기 실리콘 웨이퍼 상에 배치되고, 상기 실리콘 층은 상기 제1 산화물층 상에 배치되며, 상기 보호층은 상기 실리콘층 상에 형성되는 나노구조 제조 방법.
  3. 제2항에 있어서,
    상기 보호층을 형성하는 단계는,
    열산화법(thermal oxidation), 화학 기상 증착(chemical vapor deposition), 및 스퍼터링(sputtering) 중 적어도 하나에 의해 상기 SOI 기판 상에 실리콘 산화물을 적층하는 단계를 포함하는 나노구조 제조 방법.
  4. 제1항에 있어서,
    상기 폴리실리콘 패턴을 배치하는 단계는,
    상기 SOI 기판 상에 폴리실리콘층을 적층하는 단계; 및
    상기 나노구조가 원하는 모양을 갖도록 상기 폴리실리콘 패턴을 형성하기 위하여 광리소그래피에 의해 상기 폴리실리콘층을 패터닝하는 단계
    를 포함하는 나노구조 제조 방법.
  5. 제4항에 있어서,
    상기 폴리실리콘 패턴을 배치하는 단계는, 상기 광리소그래피에 의해 발생된 잔류 폴리머를 제거하는 단계를 더 포함하는 나노구조 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 산화물층을 배치하는 단계는, 화학 기상 증착(CVD; Chemical Vapor Deposition)에 의해 실리콘 산화물을 적층하는 단계를 포함하는 나노구조 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 산화물층의 일부를 제거하는 단계는, 이방성 플라즈마 에칭(anisotropic plasma etching)에 의해 상기 제2 산화물층을 에칭하는 단계를 포함하는 나노구조 제조 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 폴리실리콘 패턴을 제거하는 단계는, 상기 폴리실리콘 패턴을 습식 에칭 및 플라즈마 에칭 중 적어도 하나에 의해 에칭하는 단계를 포함하는 나노구조 제조 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 산화물 측벽 패턴의 전사는, 플라즈마 에칭에 의해 수행되는 나노구조 제조 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 산화물층의 적어도 일부를 제거하는 단계는, 상기 제1 산화물층을 습식 에칭에 의해 에칭하는 단계를 포함하는 나노구조 제조 방법.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 산화물층 및 제2 산화물층은 SiO2를 포함하는 나노구조 제조 방법.
  12. 나노구조(nanostructure)를 제조하는 방법으로서,
    제1 희생층 및 실리콘층을 포함하는 실리콘 온 인슐레이터(SOI) 기판을 제공하는 단계;
    상기 SOI 기판 상에 제2 희생층을 배치하는 단계;
    상기 제2 희생층을 패터닝하는 단계;
    상기 패터닝된 제2 희생층 위에 등각층(conformal layer)을 배치하는 단계;
    상기 패터닝된 제2 희생층에 인접한 측벽 구조를 형성하기 위해 상기 등각층의 일부를 제거하는 단계;
    상기 패터닝된 제2 희생층을 제거하는 단계;
    나노구조를 형성하기 위하여 상기 측벽 구조의 측벽 구조 패턴을 상기 SOI 기판의 상기 실리콘층에 전사하는 단계; 및
    상기 나노구조를 릴리즈(release)하기 위하여 상기 제1 희생층의 적어도 일 부를 제거하는 단계
    를 포함하는 나노구조 제조 방법.
  13. 제12항에 있어서,
    상기 SOI 기판은 실리콘 웨이퍼를 더 포함하고,
    상기 제1 희생층은 상기 실리콘 웨이퍼 상에 존재하며,
    상기 실리콘층은 상기 제1 희생층 상에 존재하는 나노구조 제조 방법.
  14. 제13항에 있어서,
    상기 제2 희생층을 배치하는 단계 전에, 상기 실리콘층 상에 보호층을 형성하는 단계를 더 포함하는 나노구조 제조 방법.
  15. 제12항 또는 제13항에 있어서,
    상기 제2 희생층을 배치하는 단계는, 상기 SOI 기판 상에 폴리실리콘 층을 적층하는 단계를 포함하고,
    상기 제2 희생층을 패터닝하는 단계는, 상기 나노구조가 원하는 구조를 갖도록 상기 패터닝된 제2 희생층을 형성하기 위하여 광리소그래피에 의해 상기 폴리실리콘층을 패터닝하는 단계를 포함하는 나노구조 제조 방법.
  16. 제15항에 있어서,
    상기 제2 희생층을 패터닝하는 단계 이후에, 상기 광리소그래피에 의해 발생된 잔류 폴리머를 제거하는 단계를 더 포함하는 나노구조 제조 방법.
  17. 제12항 또는 제13항에 있어서,
    상기 등각층을 배치하는 단계는, 화학 기상 증착(CVD; Chemical Vapor Deposition)에 의해 실리콘 산화물을 적층하는 단계를 포함하는 나노구조 제조 방법.
  18. 제12항 또는 제13항에 있어서,
    상기 등각층의 일부를 제거하는 단계는, 이방성 플라즈마 에칭(anisotropic plasma etching)에 의해 상기 등각층을 에칭하는 단계를 포함하는 나노구조 제조 방법.
  19. 제12항 또는 제13항에 있어서,
    상기 패터닝된 제2 희생층을 제거하는 단계는, 상기 제2 희생층을 습식 에칭 및 플라즈마 에칭 중 적어도 하나에 의해 에칭하는 단계를 포함하는 나노구조 제조 방법.
  20. 제12항 또는 제13항에 있어서,
    상기 측벽 구조 패턴의 전사는, 플라즈마 에칭에 의해 수행되는 나노구조 제 조 방법.
  21. 제12항 또는 제13항에 있어서,
    상기 제1 희생층의 적어도 일부를 제거하는 단계는, 습식 에칭을 포함하는, 나노구조 제조 방법.
  22. 제12항 또는 제13항에 있어서,
    상기 제1 희생층 및 제2 희생층은 SiO2를 포함하는 나노구조 제조 방법.
KR1020080113216A 2008-08-25 2008-11-14 나노구조 및 나노구조의 제조 KR20100024874A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/197,997 US20100048025A1 (en) 2008-08-25 2008-08-25 Nanostructures and nanostructure fabrication
US12/197,997 2008-08-25

Publications (1)

Publication Number Publication Date
KR20100024874A true KR20100024874A (ko) 2010-03-08

Family

ID=41696785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113216A KR20100024874A (ko) 2008-08-25 2008-11-14 나노구조 및 나노구조의 제조

Country Status (2)

Country Link
US (1) US20100048025A1 (ko)
KR (1) KR20100024874A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150848A1 (ko) * 2016-02-29 2017-09-08 피에스아이 주식회사 나노 로드 제조방법 및 이에 의해 제조된 나노 로드

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
CN112117376A (zh) * 2020-09-24 2020-12-22 中国科学院微电子研究所 一种超导纳米线结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638381B2 (en) * 2005-10-07 2009-12-29 International Business Machines Corporation Methods for fabricating a semiconductor structure using a mandrel and semiconductor structures formed thereby

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150848A1 (ko) * 2016-02-29 2017-09-08 피에스아이 주식회사 나노 로드 제조방법 및 이에 의해 제조된 나노 로드
US10580859B2 (en) 2016-02-29 2020-03-03 Samsung Display Co., Ltd. Nanorod production method and nanorod produced thereby
US11450737B2 (en) 2016-02-29 2022-09-20 Samsung Display Co., Ltd. Nanorod production method and nanorod produced thereby
US12074247B2 (en) 2016-02-29 2024-08-27 Samsung Display Co., Ltd. Nanorod production method and nanorod produced thereby

Also Published As

Publication number Publication date
US20100048025A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US8080481B2 (en) Method of manufacturing a nanowire device
TWI472477B (zh) 矽奈米結構與其製造方法及應用
US20080213982A1 (en) Method of fabricating semiconductor wafer
US8778197B2 (en) Graphene windows, methods for making same, and devices containing same
JP5890904B2 (ja) 機械的に柔軟なシリコン基板の製造方法
JP2006528422A (ja) 積重ね構造およびそれの作成方法
US20120001291A1 (en) Semiconductor device, method of manufacturing the same, and solid-state image sensor
WO2012064177A1 (en) Nanoporous membrane and method of forming thereof
US7514282B2 (en) Patterned silicon submicron tubes
US20060054594A1 (en) Method for the manufacture of a display
US20100055620A1 (en) Nanostructure fabrication
KR20100024874A (ko) 나노구조 및 나노구조의 제조
JP5152874B2 (ja) 光検出器の製造方法
US8815102B2 (en) Method for fabricating patterned dichroic film
US9656502B2 (en) Method for fabricating transfer printing substrate using concave-convex structure, transfer printing substrate fabricated thereby and application thereof
US7208800B2 (en) Silicon-on-insulator substrate, fabricating method thereof, and method for fabricating floating structure using the same
KR102088584B1 (ko) Mems 멤브레인 구조체 및 그 제조방법
KR101703443B1 (ko) 실리콘 나노와이어가 삽입된 폴리머 태양전지의 제조 방법
JP2022518001A (ja) 超薄型集積チップ及びその製造方法
TW200839330A (en) Low-loss optical device structure
KR20220066821A (ko) 수직 배열을 갖는 수평구조 실리콘 나노와이어 어레이의 하향식 제조방법
JP6836022B2 (ja) 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
KR100987794B1 (ko) 반도체 장치의 제조 방법
CN105938812B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
KR101699249B1 (ko) 접합 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application