JP5890904B2 - 機械的に柔軟なシリコン基板の製造方法 - Google Patents
機械的に柔軟なシリコン基板の製造方法 Download PDFInfo
- Publication number
- JP5890904B2 JP5890904B2 JP2014526144A JP2014526144A JP5890904B2 JP 5890904 B2 JP5890904 B2 JP 5890904B2 JP 2014526144 A JP2014526144 A JP 2014526144A JP 2014526144 A JP2014526144 A JP 2014526144A JP 5890904 B2 JP5890904 B2 JP 5890904B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- layer
- etch stop
- stop layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 106
- 229910052710 silicon Inorganic materials 0.000 title claims description 106
- 239000010703 silicon Substances 0.000 title claims description 106
- 239000000758 substrate Substances 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 128
- 238000000034 method Methods 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 5
- 239000000047 product Substances 0.000 description 13
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002074 nanoribbon Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
- Micromachines (AREA)
Description
本出願は、2011年8月15日に出願された米国特許仮出願第61/523,606号の優先権を主張し、その全内容が参照により本明細書に組み入れられている。本出願はまた、2012年7月11日に出願された国際特許出願第PCT/US2012/046205号の優先権を主張し、係る国際特許出願第PCT/US2012/046205号は、2011年7月11日に出願された米国特許仮出願第61/506,495号の優先権を主張し、いずれの出願もその全内容が参照により本明細書に組み入れられている。
本発明は、微小構造の製作に関し、とりわけ、機械的に柔軟なシリコン基板の製造方法に関する。
関連技術の説明
基板、ワイヤ、リボン、および粒子の形態における、単結晶シリコンのナノ構造要素は、エレクトロニクス、オプトエレクトロニクス、センシング、および他の分野の多くの用途にとっての関心対象である。伸縮可能で容易に配置可能な、シリコンをベースとする集積回路(IC)は、移植可能な生物医学的用途、再生可能エネルギー、センサー、およびスマートカードの分野における多くの新規のテクノロジーの配置を容易にするであろう。
[1]
シリコン基板を提供する工程;
該シリコン基板内に第一エッチング停止層を形成する工程;
該シリコン基板内に第二エッチング停止層を形成する工程;および
第一エッチング停止層と第二エッチング停止層の間のシリコン基板を除去する工程
を含む、シリコン基板を作製する方法。
[2]
前記シリコン基板が柔軟である、[1]記載の方法。
[3]
いかなる転写プロセスも用いることなく、柔軟なシリコン表面上に直接、高性能エレクトロニクスを製造するようにさらに構成された、[1]記載の方法。
[4]
第一エッチング停止層を形成する工程がイオン注入を含む、[1]記載の方法。
[5]
第二エッチング停止層を形成する工程がイオン注入を含む、[1]記載の方法。
[6]
前記第一エッチング停止層がホウ素層を含む、[1]記載の方法。
[7]
前記第二エッチング停止層がホウ素層を含む、[1]記載の方法。
[8]
前記第一エッチング停止層および前記第二エッチング停止層の上に1つまたは複数のトレンチを形成する工程をさらに含む、[1]記載の方法。
[9]
1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、[8]記載の方法。
[10]
前記保護層の上にフォトレジスト層を形成する工程をさらに含む、[9]記載の方法。
[11]
前記フォトレジスト層と、前記保護層と、前記シリコン基板の一部とをエッチングする工程をさらに含む、[10]記載の方法。
[12]
前記フォトレジスト層を除去する工程をさらに含む、[11]記載の方法。
[13]
前記1つまたは複数のトレンチのそれぞれの内側に垂直側壁層を形成する工程をさらに含む、[12]記載の方法。
[14]
前記垂直側壁層の一部を除去する工程をさらに含む、[13]記載の方法。
[15]
前記保護層を除去する工程をさらに含む、[14]記載の方法。
[16]
シリコン基板を提供する工程;
該シリコン基板内に第一エッチング停止層を形成する工程;
該シリコン基板内に第二エッチング停止層を形成する工程;および
第一エッチング停止層と第二エッチング停止層の間のシリコン基板を除去する工程
を含む方法によって形成された、シリコン基板。
[17]
機械的に柔軟な、[16]記載のシリコン基板。
[18]
第一エッチング停止層を形成する工程がイオン注入を含む、[16]記載のシリコン基板。
[19]
第二エッチング停止層を形成する工程がイオン注入を含む、[16]記載のシリコン基板。
[20]
前記方法が、前記第一エッチング停止層および前記第二エッチング停止層の上に1つまたは複数のトレンチを形成する工程をさらに含む、[16]記載のシリコン基板。
[21]
1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、[20]記載のシリコン基板。
[22]
1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、[21]記載のシリコン基板。
[23]
前記方法が、前記保護層の上にフォトレジスト層を形成する工程をさらに含む、[22]記載のシリコン基板。
[24]
前記方法が、前記フォトレジスト層と、前記保護層と、前記シリコン基板の一部とをエッチングする工程をさらに含む、[23]記載のシリコン基板。
[25]
前記方法が、前記フォトレジスト層を除去する工程をさらに含む、[24]記載のシリコン基板。
[26]
前記方法が、前記1つまたは複数のトレンチのそれぞれの内側に垂直側壁層を形成する工程をさらに含む、[25]記載のシリコン基板。
[27]
前記方法が、前記垂直側壁層の一部を除去する工程をさらに含む、[26]記載のシリコン基板。
[28]
前記方法が、前記保護層を除去する工程をさらに含む、[27]記載のシリコン基板。
他の特徴および関連する利点は、添付の図面に関連する特定の態様の以下の詳細な説明を参照することにより明らかとなるであろう。
様々な特徴および利点の詳細について、添付図面に図示されかつ以下の説明において詳述される非限定的な態様を参照しながらより十分に説明する。周知の出発物質、加工技術、構成要素、および設備についての説明は、本発明の細部を不必要に曖昧にしないように、省略されている。ただし、詳細な説明および特定の実施例は、本発明の態様を示してはいるが、例示のためのみに提供されているに過ぎず、限定のためではないことは理解されるべきである。基礎となる発明概念の趣旨および/または範囲内にある様々な置換、変更、追加、および/または再配置は、当業者には本開示から明らかとなるであろう。
Claims (13)
- シリコン基板を提供する工程;
該シリコン基板内において、第一の深さに第一エッチング停止層を形成する工程;
該シリコン基板内において、前記第一の深さとは異なる第二の深さに第二エッチング停止層を形成する工程;
前記第一エッチング停止層および前記第二エッチング停止層の上に、前記第一エッチング停止層に達する1つまたは複数のトレンチを形成する工程;
前記1つまたは複数のトレンチのそれぞれの内側に垂直側壁層を形成する工程;
前記1つまたは複数のトレンチを経由して前記第一エッチング停止層と前記第二エッチング停止層の間のシリコン基板を除去する工程;および
前記シリコン基板から上部シリコン層を取り外して、薄いシリコン基板を形成する工程
を含む、薄いシリコン基板を作製する方法。 - 前記シリコン基板が柔軟である、請求項1記載の方法。
- いかなる転写プロセスも用いることなく、柔軟なシリコン表面上に直接、高性能エレクトロニクスを製造するようにさらに構成された、請求項1記載の方法。
- 第一エッチング停止層を形成する工程がイオン注入を含む、請求項1記載の方法。
- 第二エッチング停止層を形成する工程がイオン注入を含む、請求項1記載の方法。
- 前記第一エッチング停止層がホウ素層を含む、請求項1記載の方法。
- 前記第二エッチング停止層がホウ素層を含む、請求項1記載の方法。
- 1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、請求項1記載の方法。
- 前記保護層の上にフォトレジスト層を形成する工程をさらに含む、請求項8記載の方法。
- 前記フォトレジスト層と、前記保護層と、前記シリコン基板の一部とをエッチングする工程をさらに含む、請求項9記載の方法。
- 前記フォトレジスト層を除去する工程をさらに含む、請求項10記載の方法。
- 前記垂直側壁層の一部を除去する工程をさらに含む、請求項11記載の方法。
- 前記保護層を除去する工程をさらに含む、請求項12記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161523606P | 2011-08-15 | 2011-08-15 | |
US61/523,606 | 2011-08-15 | ||
PCT/US2012/046205 WO2013009833A1 (en) | 2011-07-11 | 2012-07-11 | Integrated circuit manufacturing for low-profile and flexible devices |
USPCT/US2012/046205 | 2012-07-11 | ||
PCT/US2012/050847 WO2013025748A1 (en) | 2011-08-15 | 2012-08-15 | Method for producing mechanically flexible silicon substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014529890A JP2014529890A (ja) | 2014-11-13 |
JP5890904B2 true JP5890904B2 (ja) | 2016-03-22 |
Family
ID=47715442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014526144A Active JP5890904B2 (ja) | 2011-08-15 | 2012-08-15 | 機械的に柔軟なシリコン基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9520293B2 (ja) |
EP (1) | EP2745309A1 (ja) |
JP (1) | JP5890904B2 (ja) |
KR (1) | KR101599162B1 (ja) |
CN (2) | CN107424913A (ja) |
WO (1) | WO2013025748A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102462995B1 (ko) * | 2016-01-06 | 2022-11-03 | 엘지이노텍 주식회사 | 수광 모듈 및 그를 포함하는 먼지 센서 |
WO2017125852A1 (en) | 2016-01-19 | 2017-07-27 | King Abdullah University Of Science And Technology | Wearable electronics formed on intermediate layer on textiles |
EP3424282B1 (en) | 2016-02-29 | 2022-04-06 | King Abdullah University Of Science And Technology | Sticker electronics |
WO2017175159A1 (en) | 2016-04-08 | 2017-10-12 | King Abdullah University Of Science And Technology | Embedding complex objects with 3d printing |
US10580664B2 (en) | 2016-05-16 | 2020-03-03 | King Abdullah University Of Science And Technology | Decal electronics for printed high performance CMOS electronic systems |
US10777512B2 (en) | 2016-10-11 | 2020-09-15 | King Abdullah University Of Science And Technology | Activatable electronic component destruction device |
EP3697368A1 (en) | 2017-10-16 | 2020-08-26 | King Abdullah University Of Science And Technology | Pill container with embedded control system |
US11327063B2 (en) | 2017-10-16 | 2022-05-10 | King Abdullah University Of Science And Technology | Sensor system, method of production, and sensor deployment system |
CN110854154B (zh) * | 2019-11-18 | 2024-04-30 | 佛山市国星半导体技术有限公司 | 一种硅基微型led芯片及其制作方法 |
US20240016383A1 (en) | 2020-09-28 | 2024-01-18 | King Abdullah University Of Science And Technology | Combined wireless and body channel communication system for physiological data collection |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4601779A (en) | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
US5220838A (en) * | 1991-03-28 | 1993-06-22 | The Foxboro Company | Overpressure-protected, differential pressure sensor and method of making the same |
US5583368A (en) * | 1994-08-11 | 1996-12-10 | International Business Machines Corporation | Stacked devices |
EP1077475A3 (en) * | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
JP4147577B2 (ja) * | 2002-07-18 | 2008-09-10 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US6919259B2 (en) * | 2002-10-21 | 2005-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for STI etching using endpoint detection |
JP3813123B2 (ja) * | 2002-12-25 | 2006-08-23 | 株式会社沖データ | 半導体装置及びledヘッド |
FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
US7045407B2 (en) * | 2003-12-30 | 2006-05-16 | Intel Corporation | Amorphous etch stop for the anisotropic etching of substrates |
CN1697140A (zh) * | 2004-05-10 | 2005-11-16 | 中国科学院半导体研究所 | 湿法腐蚀两步法制备超薄柔性硅衬底的腐蚀工艺 |
JP2006128547A (ja) * | 2004-11-01 | 2006-05-18 | Toshiba Corp | 半導体装置及びその製造方法 |
DE102005052055B3 (de) * | 2005-10-31 | 2007-04-26 | Advanced Micro Devices, Inc., Sunnyvale | Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben |
US7923345B2 (en) * | 2005-12-22 | 2011-04-12 | Nxp B.V. | Methods relating to trench-based support structures for semiconductor devices |
JP4684126B2 (ja) * | 2006-02-22 | 2011-05-18 | シャープ株式会社 | 光電変換素子の製造方法 |
JP5345404B2 (ja) | 2006-03-14 | 2013-11-20 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | 集積回路の製造方法 |
US7494856B2 (en) * | 2006-03-30 | 2009-02-24 | Freescale Semiconductor, Inc. | Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor |
KR100753083B1 (ko) * | 2006-04-28 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 리세스채널 형성 방법 |
JP2008053250A (ja) | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
US7569913B2 (en) * | 2006-10-26 | 2009-08-04 | Atmel Corporation | Boron etch-stop layer and methods related thereto |
JP2008187061A (ja) | 2007-01-31 | 2008-08-14 | Elpida Memory Inc | 積層メモリ |
US8661634B2 (en) | 2009-07-06 | 2014-03-04 | KAIST (Korea Advanced Institute of Science and Technology | Method of manufacturing a flexible piezoelectric device |
US8367544B2 (en) * | 2009-10-20 | 2013-02-05 | International Business Machines Corporation | Self-aligned patterned etch stop layers for semiconductor devices |
EP2333824B1 (en) * | 2009-12-11 | 2014-04-16 | Soitec | Manufacture of thin SOI devices |
-
2012
- 2012-08-15 WO PCT/US2012/050847 patent/WO2013025748A1/en active Application Filing
- 2012-08-15 JP JP2014526144A patent/JP5890904B2/ja active Active
- 2012-08-15 CN CN201710346555.5A patent/CN107424913A/zh active Pending
- 2012-08-15 CN CN201280049378.XA patent/CN103890906B/zh not_active Expired - Fee Related
- 2012-08-15 US US14/238,526 patent/US9520293B2/en active Active
- 2012-08-15 KR KR1020147007017A patent/KR101599162B1/ko active IP Right Grant
- 2012-08-15 EP EP12750679.8A patent/EP2745309A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20140239459A1 (en) | 2014-08-28 |
EP2745309A1 (en) | 2014-06-25 |
CN103890906A (zh) | 2014-06-25 |
KR20140063702A (ko) | 2014-05-27 |
CN107424913A (zh) | 2017-12-01 |
US9520293B2 (en) | 2016-12-13 |
CN103890906B (zh) | 2017-06-09 |
KR101599162B1 (ko) | 2016-03-02 |
JP2014529890A (ja) | 2014-11-13 |
WO2013025748A1 (en) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5890904B2 (ja) | 機械的に柔軟なシリコン基板の製造方法 | |
JP5524817B2 (ja) | 薄いsoiデバイスの製造 | |
US20080237668A1 (en) | Method of fabricating back-illuminated imaging sensors | |
US9954002B2 (en) | Multi-gate field effect transistor (FET) including isolated FIN body | |
US8383489B2 (en) | SOI wafer and method for forming the same | |
US20150348800A1 (en) | Electronic device and method for fabricating the same | |
TW201130731A (en) | silicon nanostructures and method for producing the same and application thereof | |
US20130105923A1 (en) | Deep well process for mems pressure sensor | |
US9209083B2 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
EP2962139A1 (en) | Photonic device structure and method of manufacture | |
US9449820B2 (en) | Epitaxial growth techniques for reducing nanowire dimension and pitch | |
EP2019081A3 (en) | Boron doped shell for MEMS device | |
CN104003350B (zh) | 一种体硅谐振式压力传感器的圆片级真空封装方法 | |
CN102148183A (zh) | 具有阶梯型氧化埋层的soi的形成方法 | |
JP2009076729A5 (ja) | ||
CN103407958A (zh) | 埋层腔体型soi的制造方法 | |
CN102749680A (zh) | 光栅耦合器制造方法以及半导体器件装置方法 | |
US9082716B2 (en) | Method of manufacturing semiconductor device | |
KR100583429B1 (ko) | 가요성 단결정 필름 및 그 제조 방법 | |
JP2022518001A (ja) | 超薄型集積チップ及びその製造方法 | |
KR20100024874A (ko) | 나노구조 및 나노구조의 제조 | |
CN104425347A (zh) | 浅沟槽隔离的制备方法 | |
US20110039397A1 (en) | Structures and methods to separate microchips from a wafer | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
JP4959552B2 (ja) | 可撓性単結晶フィルム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150511 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5890904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |