KR20140063702A - 기계적 가요성 실리콘 기판 제조 방법 - Google Patents

기계적 가요성 실리콘 기판 제조 방법 Download PDF

Info

Publication number
KR20140063702A
KR20140063702A KR1020147007017A KR20147007017A KR20140063702A KR 20140063702 A KR20140063702 A KR 20140063702A KR 1020147007017 A KR1020147007017 A KR 1020147007017A KR 20147007017 A KR20147007017 A KR 20147007017A KR 20140063702 A KR20140063702 A KR 20140063702A
Authority
KR
South Korea
Prior art keywords
silicon substrate
etch stop
layer
stop layer
forming
Prior art date
Application number
KR1020147007017A
Other languages
English (en)
Other versions
KR101599162B1 (ko
Inventor
무하마드 엠. 후사인
조나단 프리에토 로자스
Original Assignee
킹 압둘라 유니버시티 오브 사이언스 앤드 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2012/046205 external-priority patent/WO2013009833A1/en
Application filed by 킹 압둘라 유니버시티 오브 사이언스 앤드 테크놀로지 filed Critical 킹 압둘라 유니버시티 오브 사이언스 앤드 테크놀로지
Publication of KR20140063702A publication Critical patent/KR20140063702A/ko
Application granted granted Critical
Publication of KR101599162B1 publication Critical patent/KR101599162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

기계적으로 가요성인 실리콘 기판의 제조방법이 개시된다. 일 실시예로, 상기 방법은 실리콘 기판을 포함하는 단계를 포함한다. 상기 방법은 상기 실리콘 기판 내부에 제1식각저지층을 형성하는 단계 및 상기 실리콘 기판 내부에 제2식각저지층을 형성하는 단계를 더 포함한다. 상기 방법은 역시 상기 제1식각저지층 및 상기 제2식각저지층 상부에 하나 또는 그 초과의 트렌치를 형성하는 단계를 포함한다. 상기 방법은 상기 제1식각저지층 및 상기 제2식각저지층 사이의 상기 실리콘 기판을 제거하는 단계를 더 포함한다.

Description

기계적 가요성 실리콘 기판 제조 방법{METHOD FOR PRODUCING MECHLNICALLY FLEXIBLE SILICON SUBSTRATE}
본 출원은 미국 가출원 제 61/523,606호(2011년 8월 15일에 출원)의 이익을 청구하며 이의 내용은 참조로서 본 출원에 통합되어 있다.
또한, 본 출원은 국제특허발명 제 PCT/US2012/046205호(2012년 7월 11일에 출원) 및 미국 가출원 제 61/506,495호(2011년 7월 11일에 출원)의 이익을 청구하며 이의 내용은 본 출원에 통합되어 있다.
A. 본 발명의 분야
본 발명은 소형 구조물의 제조와 관련되고, 보다 구체적으로는 기계적으로 가요성인 실리콘 기판을 제조하는 방법과 관련된다.
B. 관련 기술의 기재
기판, 와이어, 리본 및 입자 형태인 단결정 실리콘의 나노구조의 요소는 전자공학, 광전자공학, 감지 및 다른 영역의 다수의 발명의 관심분야다. 신축성 있고 쉽게 활용가능한 집적회로에 기초한 실리콘은 이식가능한 생물의학의 응용, 신재생 에너지, 센서 및 스마트 카드의 분야에서 많은 새로운 기술의 개발을 촉진할 것이다.
반도체 웨이퍼 상부 표면의 리소그래피(Lithographic) 공정에 의존하는 방법은 잘 제어된 두께, 폭, 길이 및 결정성을 가능하게 한다. 이러한 방법들은 마이크로미터에서 나노미터를 가진 두께의 세포막, 튜브 및 리본을 형성할 수 있다
기계적으로 가요성인 나노리본(기판)을 제작하는 한 가지 일반적인 방법은 습식식각을 (111)Si 또는 실리콘-온-인슐레이터(Silicon-on-Insulator)(SOI) 웨이퍼에 사용하고, 그 다음 플라스틱 기판 상에 제품을 전사하는 것이다. 그러나, 상기 공정은 고가격의 (111)Si 및 SOI 웨이퍼의 사용 때문에 비용이 높다. 기계적으로 가요성인 기판을 제작하는 다른 비슷한 일반적인 방법은 백 그라인딩 공정(Back Grinding Process)을 사용하는 것이다. 백 그라인딩은 기계적으로 가요성인 기판의 최종 제품에 포함되지 않는 웨이퍼의 잔여부분이 재생하는 가능성을 제거한다. 따라서, 기계적으로 가요성인 실리콘 기판의 낮은 제작손실에 대한 필요성이 남아있다.
기계적으로 가요성인 실리콘 기판의 제조 방법이 개시된다. 일 실시예로서, 상기 방법은 실리콘 기판을 제공하는 단계, 상기 실리콘 기판 내부에 제1식각저지층을 형성하는 단계, 상기 실리콘 기판 내부에 제2식각저지층을 형성하는 단계, 상기 제1식각저지층 및 상기 제2식각저지층 상부에 하나 또는 그 초과의 트렌치를 형성하는 단계 및 상기 제1식각저지층 및 상기 제2식각저지층 사이의 실리콘 기판을 제거하는 단계를 포함할 수 있다.
일 실시예로서, 제1식각저지층을 형성하는 단계는 이온주입법을 포함할 수 있다. 상기 제1식각저지층은 붕소층을 포함할 수 있다. 일 실시예로서, 제2식각저지층을 형성하는 단계 역시 이온주입법을 포함할 수 있다. 상기 제2식각저지층은 붕소층을 포함할 수 있다. 일 실시예로서, 상기 하나 또는 그 초과의 트렌치를 형성하는 단계는 상기 실리콘 기판 상부에 보호층을 형성하는 단계를 포함할 수 있다. 상기 방법은 상기 실리콘 기판의 일부 및 상기 보호층을 식각하는 단계를 또한 포함할 수 있다. 상기 방법은 하나 또는 그 초과의 트렌치 각각의 내부에 있는 세로측벽층을 형성하는 단계를 더 포함할 수 있다. 일 실시예로, 상기 방법은 보호층을 제거하는 단계를 포함할 수 있다. 상기 방법은 또한 상기 세로측벽형성필름층을 제거하는 단계를 포함할 수 있다.
상기 "결합된"은 반드시 직접적일 필요는 없고 또한 반드시 기계적일 필요는 없는 연결되는 것과 같이 정의된다.
상기 "하나" 및 "하나"는 본 발명이 명시적으로 요구하지 않는다면 하나 또는 그 이상과 같이 정의된다.
상기 "실질적으로" 및 그것의 변형은 크게 되는으로 같이 정의되나, 반드시 전적으로 당업자에 의해 이해되는 지정된 정보일 필요는 없으며, 비제한적인 일 실시예로서 "실질적으로"는 지정된 정보의 10%이내의 범위를 의미하고, 바람직하게는 5%이내, 더 바람직하게는 1%이내, 최고 바람직하게는 1%이내를 의미한다.
상기 "구성되다"(및 "구성되다" 및 "구성"과 같은 구성되다의 어떠한 형식), "가지다"(및 "가지다" 및 "가짐"과 같은 가지다의 어떠한 형식), "포함하다"(및 "포함하다" 및 "포함"과 같은 포함하다의 어떠한 형식) 및 "함유하다"(및 "함유하다" 및 "함유"와 같이 함유하다의 어떠한 형식)는 개방형 연결동사이다. 그 결과, "구성되다", "가지다", "포함하다" 및 "함유하다"의 하나 또는 그 초과의 단계 또는 요소를 가진 방법 또는 장치는 이러한 하나 또는 그 초과의 단계 또는 요소를 소유하고 있으나, 오직 하나 또는 그 초과의 요소를 소유하는 것으로 한정하지 않는다. 마찬가지로, "구성되다", "가지다", "포함하다" 및 "함유하다"의 하나 또는 그 초과의 특징의 방법의 단계 또는 장치의 요소는 이러한 하나 또는 그 초과의 특징을 소유하나, 오직 하나 또는 그 초과의 특징을 소유하는 것으로 한정하지 않는다. 추가로, 특정 방식으로 구성된 장치 또는 구조는 적어도 그러한 방식으로 구성되어 있으나, 또한 열거되지 않은 방식으로 구성될 수 있다.
다른 특징 및 이와 관련된 장점은 첨부된 도면과 함께 구체적인 실시예의 상세한 설명을 참조하면 명백해질 것이다.
다음의 도면은 본 발명 명세서의 일부를 형성하고, 상기 본 발명의 특정 양상을 설명하기 위해 포함된다. 본 발명은 본 명세서에서 더 구체적인 실시예들의 상세한 설명과 함께 이러한 하나 또는 그 초과의 도면을 참조함으로써 좀 더 쉽게 이해될 수 있다.
도 1은 기계적으로 가요성인 실리콘 기판을 제조하기 위한 방법의 일 실시예를 도시한 개략도이다.
도 2는 기계적으로 가요성인 실리콘 기판을 제조하기 위한 방법의 일 실시예를 도시한 개략적인 플로우 차트이다.
도 3a 내지 도 3j는 기계적으로 가요성인 실리콘 기판을 제조하기 위한 방법의 제품을 단계별로 도시한 개략적인 단면도이다.
도 4는 기계적으로 가요성인 실리콘 기판의 일 실시예를 도시한 도면이다.
도 5는 광학적으로 투명한 실리콘 기판의 일 실시예를 도시한 도면이다.
다양한 특징 및 유리한 세부사항은 첨부된 도몇 및 이하의 설명에서 자세히 설명되는 비제한한적인 실시예를 참조하면 더 완전하게 설명된다. 잘 알려진 시재료, 프로세싱 기술, 구성요소 및 장비의 설명은 본 발명의 설명에서 불필요하게 본 발명을 모호하게 하지 않도록 생략된다. 그러나 상기 상세한 설명 및 상기 구체적인 실시예들은 본 발명의 실시예를 나타내지만 한정의 방법이 아닌 오직 예시로서 관련되어 있다는 점이 이해되어야 한다. 다양한 대체, 수정, 추가 및/또는 사상 내에서의 재배열 및/또는 기본발명의 개념의 범위는 본 명세서로부터 당업자에게 명백해질 것이다.
도 1은 기계적으로 가요성인 실리콘 기판을 제조하는 방법(100)의 일 실시예를 도시한다. 도 3은 상기 방법(100)의 각 단계에 의해 제조된 제품을 도시한다. 일 실시예로, 상기 방법은 도 3에 도시된 실리콘 기판(302)을 제공하는 단계(102)를 포함할 수 있다. 상기 방법(100)은 상기 실리콘 기판 내부에 제1식각저지층(304)을 형성하는 단계(104)를 더 포함할 수 있다. 일 실시예로 상기 제1식각저지층(304)을 형성하는 단계는 이온주입법을 포함할 수 있다. 일 실시예로, 상기 이온주입법은 높은 에너지의 붕소주입법(1E20/cm3)일 수 있다.
일 실시예로, 상기 방법(100)은 상기 실리콘 기판 내부에 제2식각저지층(306)을 형성하는 단계를 더 포함할 수 있다. 일 실시예로, 상기 제2식각저지층층(306)을 형성하는 단계는 이온주입법을 포함할 수 있다. 일 실시예로, 상기 이온주입법은 높은 에너지의 붕소주입법(1E20/cm3)일 수 있다. 상기 제2식각저지층(306)은 제1식각저지층(304)과 평행이 되도록 구성될 수 있다. 그러한 실시예에서, 제1식각저지층(304) 및 제2식각저지층(306) 사이에 실리콘층이 형성될 수 있다. 상기 제1식각저지층(304) 및 제2식각저지층(306)의 위치는 상기 기계적으로 유연한 실리콘 시판의 깊이를 조절함으로서 구성될 수 있다.
일 실시예로서, 상기 방법(100)은 상기 제1식각저지층(304) 및 제2식각저지층(306) 사이의 상기 실리콘층을 제거하는 단계(108)를 더 포함할 수 있다. 일 실시예로서, 상기 제1식각저지층(304) 및 제2식각저지층(306) 사이의 상기 실리콘층을 제거하는 단계는 하이드라진(hydrazine)을 사용한 실리콘의 습식식각을 포함할 수 있다.
일 실시예로서, 방법(100)에 의해 형성된 상기 실리콘 기판은 기계적으로 가요성일 수 있다. 일 실시예로서, 방법(100)에 의해 형성된 상기 실리콘 기판은 광학적으로 투명할 수 있다. 방법(100)에 의해 형성된 상기 실리콘 기판은 역시 다공성일 수 있다. 또 다른 실시예로서, 상기 방법(100)은 어떠한 전사 또는 이러한 공정없이 가요성인 실리콘 상부에 직접 고성능 전자장치(electronics)를 생성하는데 사용될 수 있다.
도 2는 기계적으로 가요성인 실리콘 기판의 제조방법(200)의 일 실시예를 도시한다. 도 3은 상기 방법(200)의 각 단계에 의해 생성된 대응제품을 보여준다. 일 실시예로서, 상기 방법(200)은 실리콘 기판(302)를 제공하는 단계(202)를 포함할 수 있다. 상기 방법(200)은 역시 상기 실리콘 기판(302) 내부에 제1식각저지층(304)을 형성하는 단계(204)를 포함할 수 있다. 일 실시예로서, 상기 실리콘 기판(302) 내부에 제1식각저지층(304)를 형성하는 단계는 이온주입법을 포함할 수 있다. 일 실시예로서, 상기 이온주입법은 높은 에너지의 붕소주입법(1E20/cm3)일 수 있다.
일 실시예로서, 상기 방법(200)은 상기 실리콘 기판(302) 내부에 제2식각저지층(306)을 형성하는 단계(206)를 포함할 수 있다. 상기 제2식각저지층(306)은 상기 제1식각저지층(304) 상부에 형성될 수 있다. 일 실시예로서, 상기 실리콘 기판(302) 내부에 제2식각저지층(306)를 형성하는 단계는 이온주입법을 포함할 수 있다. 일 실시예로서, 상기 이온주입법은 높은 에너지의 붕소주입법(1E20/cm3)일 수 있다.
일 실시예로서, 상기 제2식각저지층(306)은 상기 제1식각저지층(304)과 평행하게 구성될 수 있다. 또 다른 실시예로서, 실리콘층은 상기 제1식각저지층(304) 및 제2식각저지층(306) 사이에 생성될 수 있다. 상기 제1식각저지층(304) 및 상기 제2식각저지층(306)의 위치는 기계적으로 가요성인 실리콘 기판의 깊이를 조절할 수 있다. 상기 기판(302) 내부에 형성된 상기 제1식각저지층(304) 및 상기 제2식각저지층(306)은 도 3c에 도시된다.
일 실시예로서, 상기 방법(200)은 상기 실리콘 기판(302)의 표면 위에 하드마스크층(308)을 형성하는 단계(208)를 더 포함할 수 있다. 일 실시예로서 상기 하드마스크층(308)은 상기 제1식각저지층(304) 및 상기 제2식각저지층(306)에 대해 평행일 수 있다. 일 실시예로서, 상기 하드마스크층(308)은 Si3N4층일 수 있다. 대안적인 실시예로서, 상기 하드마스크층(308)은 산화물층일 수 있다. 당업자는 상기 하드마스크층(308)을 위한 다른 재료를 인식할 수 있다. 상기 방법(200)은 상기 하드마스크층(308) 상부에 포토레지스트층(309)을 형성하는 단계(209)를 더 포함할 수 있다.
상기 방법(200)은 상기 제2 식각저지층(306) 상부에 하나 또는 그 초과의 트렌치(310)를 형성하기 위해 상기 실리콘 기판을 식각하는 단계(210)를 더 포함할 수 있다. 상기 식각하는 단계(210)는 상기 포토레지스트층(308), 상기 하드마스크층(308) 및 상기 제2 식각저지층 상부의 실리콘 층(306)을 통할 수 있다.상기 방법은 상기 포토레지스트층(309)을 제거하는 단계(211)를 더 포함할 수 있다. 일 실시예로서, 하나 또는 그 초과의 트렌치(301)의 상부(top)는 상기 하드마스크층(308)의 상부와 같은 높이(same level)일 수 있다. 일 실시예로서, 상기 실리콘 기판을 식각하는 단계(210)는 RIE를 포함할 수 있다. 또 다른 실시예로서, 상기 실리콘 기판을 식각하는 단계는 DRIE를 포함할 수 있다. 상기 트렌치(310)를 형성하기 위한 다른 이방성 식각방법을 당업자가 인식할 수 있다.
일 실시예로서, 상기 방법(200)은 하나 또는 그 초과의 트렌치(310) 내부에 노출된 실리콘 상부에 세로측벽층(312)를 형성하기 위해 상기 실리콘 기판(302)을 산화하는 단계를 더 포함할 수 있다. 일 실시예로서, 만약 상기 세로측벽이 실리콘 이산화물이라면, 실리콘 기판(302)을 산화하는 단계(212)는 상기 기판(302)을 산소가 풍부한 분위기에서 베이킹하는 단계를 포함할 수 있다.
상기 방법(200)은 상기 하나 또는 그 초과의 트렌치(310) 각각의 바닥 위의 상기 세로측벽층(312)을 제거하는 단계를 더 포함할 수 있다. 일 실시예로서, 상기 하나 또는 그 초과의 트렌치 각각의 바닥 위의 상기 세로측벽층(312)을 제거하는 단계는 RIE를 포함할 수 있다. 상기 하나 또는 그 초과의 트렌치(310) 각각의 바닥 위의 세로측벽층(312)을 제거하기 위한 다른 대안법을 당업자는 인식할 수 있다.
일 실시예로서, 상기 방법(200)은 상기 제1식각저지층(304) 및 상기 제2식각저지층(306) 사이의 상기 실리콘층을 제거하는 단계(216)를 더 포함할 수 있다. 일 실시예로서, 상기 제1식각저지층(304) 및 상기 제2식각저지층(306) 사이의 상기 실리콘층을 제거하는 단계(216)는 하이드라진과 함께 실리콘 층을 식각하는 단계를 포함할 수 있다. 상기 방법(200)은 역시 상기 하드마스크층(308)을 제거하는 단계(218)를 포함할 수 있다. 상기 방법(200)은 상기 하나 또는 그 초과의 트렌치(310) 각각의 내부의 상기 세로측벽층(312)을 제거하는 단계(220)를 더 포함할 수 있다. 상기 방법(200)은 역시 상기 기판으로부터 상기 실리콘층의 꼭대기를 분리하는 단계(221)를 더 포함한다.
일 실시예로서, 방법(200)에 의해 형성된 상기 실리콘 기판은 기계적으로 가요성일 수 있다. 일 실시예로서, 방법(200)에 의해 형성된 상기 실리콘 기판은 광학적으로 투명할 수 있다. 또한, 방법(200)에 의해 형성된 상기 실리콘 기판은 다공성일 수 있다. 또 다른 실시예로서, 상기 방법(200)은 역시 어떠한 전사 또는 이러한 공정없이 가요성의 실리콘 상부에 직접적으로 고성능의 전자장치를 생성하는데 사용될 수 있다.
도 4 및 도 5는 방법(200)에 의해 제조된 실리콘 기판을 보여준다. 도 4로부터 알 수 있는 바와 같이, 상기 제조된 실리콘 기판은 기계적으로 가요성이다. 도 5는 상기 제조된 실리콘 기판이 광학적으로 투명함을 보여준다.
본 명세서에 주장되고 공개된 모든 발명은 상기 본 발명의 개시내용으로부터 과도한 실험없이 만들어지고 실행될 수 있다. 본 발명의 상기 장치 및 방법은 바람직한 실시예의 관점에서 설명되었지만, 상기 방법 및 기술 분야 및 단계 또는 발명의 개념, 사상 및 범위를 벗어나지 않고 본 명세서에 설명된 상기 방법의 단계의 순서 또는 단계 및 방법의 변형방법이 적용될 수 있음이 당업자에게 명백할 것이다. 또한, 개시된 장치로부터 변형이 이루어질 수 있고, 구성요소는 제거될 수 있거나 또는 동일 또는 유사한 결과가 달성될 본 발명에 기재된 구성요소로 치환될 수 있다. 이러한 모든 유사한 대체물 및 당업자에게 명백한 변형은 첨부된 청구항들에 의해 정의된 본 발명의 사상, 범위 및 개념 내에 있는것으로 간주한다.

Claims (28)

  1. 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 내부에 제1식각저지층을 형성하는 단계;
    상기 실리콘 기판 내부에 제2식각저지층을 형성하는 단계; 및
    상기 제1식각저지층 및 상기 제2식각저지층 사이에 위치한 실리콘 기판을 제거하는 단계;
    를 포함한 실리콘 기판 제조 방법
  2. 제1항에 있어서,
    상기 실리콘 기판은 가요성인,
    실리콘 기판 제조 방법
  3. 제1항에 있어서,
    임의의 전사 공정 없이 가요성 실리콘 상에 직접 고성능 전자장치를 만들도록 추가적으로 구성된,
    실리콘 기판 제조 방법
  4. 제1항에 있어서,
    제1식각저지층을 형성하는 단계는,
    이온 주입법을 포함하는,
    실리콘 기판 제조 방법
  5. 제1항에 있어서,
    제2식각저지층을 형성하는 단계는,
    이온 주입법을 포함하는,
    실리콘 기판 제조 방법
  6. 제1항에 있어서,
    상기 제1식각저지층은 붕소층을 포함하는,
    실리콘 기판 제조 방법
  7. 제1항에 있어서,
    상기 제2식각저지층은 붕소층을 포함하는
    실리콘 기판 제조 방법
  8. 제1항에 있어서,
    상기 제1식각저지층 및 상기 제2식각저지층 상에 하나 또는 그 초과의 트렌치(Trench)를 형성하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  9. 제8항에 있어서,
    상기 하나 또는 그 초과의 트렌치를 형성하는 단계는,
    상기 실리콘 기판 상에 보호층을 형성하는 단계를 포함하는,
    실리콘 기판 제조 방법
  10. 제9항에 있어서,
    상기 보호층 상부에 포토레지스트(Photoresist)층을 형성하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  11. 제10항에 있어서,
    상기 포토레지스트층, 상기 보호층 및 상기 실리콘 기판의 일부를 식각하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  12. 제11항에 있어서,
    상기 포토레지스트층을 제거하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  13. 제12항에 있어서,
    상기 하나 또는 그 초과의 트렌치 각각의 내부에 있는 세로측벽층을 형성하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  14. 제13항에 있어서,
    상기 세로측벽층의 일부를 제거하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  15. 제 14항에 있어서,
    상기 보호층을 제거하는 단계를 더 포함하는,
    실리콘 기판 제조 방법
  16. 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 내부에 제1식각저지층을 형성하는 단계;
    상기 실리콘 기판 내부에 제2식각저지층을 형성하는 단계; 및
    상기 제1식각저지층 및 상기 제2식각저지층 사이에 위치한 실리콘 기판을 제거하는 단계;
    를 포함하는 방법에 의해 형성된 실리콘 기판
  17. 제16항에 있어서,
    기계적으로 가요성인,
    실리콘 기판
  18. 제16항에 있어서,
    제1식각저지층을 형성하는 단계는,
    이온 주입법을 포함하는,
    실리콘 기판
  19. 제16항에 있어서,
    제2식각저지층을 형성하는 단계는,
    이온 주입법을 포함하는,
    실리콘 기판
  20. 제16항에 있어서,
    상기 방법은 상기 제1식각저지층 및 상기 제2식각저지층 상에 하나 또는 그 초과의 트렌치를 형성하는 단계를 더 포함하는,
    실리콘 기판
  21. 제20항에 있어서,
    상기 하나 또는 그 초과의 트렌치를 형성하는 단계는,
    상기 실리콘 기판 상에 보호층을 형성하는 단계를 포함하는,
    실리콘 기판
  22. 제21항에 있어서,
    상기 하나 또는 그 초과의 트렌치를 형성하는 단계는
    상기 실리콘 기판 상에 보호층을 형성하는 단계를 포함하는,
    실리콘 기판
  23. 제22항에 있어서,
    상기 방법은 상기 보호층 상부에 포토레지스트층을 형성하는 단계를 더 포함하는,
    실리콘 기판
  24. 제23항에 있어서,
    상기 방법은 상기 포토레지스트층, 상기 보호층 및 상기 실리콘 기판의 일부를 식각하는 단계를 더 포함하는,
    실리콘 기판
  25. 제24항에 있어서,
    상기 방법은 상기 포토레지스트층을 제거하는 단계를 더 포함하는,
    실리콘 기판
  26. 제25항에 있어서,
    상기 방법은 상기 하나 또는 그 초과의 트렌치 각각의 내부에 있는 세로측벽층을 형성하는 단계를 더 포함하는,
    실리콘 기판
  27. 제26항에 있어서,
    상기 방법은 상기 세로측벽층의 일부를 제거하는 단계를 더 포함하는,
    실리콘 기판
  28. 제27항에 있어서,
    상기 방법은 상기 보호층을 제거하는 단계를 더 포함하는,
    실리콘 기판

KR1020147007017A 2011-08-15 2012-08-15 기계적 가요성 실리콘 기판 제조 방법 KR101599162B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161523606P 2011-08-15 2011-08-15
US61/523,606 2011-08-15
USPCT/US2012/046205 2012-07-11
PCT/US2012/046205 WO2013009833A1 (en) 2011-07-11 2012-07-11 Integrated circuit manufacturing for low-profile and flexible devices
PCT/US2012/050847 WO2013025748A1 (en) 2011-08-15 2012-08-15 Method for producing mechanically flexible silicon substrate

Publications (2)

Publication Number Publication Date
KR20140063702A true KR20140063702A (ko) 2014-05-27
KR101599162B1 KR101599162B1 (ko) 2016-03-02

Family

ID=47715442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007017A KR101599162B1 (ko) 2011-08-15 2012-08-15 기계적 가요성 실리콘 기판 제조 방법

Country Status (6)

Country Link
US (1) US9520293B2 (ko)
EP (1) EP2745309A1 (ko)
JP (1) JP5890904B2 (ko)
KR (1) KR101599162B1 (ko)
CN (2) CN103890906B (ko)
WO (1) WO2013025748A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462995B1 (ko) * 2016-01-06 2022-11-03 엘지이노텍 주식회사 수광 모듈 및 그를 포함하는 먼지 센서
EP3406111A1 (en) 2016-01-19 2018-11-28 King Abdullah University Of Science And Technology Wearable electronics formed on intermediate layer on textiles
WO2017149455A1 (en) 2016-02-29 2017-09-08 King Abdullah University Of Science And Technology Sticker electronics
WO2017175159A1 (en) 2016-04-08 2017-10-12 King Abdullah University Of Science And Technology Embedding complex objects with 3d printing
WO2017199148A1 (en) 2016-05-16 2017-11-23 King Abdullah University Of Science And Technology Decal electronics for printed high performance cmos electronic systems
WO2018069780A1 (en) 2016-10-11 2018-04-19 King Abdullah University Of Science And Technology Activatable electronic component destruction device
EP3697200A1 (en) 2017-10-16 2020-08-26 King Abdullah University Of Science And Technology Sensor system, method of production, and sensor deployment system
WO2019077418A1 (en) 2017-10-16 2019-04-25 King Abdullah University Of Science And Technology PILULAR WITH INTEGRATED CONTROL SYSTEM
CN110854154B (zh) * 2019-11-18 2024-04-30 佛山市国星半导体技术有限公司 一种硅基微型led芯片及其制作方法
US20240016383A1 (en) 2020-09-28 2024-01-18 King Abdullah University Of Science And Technology Combined wireless and body channel communication system for physiological data collection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105042A (ko) * 2003-12-30 2006-10-09 인텔 코포레이션 기판의 이방성 에칭용 비정질 에칭 정지를 위한 방법,구조체 및 트랜지스터
KR20080066834A (ko) * 2005-10-31 2008-07-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 얇은 ｓｏｉ 트랜지스터의 내장된 스트레인층 및 이를형성하는 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
JP4147577B2 (ja) 2002-07-18 2008-09-10 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6919259B2 (en) * 2002-10-21 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method for STI etching using endpoint detection
JP3813123B2 (ja) * 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
CN1697140A (zh) * 2004-05-10 2005-11-16 中国科学院半导体研究所 湿法腐蚀两步法制备超薄柔性硅衬底的腐蚀工艺
JP2006128547A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 半導体装置及びその製造方法
JP4988759B2 (ja) 2005-12-22 2012-08-01 エヌエックスピー ビー ヴィ 半導体デバイスの製造法
JP4684126B2 (ja) * 2006-02-22 2011-05-18 シャープ株式会社 光電変換素子の製造方法
JP5345404B2 (ja) 2006-03-14 2013-11-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路の製造方法
US7494856B2 (en) * 2006-03-30 2009-02-24 Freescale Semiconductor, Inc. Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor
KR100753083B1 (ko) * 2006-04-28 2007-08-31 주식회사 하이닉스반도체 반도체소자의 리세스채널 형성 방법
JP2008053250A (ja) 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
JP2008187061A (ja) * 2007-01-31 2008-08-14 Elpida Memory Inc 積層メモリ
US8661634B2 (en) 2009-07-06 2014-03-04 KAIST (Korea Advanced Institute of Science and Technology Method of manufacturing a flexible piezoelectric device
US8367544B2 (en) * 2009-10-20 2013-02-05 International Business Machines Corporation Self-aligned patterned etch stop layers for semiconductor devices
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105042A (ko) * 2003-12-30 2006-10-09 인텔 코포레이션 기판의 이방성 에칭용 비정질 에칭 정지를 위한 방법,구조체 및 트랜지스터
KR20080066834A (ko) * 2005-10-31 2008-07-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 얇은 ｓｏｉ 트랜지스터의 내장된 스트레인층 및 이를형성하는 방법

Also Published As

Publication number Publication date
WO2013025748A1 (en) 2013-02-21
US20140239459A1 (en) 2014-08-28
JP5890904B2 (ja) 2016-03-22
CN103890906B (zh) 2017-06-09
JP2014529890A (ja) 2014-11-13
US9520293B2 (en) 2016-12-13
CN103890906A (zh) 2014-06-25
KR101599162B1 (ko) 2016-03-02
CN107424913A (zh) 2017-12-01
EP2745309A1 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
KR101599162B1 (ko) 기계적 가요성 실리콘 기판 제조 방법
US7622342B2 (en) Method of fabricating back-illuminated imaging sensors
CN105293419B (zh) 一种防止悬浮层刻蚀损伤的mems器件
US20180083098A1 (en) Rf device with reduced substrate coupling
WO2018013614A2 (en) Wafer-level etching methods for planar photonics circuits and devices
US9084067B2 (en) Method of manufacturing resonant transducer
US20090026559A1 (en) Boron doped shell for mems device
CN107204366A (zh) 制造具有晶体管单元的半导体器件的方法以及半导体器件
US9954137B2 (en) Photodetector and methods of manufacture
EP2557598A2 (en) Optoelectric integrated circuit substrate and method of fabricating the same
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
KR100583429B1 (ko) 가요성 단결정 필름 및 그 제조 방법
US20110039397A1 (en) Structures and methods to separate microchips from a wafer
KR20100024874A (ko) 나노구조 및 나노구조의 제조
JP2010192824A5 (ko)
US8936996B2 (en) Structure and method for topography free SOI integration
US9646846B2 (en) Method for producing a multilevel microelectronic structure
CN104425347A (zh) 浅沟槽隔离的制备方法
KR100670398B1 (ko) 수평 방향으로 접혀진 유전막을 포함하는 커패시터 및제조 방법
JP4959552B2 (ja) 可撓性単結晶フィルム及びその製造方法
JP2007111832A (ja) Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子
US20210257395A1 (en) Method for silicon nanosensor manufacturing and integration with cmos process
CN105304629B (zh) 半导体器件及其制造方法
US20140151854A1 (en) Method for Separating a Layer and a Chip Formed on a Layer
KR20130116628A (ko) 반도체장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200214

Year of fee payment: 5