JP2014529890A - 機械的に柔軟なシリコン基板の製造方法 - Google Patents

機械的に柔軟なシリコン基板の製造方法 Download PDF

Info

Publication number
JP2014529890A
JP2014529890A JP2014526144A JP2014526144A JP2014529890A JP 2014529890 A JP2014529890 A JP 2014529890A JP 2014526144 A JP2014526144 A JP 2014526144A JP 2014526144 A JP2014526144 A JP 2014526144A JP 2014529890 A JP2014529890 A JP 2014529890A
Authority
JP
Japan
Prior art keywords
silicon substrate
etch stop
layer
stop layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014526144A
Other languages
English (en)
Other versions
JP5890904B2 (ja
Inventor
ムハンマド エム． フサイン
ムハンマド エム． フサイン
ジョナサン プリート ロハス
ジョナサン プリート ロハス
Original Assignee
キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー
キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2012/046205 external-priority patent/WO2013009833A1/en
Application filed by キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー, キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー filed Critical キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー
Publication of JP2014529890A publication Critical patent/JP2014529890A/ja
Application granted granted Critical
Publication of JP5890904B2 publication Critical patent/JP5890904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

機械的に柔軟なシリコン基板の作製方法を開示する。一態様において、本方法は、シリコン基板を提供する工程を含む。本方法は、シリコン基板内に第一エッチング停止層を形成する工程、およびシリコン基板内に第二エッチング停止層を形成する工程をさらに含む。本方法は、第一エッチング停止層および第二エッチング停止層の上に1つまたは複数のトレンチを形成する工程も含む。本方法は、第一エッチング停止層と第二エッチング停止層の間のシリコン基板を除去する工程をさらに含む。

Description

関連出願の相互参照
本出願は、2011年8月15日に出願された米国特許仮出願第61/523,606号の優先権を主張し、その全内容が参照により本明細書に組み入れられている。本出願はまた、2012年7月11日に出願された国際特許出願第PCT/US2012/046205号の優先権を主張し、係る国際特許出願第PCT/US2012/046205号は、2011年7月11日に出願された米国特許仮出願第61/506,495号の優先権を主張し、いずれの出願もその全内容が参照により本明細書に組み入れられている。
発明の分野
本発明は、微小構造の製作に関し、とりわけ、機械的に柔軟なシリコン基板の製造方法に関する。
本発明の背景
関連技術の説明
基板、ワイヤ、リボン、および粒子の形態における、単結晶シリコンのナノ構造要素は、エレクトロニクス、オプトエレクトロニクス、センシング、および他の分野の多くの用途にとっての関心対象である。伸縮可能で容易に配置可能な、シリコンをベースとする集積回路(IC)は、移植可能な生物医学的用途、再生可能エネルギー、センサー、およびスマートカードの分野における多くの新規のテクノロジーの配置を容易にするであろう。
半導体ウェハの上面のリソグラフィ処理に基づくアプローチは、十分に制御された厚さ、長さ、および結晶化度を可能にする。これらの方法は、マイクロメートルからナノメートル範囲の厚さにおいて、膜、管、およびリボンを形成することができる。
機械的に柔軟なナノリボン(基板)を製作するための一般的な方法の1つは、(111)Siまたはシリコン・オン・インシュレータ(SOI)ウェハへのウェットエッチングを用いて、製造物をプラスチック基板上へ転写することである。しかしながら、高コストの(111)SiまたはSOIウェハの使用のために、このプロセスはコストが高い。機械的に柔軟な基板を製作するための別の同様の一般的な方法は、バックグラインドプロセスを使用することである。バックグラインドでは、機械的に柔軟な基板の最終製造物に含まれないウェハの残余部分を再利用する可能性が排除される。したがって、損失の少ない、機械的に柔軟なシリコン基板の製作法が必要とされている。
機械的に柔軟なシリコン基板の作製方法を開示する。一態様において、本方法は、シリコン基板を提供する工程、シリコン基板内に第一エッチング停止層を形成する工程、シリコン基板内に第二エッチング停止層を形成する工程、第一エッチング停止層および第二エッチング停止層の上に1つまたは複数のトレンチを形成する工程、ならびに第一エッチング停止層と第二エッチング停止層の間のシリコン基板を除去する工程を含み得る。
一態様において、第一エッチング停止層を形成する工程は、イオン注入を含み得る。第一エッチング停止層は、ホウ素層を含み得る。一態様において、第二エッチング停止層を形成する工程も、イオン注入を含み得る。第二エッチング停止層は、ホウ素層を含み得る。一態様において、1つまたは複数のトレンチを形成する工程は、シリコン基板の上に保護層を形成する工程を含み得る。本方法は、保護層およびシリコン基板の一部をエッチングする工程も含み得る。本方法は、1つまたは複数のトレンチのそれぞれの内側に、垂直側壁層を形成する工程をさらに含み得る。一態様において、本方法は、保護層を除去する工程を含み得る。本方法は、垂直側壁形成膜層を除去する工程も含み得る。
用語「連結された」は、接続されたとして定義されるが、直接である必要はなく、かつ機械的である必要はない。
用語「1つの」および「ある」は、本開示が明確に別の意味を必要としない限り、1つまたは複数として定義される。
用語「実質的に」およびその変形は、当業者によって理解されるように、ほとんど指定されているとおりであるが完全にそうである必要はないと定義され、非限定的な一例において、「実質的に」は、指定されているものの10％以内、好ましくは5％以内、より好ましくは1％以内、最も好ましくは0.5％以内の範囲を意味する。
「含む」(およびそのすべての形態、例えば、「含み」および「含んで」など)、「有する」(およびそのすべての形態、例えば、「有し」および「有して」など)、「包含する」(およびそのすべての形態、例えば、「包含し」および「包含して」など)、ならびに「含有する」(およびそのすべての形態、例えば、「含有し」および「含有して」)は、非限定的な連結動詞である。その結果として、1つまたは複数の工程および要素を「含む」、「有する」、「包含する」、または「含有する」方法または装置は、これらの1つまたは複数の工程または要素を有するが、これらの1つまたは複数の要素しか有さないと限定されるわけではない。同様に、1つまたは複数の特徴を「含む」、「有する」、「包含する」、または「含有する」方法の工程または装置の要素は、これらの1つまたは複数の特徴を有するが、これらの1つまたは複数の特徴しか有さないと限定されるわけではない。さらに、ある特定の方法で構成された装置または構造は、少なくともその方法で構成されるが、列記されていない方法において構成することもできる。
他の特徴および関連する利点は、添付の図面に関連する特定の態様の以下の詳細な説明を参照することにより明らかとなるであろう。
添付の図面は、本明細書の一部を形成し、本発明のある特定の局面を詳細に示すために含まれている。本発明は、これらの図面の1つまたは複数を、本明細書において提示された特定の態様の詳細な説明と組み合わせて参照することにより、より良く理解することができる。
機械的に柔軟なシリコン基板の作製方法の一態様を示す模式図。 機械的に柔軟なシリコン基板の作製方法の一態様を示す模式的フローチャート。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の作製方法の段階を追った製造物を示す模式的断面図。 機械的に柔軟なシリコン基板の一態様を示す。 光学的に透明なシリコン基板の一態様を示す。
詳細な説明
様々な特徴および利点の詳細について、添付図面に図示されかつ以下の説明において詳述される非限定的な態様を参照しながらより十分に説明する。周知の出発物質、加工技術、構成要素、および設備についての説明は、本発明の細部を不必要に曖昧にしないように、省略されている。ただし、詳細な説明および特定の実施例は、本発明の態様を示してはいるが、例示のためのみに提供されているに過ぎず、限定のためではないことは理解されるべきである。基礎となる発明概念の趣旨および/または範囲内にある様々な置換、変更、追加、および/または再配置は、当業者には本開示から明らかとなるであろう。
図1は、機械的に柔軟なシリコン基板を作製するための方法100の一態様を示しており、図3は、方法100の各工程によって製造される製造物を示している。一態様において、本方法は、図3に示されるようなシリコン基板302を提供する工程102を含み得る。本方法100は、シリコン基板内に第一エッチング停止層304を形成する工程104をさらに含み得る。一態様において、第一エッチング停止層304を形成する工程は、イオン注入を含み得る。一態様において、イオン注入は、高エネルギーホウ素注入(1E20/cm3)であり得る。
一態様において、本方法100は、シリコン基板内に第二エッチング停止層306を形成する工程106をさらに含み得る。一態様において、第二エッチング停止層306を形成する工程は、イオン注入を含み得る。一態様において、イオン注入は、高エネルギーホウ素注入(1E20/cm3)であり得る。第二エッチング停止層306は、第一エッチング停止層304と平行に構成され得る。そのような態様では、第一エッチング停止層304と第二エッチング停止層306の間にシリコン層が形成され得る。第一エッチング停止層304と第二エッチング停止層306の位置は、機械的に柔軟なシリコン基板の深さを制御するように構成され得る。
一態様において、本方法100は、第一エッチング停止層304と第二エッチング停止層306の間のシリコン層を除去する工程108をさらに含み得る。一態様において、第一エッチング停止層304と第二エッチング停止層306の間のシリコン層を除去する工程は、ヒドラジンを使用するシリコンのウェットエッチングを含み得る。
一態様において、方法100によって形成されたシリコン基板は、機械的に柔軟であり得る。一態様において、方法100によって形成されたシリコン基板は、光学的に透明であり得る。方法100によって形成されたシリコン基板は、多孔性でもあり得る。別の態様において、方法100は、転写などのプロセスを全く用いることなしに、柔軟なシリコンの表面上に直接、高性能エレクトロニクスを製造するために使用することもできる。
図2は、機械的に柔軟なシリコン基板を作製するための方法200の一態様を示している。図3は、方法200の各工程によって製造される、対応する製造物を示している。一態様において、本方法200は、シリコン基板302を提供する工程202を含む。本方法200は、シリコン基板302内に第一エッチング停止層304を形成する工程204もさらに含み得る。一態様において、シリコン基板302内に第一エッチング停止層304を形成する工程は、イオン注入を含み得る。一態様において、イオン注入は、高エネルギーホウ素注入(1E20/cm3)であり得る。
一態様において、本方法200は、シリコン基板302内に第二エッチング停止層306を形成する工程206をさらに含み得る。第二エッチング停止層306は、第一エッチング停止層304の上に構成され得る。一態様において、シリコン基板302内に第二エッチング停止層306を形成する工程は、イオン注入を含み得る。一態様において、イオン注入は、高エネルギーホウ素注入(1E20/cm3)であり得る。
一態様において、第二エッチング停止層306は、第一エッチング停止層304と平行に構成され得る。そのような態様では、第一エッチング停止層304と第二エッチング停止層306の間にシリコン層が形成され得る。第一エッチング停止層304と第二エッチング停止層306の位置は、機械的に柔軟なシリコン基板の深さを制御し得る。基板302内に形成された第一エッチング停止層304および第二エッチング停止層306を図3Cに示す。
一態様において、本方法200は、シリコン基板302の表面の上にハードマスク層308を形成する工程208をさらに含み得る。ハードマスク層308は、第一エッチング停止層304および第二エッチング停止層306と平行であり得る。一態様において、ハードマスク層308は、Si3N4層であり得る。代替の態様において、ハードマスク層308は、酸化物層であり得る。当業者は、ハードマスク層308のための他の材料を認識し得る。方法200は、ハードマスク層308の上にフォトレジスト層309を形成する工程209をさらに含み得る。
本方法200は、第二エッチング停止層306上に1つまたは複数のトレンチ310を形成するためにシリコン基板をエッチングする工程210をさらに含み得る。エッチング工程210は、フォトレジスト層308と、ハードマスク層308と、第二エッチング停止層306上のシリコン層とを貫通し得る。本方法は、フォトレジスト層309を除去する工程211をさらに含み得る。一態様において、1つまたは複数のトレンチ301の上部は、ハードマスク層308の上部と同じ高さであり得る。一態様において、シリコン基板をエッチングする工程210は、RIEを含み得る。別の態様において、シリコン基板をエッチングする工程210は、DRIEを含み得る。当業者は、トレンチ310を形成するための別の異方性エッチング方法を認識し得る。
一態様において、本方法200は、1つまたは複数のトレンチ310の内側の露出したシリコン表面上に垂直側壁層312を形成するために、シリコン基板302を酸化させる工程212をさらに含み得る。一態様において、垂直側壁が二酸化シリコンの場合、シリコン基板302を酸化させる工程212は、酸素リッチ環境において基板302をベーク処理する工程を含み得る。
本方法200は、1つまたは複数のトレンチ310のそれぞれの底部の垂直側壁層312を除去する工程214をさらに含み得る。一態様において、1つまたは複数のトレンチ310のそれぞれの底部の垂直側壁層312を除去する工程は、RIEを含み得る。当業者であれば、1つまたは複数のトレンチ310のそれぞれの底部の垂直側壁層312を除去するための他の代替手段を認識し得る。
一態様において、本方法200は、第一エッチング停止層304と第二エッチング停止層306の間のシリコン層を除去する工程216をさらに含み得る。一態様において、第一エッチング停止層304と第二エッチング停止層306の間のシリコン層を除去する工程216は、ヒドラジンを用いてシリコン層をエッチングする工程を含み得る。本方法200は、ハードマスク層308を除去する工程218も含み得る。本方法200は、1つまたは複数のトレンチ310のそれぞれの内側の垂直側壁層312を除去する工程220をさらに含み得る。本方法200は、基板から上部シリコン層を取り外す工程221も含み得る。
一態様において、方法200によって形成されたシリコン基板は、機械的に柔軟であり得る。一態様において、方法200によって形成されたシリコン基板は、光学的に透明であり得る。方法200によって形成されたシリコン基板は、多孔性でもあり得る。別の態様において、方法200は、転写などのプロセスを全く用いることなしに、柔軟なシリコンの表面上に直接、高性能エレクトロニクスを製造するために使用することもできる。
図4および5は、方法200によって製造されたシリコン基板を示している。図4からわかるように、製造されたシリコン基板は、機械的に柔軟である。図5は、製造されたシリコン基板が光学的に透明であることを示している。
本明細書において開示しかつ権利を主張する方法のすべては、本開示を踏まえて、過度な実験を行なうことなく作製し実施することができる。本発明の機器および方法について、好適な態様の観点から説明してきたが、本発明の概念、趣旨、および範囲から逸脱することなく、本明細書において説明した方法、方法の工程、または方法の工程の順序に対して変形を適用することができることは、当業者には明らかであろう。さらに、開示された機器に対して変更を為すことができ、ならびに構成要素は、排除してもよく、または、同じまたは同様の結果が達成されるであろう本明細書において説明した構成要素で置換してもよい。当業者に明らかであるそのような同様の置換および変更はすべて、添付の特許請求の範囲によって定義される本発明の趣旨、範囲、および概念に含まれるものと見なされる。

Claims (28)

  1. シリコン基板を提供する工程；
    該シリコン基板内に第一エッチング停止層を形成する工程；
    該シリコン基板内に第二エッチング停止層を形成する工程；および
    第一エッチング停止層と第二エッチング停止層の間のシリコン基板を除去する工程
    を含む、シリコン基板を作製する方法。
  2. 前記シリコン基板が柔軟である、請求項1記載の方法。
  3. いかなる転写プロセスも用いることなく、柔軟なシリコン表面上に直接、高性能エレクトロニクスを製造するようにさらに構成された、請求項1記載の方法。
  4. 第一エッチング停止層を形成する工程がイオン注入を含む、請求項1記載の方法。
  5. 第二エッチング停止層を形成する工程がイオン注入を含む、請求項1記載の方法。
  6. 前記第一エッチング停止層がホウ素層を含む、請求項1記載の方法。
  7. 前記第二エッチング停止層がホウ素層を含む、請求項1記載の方法。
  8. 前記第一エッチング停止層および前記第二エッチング停止層の上に1つまたは複数のトレンチを形成する工程をさらに含む、請求項1記載の方法。
  9. 1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、請求項8記載の方法。
  10. 前記保護層の上にフォトレジスト層を形成する工程をさらに含む、請求項9記載の方法。
  11. 前記フォトレジスト層と、前記保護層と、前記シリコン基板の一部とをエッチングする工程をさらに含む、請求項10記載の方法。
  12. 前記フォトレジスト層を除去する工程をさらに含む、請求項11記載の方法。
  13. 前記1つまたは複数のトレンチのそれぞれの内側に垂直側壁層を形成する工程をさらに含む、請求項12記載の方法。
  14. 前記垂直側壁層の一部を除去する工程をさらに含む、請求項13記載の方法。
  15. 前記保護層を除去する工程をさらに含む、請求項14記載の方法。
  16. シリコン基板を提供する工程；
    該シリコン基板内に第一エッチング停止層を形成する工程；
    該シリコン基板内に第二エッチング停止層を形成する工程；および
    第一エッチング停止層と第二エッチング停止層の間のシリコン基板を除去する工程
    を含む方法によって形成された、シリコン基板。
  17. 機械的に柔軟な、請求項16記載のシリコン基板。
  18. 第一エッチング停止層を形成する工程がイオン注入を含む、請求項16記載のシリコン基板。
  19. 第二エッチング停止層を形成する工程がイオン注入を含む、請求項16記載のシリコン基板。
  20. 前記方法が、前記第一エッチング停止層および前記第二エッチング停止層の上に1つまたは複数のトレンチを形成する工程をさらに含む、請求項16記載のシリコン基板。
  21. 1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、請求項20記載のシリコン基板。
  22. 1つまたは複数のトレンチを形成する工程が、前記シリコン基板の上に保護層を形成する工程を含む、請求項21記載のシリコン基板。
  23. 前記方法が、前記保護層の上にフォトレジスト層を形成する工程をさらに含む、請求項22記載のシリコン基板。
  24. 前記方法が、前記フォトレジスト層と、前記保護層と、前記シリコン基板の一部とをエッチングする工程をさらに含む、請求項23記載のシリコン基板。
  25. 前記方法が、前記フォトレジスト層を除去する工程をさらに含む、請求項24記載のシリコン基板。
  26. 前記方法が、前記1つまたは複数のトレンチのそれぞれの内側に垂直側壁層を形成する工程をさらに含む、請求項25記載のシリコン基板。
  27. 前記方法が、前記垂直側壁層の一部を除去する工程をさらに含む、請求項26記載のシリコン基板。
  28. 前記方法が、前記保護層を除去する工程をさらに含む、請求項27記載のシリコン基板。
JP2014526144A 2011-08-15 2012-08-15 機械的に柔軟なシリコン基板の製造方法 Active JP5890904B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161523606P 2011-08-15 2011-08-15
US61/523,606 2011-08-15
PCT/US2012/046205 WO2013009833A1 (en) 2011-07-11 2012-07-11 Integrated circuit manufacturing for low-profile and flexible devices
USPCT/US2012/046205 2012-07-11
PCT/US2012/050847 WO2013025748A1 (en) 2011-08-15 2012-08-15 Method for producing mechanically flexible silicon substrate

Publications (2)

Publication Number Publication Date
JP2014529890A true JP2014529890A (ja) 2014-11-13
JP5890904B2 JP5890904B2 (ja) 2016-03-22

Family

ID=47715442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014526144A Active JP5890904B2 (ja) 2011-08-15 2012-08-15 機械的に柔軟なシリコン基板の製造方法

Country Status (6)

Country Link
US (1) US9520293B2 (ja)
EP (1) EP2745309A1 (ja)
JP (1) JP5890904B2 (ja)
KR (1) KR101599162B1 (ja)
CN (2) CN103890906B (ja)
WO (1) WO2013025748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082272A (ko) * 2016-01-06 2017-07-14 엘지이노텍 주식회사 수광 모듈 및 그를 포함하는 먼지 센서

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017125852A1 (en) 2016-01-19 2017-07-27 King Abdullah University Of Science And Technology Wearable electronics formed on intermediate layer on textiles
WO2017149455A1 (en) 2016-02-29 2017-09-08 King Abdullah University Of Science And Technology Sticker electronics
US20190047210A1 (en) 2016-04-08 2019-02-14 King Abdullah University Of Science And Technology Embedding complex objects with 3d printing
US10580664B2 (en) 2016-05-16 2020-03-03 King Abdullah University Of Science And Technology Decal electronics for printed high performance CMOS electronic systems
WO2018069780A1 (en) 2016-10-11 2018-04-19 King Abdullah University Of Science And Technology Activatable electronic component destruction device
WO2019077418A1 (en) 2017-10-16 2019-04-25 King Abdullah University Of Science And Technology PILULAR WITH INTEGRATED CONTROL SYSTEM
US11327063B2 (en) 2017-10-16 2022-05-10 King Abdullah University Of Science And Technology Sensor system, method of production, and sensor deployment system
CN110854154B (zh) * 2019-11-18 2024-04-30 佛山市国星半导体技术有限公司 一种硅基微型led芯片及其制作方法
WO2022064329A1 (en) 2020-09-28 2022-03-31 King Abdullah University Of Science And Technology Combined wireless and body channel communication system for physiological data collection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227527A (ja) * 2006-02-22 2007-09-06 Sharp Corp 光電変換素子の製造方法
JP2008187061A (ja) * 2007-01-31 2008-08-14 Elpida Memory Inc 積層メモリ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
JP4147577B2 (ja) 2002-07-18 2008-09-10 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6919259B2 (en) * 2002-10-21 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method for STI etching using endpoint detection
JP3813123B2 (ja) * 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
CN1697140A (zh) * 2004-05-10 2005-11-16 中国科学院半导体研究所 湿法腐蚀两步法制备超薄柔性硅衬底的腐蚀工艺
JP2006128547A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 半導体装置及びその製造方法
DE102005052055B3 (de) * 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7923345B2 (en) 2005-12-22 2011-04-12 Nxp B.V. Methods relating to trench-based support structures for semiconductor devices
JP5345404B2 (ja) 2006-03-14 2013-11-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路の製造方法
US7494856B2 (en) * 2006-03-30 2009-02-24 Freescale Semiconductor, Inc. Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor
KR100753083B1 (ko) * 2006-04-28 2007-08-31 주식회사 하이닉스반도체 반도체소자의 리세스채널 형성 방법
JP2008053250A (ja) 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US8661634B2 (en) 2009-07-06 2014-03-04 KAIST (Korea Advanced Institute of Science and Technology Method of manufacturing a flexible piezoelectric device
US8367544B2 (en) * 2009-10-20 2013-02-05 International Business Machines Corporation Self-aligned patterned etch stop layers for semiconductor devices
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227527A (ja) * 2006-02-22 2007-09-06 Sharp Corp 光電変換素子の製造方法
JP2008187061A (ja) * 2007-01-31 2008-08-14 Elpida Memory Inc 積層メモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014048537; Ｃｈｈａｂｒａ，Ｂ．　ｅｔ　ａｌ: '１２．４％　ｅｆｆｉｃｉｅｎｔ　ｆｒｅｅｓｔａｎｄｉｎｇ　３０muｍ　ｕｌｔｒａ-ｔｈｉｎ　ｓｉｌｉｃｏｎ　ｓｏｌａｒ　ｃｅｌｌ　ｕｓｉｎｇ　ａ-Ｓｉ／ｃ-Ｓｉ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ' Ｃｏｎｆｅｒｅｎｃｅ　Ｒｅｃｏｒｄ　ｏｆ　ｔｈｅ　ＩＥＥＥＥ　Ｐｈｏｔｏｖｏｌｔａｉｃ　Ｓｐｅｃｉａｌｉｓｔｓ　Ｃｏｎｆｅｒｅｎｃｅ , 20100620, ｐ．１３２５-１３２９, ＩＥＥＥ *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082272A (ko) * 2016-01-06 2017-07-14 엘지이노텍 주식회사 수광 모듈 및 그를 포함하는 먼지 센서
KR102462995B1 (ko) * 2016-01-06 2022-11-03 엘지이노텍 주식회사 수광 모듈 및 그를 포함하는 먼지 센서

Also Published As

Publication number Publication date
JP5890904B2 (ja) 2016-03-22
CN107424913A (zh) 2017-12-01
EP2745309A1 (en) 2014-06-25
CN103890906A (zh) 2014-06-25
KR101599162B1 (ko) 2016-03-02
KR20140063702A (ko) 2014-05-27
CN103890906B (zh) 2017-06-09
US20140239459A1 (en) 2014-08-28
WO2013025748A1 (en) 2013-02-21
US9520293B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
JP5890904B2 (ja) 機械的に柔軟なシリコン基板の製造方法
US7622342B2 (en) Method of fabricating back-illuminated imaging sensors
JP6360194B2 (ja) ＳｉＧｅＣ層をエッチストップとする接合型半導体構造
JP5524817B2 (ja) 薄いｓｏｉデバイスの製造
TW201130731A (en) silicon nanostructures and method for producing the same and application thereof
US20110037142A1 (en) Soi wafer and method for forming the same
US9209083B2 (en) Integrated circuit manufacturing for low-profile and flexible devices
JP2009152394A (ja) 半導体装置及びその製造方法
CN104425494B (zh) 用于替换栅极流程的内部l间隔件
CN106800273A (zh) 一种在基片背面形成标记的方法
JP2009076729A5 (ja)
CN103407958A (zh) 埋层腔体型soi的制造方法
CN104003350B (zh) 一种体硅谐振式压力传感器的圆片级真空封装方法
CN102749680A (zh) 光栅耦合器制造方法以及半导体器件装置方法
KR100583429B1 (ko) 가요성 단결정 필름 및 그 제조 방법
US9082716B2 (en) Method of manufacturing semiconductor device
US7923353B2 (en) Gettering method and a wafer using the same
US20110039397A1 (en) Structures and methods to separate microchips from a wafer
JP2000150379A (ja) 結晶質半導体層を有する積層体の製造方法
JP4959552B2 (ja) 可撓性単結晶フィルム及びその製造方法
KR20130116629A (ko) 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법
US20210257395A1 (en) Method for silicon nanosensor manufacturing and integration with cmos process
Kumaresan et al. Technologies for realisation of ultra-thin chips
JP2014150248A (ja) 素子形成用基板の作製方法
JP2011075400A (ja) 圧力センサおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160219

R150 Certificate of patent or registration of utility model

Ref document number: 5890904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250