CN106800273A

CN106800273A - 一种在基片背面形成标记的方法

Info

Publication number: CN106800273A
Application number: CN201510837261.3A
Authority: CN
Inventors: 张挺; 顾佳烨; 邱鹏
Original assignee: Shanghai Industrial Utechnology Research Institute
Current assignee: Shanghai Industrial Utechnology Research Institute
Priority date: 2015-11-26
Filing date: 2015-11-26
Publication date: 2017-06-06

Abstract

本申请提供一种在基片背面形成标记的方法，该方法包括：在第一基片的正面形成具有第一深度的第一槽；从所述第一基片的背面对所述第一基片进行减薄处理，直到从所述第一基片的背面露出所述第一槽。根据本申请，能够在基片的背面形成对准标记和/或基片标记，由此，对于键合后的基片，可以根据基片背面的标记进行对准操作，从而避免使用双面对准光刻机，降低了成本，并且能够避免误操作，从而极大地提高产品的良率。

Description

一种在基片背面形成标记的方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种在基片背面形成标记的方法。

背景技术

微机电系统(Micro-Electronic-Mechanical-System，MEMS)的制造过程中，通常需要用到熔融键合(fusion bonding)和共晶键合(Eutectic Bonding)。在键合结束后，由于光刻对准标记往往位于键合界面，所以键合后的晶圆表面没有任何的对准标记或晶圆标记(wafer ID)，在后续的工艺，例如减薄、开窗、封装、划片等工艺中，必须使用双面对准光刻机进行对准操作，将对准标记转移到键合后晶圆的表面，以便进行后续工艺。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

本申请的发明人发现，对于键合后的晶圆，由于使用双面对准光刻机进行对准操作，因而其成本较高，并且非常容易出错，降低了产品的良率。

本申请提供一种在基片背面形成标记的方法，该方法能够在基片的背面形成对准标记和/或基片标记，由此，对于键合后的基片，可以根据基片背面的标记进行对准操作，从而避免使用双面对准光刻机，降低了成本，并且能够避免误操作，从而极大地提高产品的良率。

根据本申请实施例的一个方面，提供一种在基片背面形成标记的方法，该方法包括：

在第一基片的正面形成具有第一深度的第一槽；以及

从所述第一基片的背面对所述第一基片进行减薄处理，直到从所述第一基片的背面露出所述第一槽。

根据本申请实施例的另一个方面，其中，该方法还包括：

在对所述第一基片进行减薄处理前，从所述第一基片的正面向所述第一槽内填充介质材料，所述介质材料与所述第一基片具有不同的光学特性。

根据本申请实施例的另一个方面，其中，所述介质材料是氧化物、氮化物、金属、或氧化物和氮化物的混合物。

根据本申请实施例的另一个方面，其中，该方法还包括：

在对所述第一基片进行减薄处理前，在第一基片的正面形成第一半导体元件；以及

将形成有第二半导体元件的第二基片与具有所述第一半导体元件的所述第一基片键合，其中，所述第一基片的背面背对所述第二基片。

根据本申请实施例的另一个方面，其中，在第一基片的正面形成第一半导体元件包括：

在所述第一基片的正面形成包括突起和/或空腔的微机电结构；以及

将所述第一基片的正面与第三基片键合，以形成所述第一半导体元件。

根据本申请实施例的另一个方面，其中，所述第一基片经由所述第三基片而与所述第二基片键合。

根据本申请实施例的另一个方面，其中，所述第一槽的位置对应于所述第一基片与所述第二基片键合的位置。

根据本申请实施例的另一个方面，其中，所述第二半导体元件包括专用集成电路，其用于驱动所述第一半导体元件。

根据本申请实施例的另一个方面，其中，所述第一槽从所述第一基片的背面露出的部分形成为对准标记和基片标记中的至少一者。

根据本申请实施例的另一个方面，其中，所述第一深度为100-300微米，并且所述第一深度小于所述第一基片的厚度。

本申请的有益效果在于：该方法能够在基片的背面形成对准标记和/或基片标记，由此，对于键合后的基片，可以根据基片背面的标记进行对准操作，从而避免使用双面对准光刻机，降低了成本，并且能够避免误操作，从而极大地提高产品的良率。

参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本实施例中在基片背面形成标记的方法的一个流程图；

图2(a)-图2(f)分别是在基片背面形成标记的方法的每个步骤所对应的基片的剖面示意图。

具体实施方式

参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。

在本申请中，为了说明方便，将第一基片的设置半导体元件的面称为“正面”，将第一基片的与该“正面”相对的面称为“背面”，由此，“上”方向是指从“背面”指向“正面”的方向，“下”方向与“上”方向相反。在本申请中，“上”和“下”的设定是相对而言，仅是为了说明方便，并不代表第一基片在制造和使用时的方位。

在本申请中，第一基片和/或第二基片可以是半导体制造领域中常用的晶圆，例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride，GaN)晶圆等，本申请对此并不限制。

实施例1

本申请实施例1提供一种在基片背面形成标记的方法，图1是该方法的一个示意图，如图1所示，该方法可以包括：

S101、在第一基片的正面形成具有第一深度的第一槽；

S102、从第一基片的背面对第一基片进行减薄处理，直到从第一基片的背面露出该第一槽。

根据本实施例的方法，能够在基片的背面形成露出的第一槽，由此，即使在将该基片的正面进行键合而导致正面的标记被遮盖的情况下，也能够根据从基片的背面露出的第一槽，进行基片的对准和/或识别，从而避免使用双面对准光刻机，降低了成本，并且能够避免误操作，极大地提高产品的良率。

在本实施例中，该第一槽从第一基片的背面露出的部分可以形成为对准标记和基片标记(wafer ID)中的至少一者，由此，通过从第一基片的背面露出的第一槽的部分，可以对第一基片进行对准和/或识别。

在本实施例中，该第一深度小于该第一基片的厚度，例如，该第一槽的第一深度可以为100-300微米。因此，在本申请中，是通过结合正面刻蚀和背面减薄，使第一槽纵向贯穿第一基片，效率较高且成本较低。而如果仅通过正面蚀刻的方式来刻穿第一基片，其正面蚀刻所耗费的时间和成本将大大增加。

如图1所示，在本实施例中，在步骤S102之前，还可以具有如下的步骤S103：

S103、从所述第一基片的正面向第一槽内填充介质材料，该介质材料与该第一基片具有不同的光学特性。

在本实施例的步骤S103中，由于介质材料与第一基片具有不同的光学特性，当该第一槽从第一基片的背面露出时，能够容易地识别出该第一槽中的介质材料，从而提高该第一槽的辨识度。在本实施例中，该介质材料例如可以是氧化物、氮化物、或氧化物和氮化物的混合物、或金属等。

此外，在向第一槽内填充介质材料之后，可以对该第一基片的正面进行抛光处理，例如化学机械抛光(CMP)处理，以使第一基片的正面平整。

在本实施例中，可以在步骤S102之后，将背面露出该第一槽的该第一基片的正面与其它的基片进行键合并进行其它处理，以制造半导体器件。

当然，本实施例并不限于此，也可以在步骤S102之前，将该第一基片与其它基片进行键合，并且在键合之后进行步骤S102，对第一基片的背面进行减薄处理。例如，如图1所示，在步骤S102之前，还可以具有步骤S104和S105：

S104、在第一基片的正面形成第一半导体元件；

S105、将形成有第二半导体元件的第二基片与具有第一半导体元件的第一基片键合，其中，该第一基片的背面背对该第二基片。

在本实施例中，该第一半导体元件例如可以是微机电结构，或者是电路结构等。

在第一半导体元件是微机电结构的情况下，S104例如可以包括如下的形成第一半导体元件的步骤：

A、在第一基片的正面形成包括突起(bump)和/或空腔(cavity)的微机电结构；以及

B、将第一基片的正面与第三基片键合，以形成该第一半导体元件。

当采用上述步骤A和B来形成第一半导体元件时，可以将第三基片的背对第一基片的面与第二基片键合，以实现第一基片与第二基片的键合，也就是说，第一基片经由第三基片而与第二基片键合。

在本实施例中，第二半导体元件例如可以是专用集成电路(ASIC)，该专用集成电路例如可以用于驱动该第一半导体元件。

在本实施例中，该第一槽在第一基片中的位置可以对应于第一基片与第二基片键合的位置。由于该第一基片在键合位置处的变形较小，所以在对第一基片进行减薄处理后，从第一基片的背面露出的第一槽的变形量较小，由此，能够提高从第一基片的背面进行对准的精度。

需要说明的是，在图1的实施方式中，S104位于S103之后，但本实施例并不限于此，可以根据第一基片上的第一半导体元件的制造方法，调整S104与S101的顺序例如，在其它的一些处理中，S104可以先于S101，或者，S104和S101可以同时进行。

下面，结合具体实例和图2，详细说明本实施例的在基片背面形成标记的一个具体实施方式，其中，图2(a)-图2(f)分别是每个步骤所对应的基片的剖面示意图。

在该实施方式中，该第一基片和第二基片可以都是硅晶圆。

该实施方式的步骤如下：

(1)如图2(a)所示，采用深刻蚀方法，在第一基片1的正面11形成第一槽111，其中，该第一槽111的深度为100-300微米；

(2)如图2(b)所示，将介质材料D填充入第一槽111，如氧化物、氮化物、或者氧化物和氮化物的混合物、或金属材料，随后对第一基片1的正面11进行化学机械抛光(CMP)，其中，填充的介质材料与第一基片1相比有明显光学特性差异；

(3)如图2(c)所示，在第一基片1的正面11进行处理，以形成空腔(cavity)112和突起部(bump)113等；

(4)如图2(d)所示，将第一基片1的正面11与第三基片3进行键合，例如熔融键合(fusion bonding)，其中，键合后的第三基片3具有硅衬底层31和位于该硅衬底层表面的氧化层32，由此，在第一基片1的正面11形成了空腔绝缘体上硅(cavity SOI)结构114，该空腔绝缘体上硅(cavity SOI)结构114作为形成于该第一基片正面的该第一半导体元件；

(5)如图2(e)所示，将第二基片2与第三基片3键合，例如可以在第二基片2和第三基片3的表面分别形成键合材料4，进行共晶键合(Eutectic bonding)，其中，该键合材料4例如可以是GeAl，该第二基片2例如可以是带有ASIC驱动电路的CMOS晶圆；

(6)如图2(f)所示，从第一基片1的背面12对该第一基片1进行减薄处理，从第一基片1的背面12露出第一槽111，该露出的第一槽可以形成为对准标记和/或晶圆ID，用于对第一基片1进行背面对准和识别。

以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims

1.一种在基片背面形成标记的方法，其特征在于，该方法包括：

在第一基片的正面形成具有第一深度的第一槽；以及

2.如权利要求1所述的在基片背面形成标记的方法，其特征在于，该方法还包括：

3.如权利要求2所述的在基片背面形成标记的方法，其特征在于：

所述介质材料是氧化物、氮化物、氧化物和氮化物的混合物、或金属。

4.如权利要求1所述的在基片背面形成标记的方法，其特征在于，该方法还包括：

5.如权利要求4所述的在基片背面形成标记的方法，其特征在于，在第一基片的正面形成第一半导体元件包括：

6.如权利要求5所述的在基片背面形成标记的方法，其特征在于：

所述第一基片经由所述第三基片而与所述第二基片键合。

7.如权利要求4所述的在基片背面形成标记的方法，其特征在于：

所述第一槽的位置对应于所述第一基片与所述第二基片键合的位置。

8.如权利要求4所述的在基片背面形成标记的方法，其特征在于：

所述第二半导体元件包括专用集成电路，其用于驱动所述第一半导体元件。

9.如权利要求1所述的在基片背面形成标记的方法，其特征在于：

所述第一槽从所述第一基片的背面露出的部分形成为对准标记和基片标记中的至少一者。

10.如权利要求1所述的在基片背面形成标记的方法，其特征在于：

所述第一深度小于所述第一基片的厚度。