CN113808985B - 一种异质衬底薄膜转移对准方法 - Google Patents

一种异质衬底薄膜转移对准方法 Download PDF

Info

Publication number
CN113808985B
CN113808985B CN202111026103.1A CN202111026103A CN113808985B CN 113808985 B CN113808985 B CN 113808985B CN 202111026103 A CN202111026103 A CN 202111026103A CN 113808985 B CN113808985 B CN 113808985B
Authority
CN
China
Prior art keywords
alignment mark
target substrate
alignment
substrate
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111026103.1A
Other languages
English (en)
Other versions
CN113808985A (zh
Inventor
戴家赟
王飞
黄旼
潘斌
孔月婵
朱健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202111026103.1A priority Critical patent/CN113808985B/zh
Publication of CN113808985A publication Critical patent/CN113808985A/zh
Application granted granted Critical
Publication of CN113808985B publication Critical patent/CN113808985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种异质衬底薄膜转移对准方法，通过两次背面套刻和标记转移，解决了异质衬底集成薄膜材料的便捷有效的对准问题；通过两次背面套刻，将转移的薄膜材料和目标衬底器件纳入到同一对准参照系中，为后续基于标准微电子工艺的异质集成技术奠定基础，有助于进一步提升异质集成精度和集成密度。

Description

一种异质衬底薄膜转移对准方法
技术领域
本发明属于半导体工艺技术领域，特别涉及了一种薄膜转移对准方法。
背景技术
不同材料和不同结构的器件具有各自独特的性能优势，将这些材料通过键合等技术手段集成到同一衬底上后，能够融合发挥不同材料器件的性能优势，获得更好的综合性能。为了实现更高密度的集成和更高精度的互连，其中一种技术手段是将GaAs、InP、GaN、SiC、LiNbO3等功能薄膜键合转移到某一目标衬底，然后进行集成器件电路等结构的制备。然而，InP、GaAs等薄膜材料材料在可见光下并不透明，此外不同掺杂也使得部分材料在红外光下不透明，导致目标衬底上的标记无法被直接检测和使用。
针对这一问题，需要开发一种异质衬底薄膜转移对准方法，来解决异质衬底集成不同半导体材料器件的高精度对准问题。
发明内容
为了解决上述背景技术提到的技术问题，本发明提出了一种异质衬底薄膜转移对准方法，解决转移集成到其他衬底的异质材料薄膜上的结构与目标衬底上原有器件结构的对准问题。
为了实现上述技术目的，本发明的技术方案为：
一种异质衬底薄膜转移对准方法，包括以下步骤：
（1）在目标衬底正面完成器件电路的制备和对准标记A阵列的制备；
（2）在目标衬底背面，通过双面套刻完成对准标记B阵列的制备，其中对准标记B与对准标记A相互匹配；
（3）将待转移薄膜材料从原始衬底剥离转移到目标衬底正面；
（4）在转移至目标衬底上的薄膜材料正面，利用目标衬底背面的对准标记B，通过双面套刻，定位出目标衬底正面的对准标记A位置，并刻蚀掉该位置的薄膜材料，暴露出对准标记A阵列；
（5）利用对准标记A阵列，通过标准微电子工艺进行半导体器件流片以及与目标衬底器件结构的异质互连。
基于上述技术方案的优选方案，所述目标衬底的材质包括但不限于InP、GaAs、GaN、Si、SiC或金刚石。
基于上述技术方案的优选方案，其特征在于，所述目标衬底采用标准晶圆或者长度不超过5cm的小片。
基于上述技术方案的优选方案，在目标衬底正面制备的器件电路包括Si CMOS、SiPIN、Si BJT、InP HBT、GaAs HBT、GaN HEMT、SiC MOS、Ga2O3 MOS和LiNbO3 SAW中的一种及其相应的匹配传输电路。
基于上述技术方案的优选方案，在目标衬底正面制备的器件电路的最小重复单元尺寸范围为100μm到20000μm。
基于上述技术方案的优选方案，对准标记A的形状为条形、十字形或米字形，尺寸范围为50μm×50μm至1000μm×1000μm，对准标记A阵列的间距在目标衬底正面制备的器件电路的最小重复单元的尺寸相同。
基于上述技术方案的优选方案，对准标记B的形状为条形、十字形或米字形，尺寸范围为50μm×50μm至1000μm×1000μm，对准标记B阵列的间距与对准标记A阵列的间距一致。
基于上述技术方案的优选方案，所述待转移薄膜材料包括但不限于Si、InP、GaAs、GaN、SiC、Ga2O3或LiNbO3。
基于上述技术方案的优选方案，转移后的薄膜材料的厚度范围为50nm至20μm。
基于上述技术方案的优选方案，将待转移薄膜材料从原始衬底剥离转移到目标衬底正面的方式包括先剥离再键合的方式以及先键合再剥离的方式。
采用上述技术方案带来的有益效果：
本发明通过两次背面套刻和标记转移，解决了异质衬底集成薄膜材料的便捷有效的对准问题，通过两次背面套刻，将转移的薄膜材料和目标衬底器件纳入到同一对准参照系中，为后续基于标准微电子工艺的异质集成技术奠定基础，有助于进一步提升异质集成精度和集成密度。
附图说明
图1是本发明方法的流程图；
图2是目标衬底晶圆、待转移材料晶圆俯视示意图；
图3是在目标衬底晶圆上完成器件电路结构制备的示意图；
图4是对准标记A和对准标记B示意图；
图5是转移后的集成结构剖面示意图；
图6是利用对准标记B定位并刻蚀暴露出对准标记A的剖面示意图；
图7是利用对准标记B定位并刻蚀暴露出对准标记A的俯视示意图。
具体实施方式
以下将结合附图，对本发明的技术方案进行详细说明。
本发明设计了一种异质衬底薄膜转移对准方法，如图1所示，步骤如下：
步骤S01，在目标衬底正面完成器件电路的制备和对准标记A阵列的制备；
步骤S02，在目标衬底背面，通过双面套刻完成对准标记B阵列的制备，其中对准标记B与对准标记A相互匹配；
步骤S03，将待转移薄膜材料从原始衬底剥离转移到目标衬底正面；
步骤S04，在转移至目标衬底上的薄膜材料正面，利用目标衬底背面的对准标记B，通过双面套刻，定位出目标衬底正面的对准标记A位置，并刻蚀掉该位置的薄膜材料，暴露出对准标记A阵列；
步骤S05，利用对准标记A阵列，通过标准微电子工艺进行半导体器件流片以及与目标衬底器件结构的异质互连。
优选地，在如图2左图所示的目标衬底201上完成器件电路的制备，目标衬底201的材料类型包括但不限于InP、GaAs、GaN、Si、SiC、Diamond等半导体材料中的一种，本实施例中为SiC材料。
优选地，如图2左图所示的目标衬底201大小可以为2英寸、3英寸、4英寸、5英寸和8英寸等标准晶圆，也可以为长度不超过5cm的小片，本实施例中为4英寸晶圆。
优选地，在如图2左图所示的目标衬底201上完成的器件电路结构包括但不限于SiCMOS、Si PIN、Si BJT、InP HBT、GaAs HBT、GaN HEMT、SiC MOS、Ga2O3 MOS、LiNbO3 SAW等半导体器件中的一种及相应的匹配传输电路，本实施例中为SiC衬底及衬底上的无源匹配电路。
优选地，所述目标衬底201上的器件电路的最小重复单元301尺寸范围为100μm到20000μm。本实施例中为1000μm×1000μm，完成器件电路制备后的目标衬底如图3所示。
优选地，所述对准标记A的形状为条形、十字形、米字形等特殊形状，如图4的左图所示，对准标记A的尺寸大小范围为50μm×50μm到200μm×200μm之间，本实施例中为100μm×100μm。对准标记A阵列的间隔距离与目标衬底上器件电路的最小重复单元301的尺寸一致，距离大小为100μm到20000μm，本实施例中为x方向10000μm，y方向8000μm。
如图5所示，在上述步骤S02中，通过双面套刻，在目标衬底的背面制备出与正面对准标记A相匹配的对准标记B。优选地，所述对准标记B与对准标记A相互套刻，其形状为条形、十字形、米字形等特殊形状，如图4右图所示，对准标记B的尺寸大小范围为50μm×50μm到1000μm×1000μm之间，本实施例中为500μm×200μm。对准标记B阵列的间隔距离与目标衬底上器件电路的最小重复单元的尺寸以及对准标记A的间距一致，尺寸范围为100μm到20000μm，本实施例中为x方向10000μm，y方向8000μm。
优选地，所述的待转移薄膜材料202如图2右图所示，包括但不限于Si、InP、GaAs、GaN、SiC、Ga2O3、LiNbO3等半导体材料中的一种，本实施例中外延层材料为InP HBT材料。
优选地，转移后的薄膜材料202的厚度为50nm到20μm之间；
优选地，所述待转移薄膜材料202从原始衬底剥离转移到目标衬底201正面的方法包括但不限于先剥离再键合、先键合再剥离等方式，本实施例中为先将待转移薄膜材料衬底正面朝上与临时载片贴合，然后对待转移薄膜衬底背面进行减薄减薄至一定厚度，接着通过干法刻蚀至刻蚀停止层，然后去除停止层直至薄膜材料，然后将临时载片支撑的薄膜材料202与目标衬底永久键合，永久键合后与临时载片分离，转移后的集成结构剖面示意图如图5所示。
如图6和图7所示，在上述步骤S04中，通过接触式光刻机，利用对准标记B，在转移至目标衬底上的半导体材料薄膜正面，通过双面光刻套刻，定位出相应目标衬底正面的对准标记A的位置。然后通过刻蚀或者腐蚀等方法去除窗口601中的半导体外延层材料和停止层材料，从而暴露出对准标记A。其中图7的上半部分展示的是在目标衬底201上曝光窗口的示意图，而图7下半部分展示的是光刻曝光图形的放大细节。本实施例中，通过磷酸系溶液腐蚀去除InP HBT材料，通过盐酸系材料腐蚀去除InGaAs停止层。
优选地，曝光窗口601的长宽不小于对准标记A和对准标记B的尺寸，本实施例中曝光窗口601的尺寸为1000μm×1000μm。
在上述步骤S05中，优选地，通过步进式光刻机来识别对准标记A，并进行套刻，然后通过标准微电子工艺，在转移后的薄膜材料正面进行器件流片及其与目标衬底上器件结构的异质互连。
实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (10)

1.一种异质衬底薄膜转移对准方法，其特征在于，包括以下步骤：
（1）在目标衬底正面完成器件电路的制备和对准标记A阵列的制备；
（2）在目标衬底背面，通过双面套刻完成对准标记B阵列的制备，其中对准标记B与对准标记A相互匹配；
（3）将待转移薄膜材料从原始衬底剥离转移到目标衬底正面；
（4）在转移至目标衬底上的薄膜材料正面，利用目标衬底背面的对准标记B，通过双面套刻，定位出目标衬底正面的对准标记A位置，并刻蚀掉该位置的薄膜材料，暴露出对准标记A阵列；
（5）利用对准标记A阵列，通过标准微电子工艺进行半导体器件流片以及与目标衬底器件结构的异质互连。
2.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，所述目标衬底的材质包括InP、GaAs、GaN、Si、SiC或金刚石。
3.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，所述目标衬底采用标准晶圆或者长度不超过5cm的小片。
4.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，在目标衬底正面制备的器件电路包括Si CMOS、Si PIN、Si BJT、InP HBT、GaAs HBT、GaN HEMT、SiC MOS、Ga2O3MOS和LiNbO3中的一种及其相应的匹配传输电路。
5.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，在目标衬底正面制备的器件电路的最小重复单元尺寸范围为100μm到20000μm。
6.根据权利要求5所述异质衬底薄膜转移对准方法，其特征在于，对准标记A的形状为条形、十字形或米字形，尺寸范围为50μm×50μm至1000μm×1000μm，对准标记A阵列的间距与目标衬底正面制备的器件电路的最小重复单元的尺寸相同。
7.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，对准标记B的形状为条形、十字形或米字形，尺寸范围为50μm×50μm至1000μm×1000μm，对准标记B阵列的间距与对准标记A阵列的间距一致。
8.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，所述待转移薄膜材料包括Si、InP、GaAs、GaN、SiC、Ga2O3或LiNbO3。
9.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，转移后的薄膜材料的厚度范围为50nm至20μm。
10.根据权利要求1所述异质衬底薄膜转移对准方法，其特征在于，将待转移薄膜材料从原始衬底剥离转移到目标衬底正面的方式包括先剥离再键合的方式以及先键合再剥离的方式。
CN202111026103.1A 2021-09-02 2021-09-02 一种异质衬底薄膜转移对准方法 Active CN113808985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111026103.1A CN113808985B (zh) 2021-09-02 2021-09-02 一种异质衬底薄膜转移对准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111026103.1A CN113808985B (zh) 2021-09-02 2021-09-02 一种异质衬底薄膜转移对准方法

Publications (2)

Publication Number Publication Date
CN113808985A CN113808985A (zh) 2021-12-17
CN113808985B true CN113808985B (zh) 2024-06-11

Family

ID=78942249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111026103.1A Active CN113808985B (zh) 2021-09-02 2021-09-02 一种异质衬底薄膜转移对准方法

Country Status (1)

Country Link
CN (1) CN113808985B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1531366A2 (en) * 2003-11-14 2005-05-18 International Business Machines Corporation Back to front alignment with latent imaging
CN101279710A (zh) * 2007-04-06 2008-10-08 台湾积体电路制造股份有限公司 晶圆背面对准的重叠对准精度的判断方法及其晶圆
CN101685275A (zh) * 2008-09-25 2010-03-31 上海华虹Nec电子有限公司 对准标记及制作方法以及其探测装置
JP2010164675A (ja) * 2009-01-14 2010-07-29 Dainippon Printing Co Ltd フォトマスクブランクス、フォトマスクの位置合わせ方法、両面フォトマスクの製造方法
CN103531510A (zh) * 2013-10-24 2014-01-22 华东光电集成器件研究所 一种半导体电路p+外延图形的转移对准光刻方法
CN105645347A (zh) * 2014-11-18 2016-06-08 无锡华润上华半导体有限公司 体硅微加工工艺的定位方法
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法
CN109817559A (zh) * 2019-01-31 2019-05-28 成都海威华芯科技有限公司 一种用于晶圆加工的双面对准工艺方法
CN112542413A (zh) * 2020-12-03 2021-03-23 中国电子科技集团公司第五十五研究所 一种异质衬底半导体薄膜器件对准方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273455A1 (en) * 2011-04-29 2012-11-01 Clean Energy Labs, Llc Methods for aligned transfer of thin membranes to substrates
US8822309B2 (en) * 2011-12-23 2014-09-02 Athenaeum, Llc Heterogeneous integration process incorporating layer transfer in epitaxy level packaging

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1531366A2 (en) * 2003-11-14 2005-05-18 International Business Machines Corporation Back to front alignment with latent imaging
CN101279710A (zh) * 2007-04-06 2008-10-08 台湾积体电路制造股份有限公司 晶圆背面对准的重叠对准精度的判断方法及其晶圆
CN101685275A (zh) * 2008-09-25 2010-03-31 上海华虹Nec电子有限公司 对准标记及制作方法以及其探测装置
JP2010164675A (ja) * 2009-01-14 2010-07-29 Dainippon Printing Co Ltd フォトマスクブランクス、フォトマスクの位置合わせ方法、両面フォトマスクの製造方法
CN103531510A (zh) * 2013-10-24 2014-01-22 华东光电集成器件研究所 一种半导体电路p+外延图形的转移对准光刻方法
CN105645347A (zh) * 2014-11-18 2016-06-08 无锡华润上华半导体有限公司 体硅微加工工艺的定位方法
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法
CN109817559A (zh) * 2019-01-31 2019-05-28 成都海威华芯科技有限公司 一种用于晶圆加工的双面对准工艺方法
CN112542413A (zh) * 2020-12-03 2021-03-23 中国电子科技集团公司第五十五研究所 一种异质衬底半导体薄膜器件对准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Extended front-to-back alignment capability for MEMS/MOEMS applications;Cheng-Qun Gui et.al;Emerging Lithographic Technologies VI;20020731;第867-873页 *
图像处理在双面光刻机中的应用;李久芳等;《电子工业专用设备》(第第143期期);第57-60页 *

Also Published As

Publication number Publication date
CN113808985A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
US12074213B2 (en) Methods and devices for fabricating and assembling printable semiconductor elements
US9666523B2 (en) Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
CN103021921A (zh) 用于制造集成电路系统的方法
CN109216169B (zh) 半导体晶片背面图案与正面图案精确对准的方法
US20040219803A1 (en) Arrangement for transferring information/structures to wafers
CN111199951B (zh) 半导体器件及其制作方法、对位标记的制作方法
CN112542413B (zh) 一种异质衬底半导体薄膜器件对准方法
CN113808985B (zh) 一种异质衬底薄膜转移对准方法
CN109920727B (zh) 在侧向外延薄膜上自对准形成图形及制备外延材料的方法
US11545474B2 (en) Method and system for transferring alignment marks between substrate systems
CN114284243A (zh) 键合用晶圆、键合结构以及键合方法
CN101354528B (zh) 掩模以及相关的光刻方法
CN110161809B (zh) 一种改进光刻胶粘结性的结构及其方法
US5932379A (en) Repairing fractured wafers in semiconductor manufacturing
CN114068312A (zh) 使用背侧掩模层的管芯可追溯性
US11049816B2 (en) Alignment mark and semiconductor device, and fabrication methods thereof
CN112510016B (zh) 半导体器件及其制造方法
US20070184580A1 (en) Method of making a small substrate compatible for processing
Anand et al. Towards Heterogeneous Integration of InP on Si via Micro Transfer Printing by direct adhesion
CN114927458A (zh) 芯片转移方法、Micro-LED显示器件及制作方法
JPH04116133U (ja) 半導体装置
JP2000252238A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant