CN103531510A - 一种半导体电路p+外延图形的转移对准光刻方法 - Google Patents

一种半导体电路p+外延图形的转移对准光刻方法 Download PDF

Info

Publication number
CN103531510A
CN103531510A CN201310505350.9A CN201310505350A CN103531510A CN 103531510 A CN103531510 A CN 103531510A CN 201310505350 A CN201310505350 A CN 201310505350A CN 103531510 A CN103531510 A CN 103531510A
Authority
CN
China
Prior art keywords
alignment mark
photoetching
alignment
pattern
mask plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310505350.9A
Other languages
English (en)
Inventor
李苏苏
丁继洪
陈博
姜楠
吕东锋
于航
简崇玺
张明浩
陈计学
郭群英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No 214 Institute of China North Industries Group Corp
Original Assignee
No 214 Institute of China North Industries Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No 214 Institute of China North Industries Group Corp filed Critical No 214 Institute of China North Industries Group Corp
Priority to CN201310505350.9A priority Critical patent/CN103531510A/zh
Publication of CN103531510A publication Critical patent/CN103531510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种半导体电路P+外延图形的转移对准光刻方法，包括以下步骤：(1)在双面光刻机对硅片正面用Ⅰ号掩膜版光刻电路图形及对准标记a；(2)将正面光刻的图形中进行砷注入，形成N＋图形及对准标记a；(3)用Ⅱ号掩膜版在硅片1的背面光刻对准标记b；（4）在硅片正面生长P-外延层；（5）将硅片1背面的对准标记b与Ⅲ号掩膜版对准标记对准，用Ⅲ号掩膜版在P-外延层上光刻电路图形。本发明的优点在于：通过将硅片正面对准符号转移到背面的技术，以背面对准符号作为前步图形套刻的参考点，解决P+埋层外延图形漂移的对准问题，套刻精度能达到2.5μm。

Description

一种半导体电路P+外延图形的转移对准光刻方法
技术领域
本发明属于半导体工艺技术领域，涉及一种半导体电路图形的制作方法。
背景技术
当半导体电路经过P+外延后，因P+外延层折射率的差异，造成光刻对准的图形漂移，表面形貌发生改变，使光刻套准精度降低，工艺层的套刻无法完成。
发明内容
本发明的目的就是为了解决半导体电路P+外延后图形漂移、光刻套准精度降低问题，提供的一种半导体电路P+外延的转移对准光刻方法。
本发明采用的技术方案如下：
一种半导体电路P+外延的转移对准光刻方法，其特征在于包括以下步骤：
（1）、在双面光刻机中，在硅片1的正面用Ⅰ号掩膜版光刻电路图形及对准标记a；
（2）、将正面光刻的图形中进行砷注入，形成N＋图形及对准标记a；
（3）、在双面光刻机中，用Ⅱ号掩膜版在硅片1的背面光刻对准标记b，刻蚀出浅腔，即将正面对准标记a转移到背面，；
（4）、利用HCL抛光腐蚀硅片表面的硅氧化层，在硅片正面生长P-外延层；
（5）、双面光刻机中，将硅片背面的对准标记b与Ⅲ号掩膜版对准标记对准，用Ⅲ号掩膜版在P-外延层上光刻电路图形。
本发明的优点在于：
通过将硅片正面对准符号转移到背面的技术，以背面对准符号作为前步图形套刻的参考点，解决P+埋层外延图形漂移的对准问题，套刻精度能达到2.5µm。
附图说明
图1-图7是本发明工艺制作的各流程步骤的剖面图。
具体实施方式
本发明提供的一种半导体电路P+外延的转移对准光刻方法，包括以下步骤：
1.硅片1上面生长氧化层2，如图1所示：
在高温氧化炉中进行，氧化温度是生长氧化层的关键参数，温度的精确控制将影响厚度均匀性。
氧化是采用O2＋湿O2＋O2的气体模式进行氧化。O2是指干燥的氧气直接送入氧化炉中，干氧氧化可得到致密均匀的氧化层。湿O2是氧气携带水蒸汽进入氧化炉中，湿O2氧化的生长速率快。两者结合可构成较佳的氧化工艺条件。
2.硅片A面（正面）上进行图形光刻，如图2所示：
匀胶：选用正性光刻胶，为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶；
前烘：将涂覆好光刻胶的硅片放置热板上；
曝光：用Ⅰ号掩模版在光刻机上进行图形曝光；
显影：采用旋涂式显影，去离子水冲洗离心干燥；
后烘：将显影后的硅片放入充氮烘箱中烘干。
3.A面图形腐蚀
放入BOE腐蚀槽，氧化层2腐蚀到0Å，形成图形窗口s,如图2所示。
4.离子注入，如图3所示：
将A面打开的图形中进行砷注入，形成N＋图形及对准标记a。
5.去胶
放入硫酸槽进行去胶，去离子水冲洗，去胶干净。
6.A面匀胶保护
匀胶：选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶。
前烘：将涂覆好光刻胶的硅片放热板上。
7.硅片B面图形光刻，如图4所示：
在双面光刻机中，采用Ⅱ号掩模版及其对准标记对硅片背面进行光刻，在硅片B面（背面）光刻出对准标记b，实现硅片A面对准图形转移到B面。
匀胶：选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶。
前烘：将涂覆好光刻胶的硅片放置热板上。
曝光：用Ⅱ号掩模版在光刻机上对硅片背面进行图形曝光。
显影：采用旋涂式显影，去离子水冲洗离心干燥。
后烘：将显影后的硅片放入充氮烘箱中烘干。
8.B面ICP刻蚀（刻蚀浅腔），如图4所示：
利用深槽刻蚀技术将B面硅刻蚀出浅槽b，形成B面对准标记b的图形。
9.去胶
放入硫酸槽进行去胶，去离子水冲洗，去胶干净。
10.如图5所示，硅片表面去除SiO2
放入腐蚀槽，氧化层腐蚀到0Å。
11.如图6所示，在硅片上生长P-外延层：
利用HCL抛光腐蚀硅，然后生长P-外延层。
12.如图7所示，在硅片A面的P-外延层上光刻图形：
在双面光刻机中，通过精确移动调整硅片1的位置，将B面对准标记b与Ⅲ号掩膜版的对准标记对准，实现将B面对准标记b转移到A面，进行光刻套准。
匀胶：选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶。
前烘：将涂覆好光刻胶的硅片放热板上。
曝光：用Ⅲ号掩模版在光刻机上对硅片A面的P-外延层上进行图形曝光。
显影：采用旋涂式显影，去离子水冲洗离心干燥。
后烘：将显影后的硅片放入充氮烘箱中烘干。

Claims (1)

1.一种半导体电路P+外延图形的转移对准光刻方法，其特征在于包括以下步骤：
（1）、在双面光刻机中，在硅片的正面用Ⅰ号掩膜版光刻电路图形及对准标记a；
（2）、将正面光刻的图形中进行砷注入，形成N＋图形及对准标记a；
（3）、在双面光刻机中，用Ⅱ号掩膜版在硅片的背面光刻对准标记b，刻蚀对准标记浅腔，即将正面对准标记a转移到背面；
（4）、腐蚀硅片表面的硅氧化层，在硅片正面生长P-外延层；
（5）、双面光刻机中，将硅片背面的对准标记b与Ⅲ号掩膜版对准标记对准，用Ⅲ号掩膜版在P-外延层上光刻电路图形。
CN201310505350.9A 2013-10-24 2013-10-24 一种半导体电路p+外延图形的转移对准光刻方法 Pending CN103531510A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310505350.9A CN103531510A (zh) 2013-10-24 2013-10-24 一种半导体电路p+外延图形的转移对准光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310505350.9A CN103531510A (zh) 2013-10-24 2013-10-24 一种半导体电路p+外延图形的转移对准光刻方法

Publications (1)

Publication Number Publication Date
CN103531510A true CN103531510A (zh) 2014-01-22

Family

ID=49933413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310505350.9A Pending CN103531510A (zh) 2013-10-24 2013-10-24 一种半导体电路p+外延图形的转移对准光刻方法

Country Status (1)

Country Link
CN (1) CN103531510A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020064296A1 (de) * 2018-09-28 2020-04-02 Robert Bosch Gmbh Verfahren zur ausrichtung zweiter bereiche auf einer vorderseite eines wafers und wafer
CN112563246A (zh) * 2020-12-18 2021-03-26 河源市众拓光电科技有限公司 一种光刻套刻标记及其制备方法
CN113808985A (zh) * 2021-09-02 2021-12-17 中国电子科技集团公司第五十五研究所 一种异质衬底薄膜转移对准方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185922A (ja) * 1988-01-20 1989-07-25 Nec Corp 半導体装置の製造方法
CN1652029A (zh) * 2005-02-07 2005-08-10 中国科学院光电技术研究所 一种双面光刻机底面套刻对准方法
CN1731115A (zh) * 2005-08-18 2006-02-08 复旦大学 单片硅基soi高温低漂移压力传感器
CN101200281A (zh) * 2007-12-06 2008-06-18 上海交通大学 热解石墨基片上微结构的实现方法
CN101436006A (zh) * 2008-12-17 2009-05-20 上海微电子装备有限公司 双面位置对准装置与方法
CN101567361A (zh) * 2008-04-24 2009-10-28 中芯国际集成电路制造(上海)有限公司 一种晶圆对准标记
US20110056551A1 (en) * 2009-09-10 2011-03-10 Sunyoung Kim Solar cell and method for manufacturing the same
CN102367165A (zh) * 2011-08-31 2012-03-07 华东光电集成器件研究所 一种基于soi的mems器件电极互连方法
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN103365095A (zh) * 2012-03-27 2013-10-23 上海微电子装备有限公司 基于阵列光电传感器的背面离轴对准系统、光刻装置及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185922A (ja) * 1988-01-20 1989-07-25 Nec Corp 半導体装置の製造方法
CN1652029A (zh) * 2005-02-07 2005-08-10 中国科学院光电技术研究所 一种双面光刻机底面套刻对准方法
CN1731115A (zh) * 2005-08-18 2006-02-08 复旦大学 单片硅基soi高温低漂移压力传感器
CN101200281A (zh) * 2007-12-06 2008-06-18 上海交通大学 热解石墨基片上微结构的实现方法
CN101567361A (zh) * 2008-04-24 2009-10-28 中芯国际集成电路制造(上海)有限公司 一种晶圆对准标记
CN101436006A (zh) * 2008-12-17 2009-05-20 上海微电子装备有限公司 双面位置对准装置与方法
US20110056551A1 (en) * 2009-09-10 2011-03-10 Sunyoung Kim Solar cell and method for manufacturing the same
CN102367165A (zh) * 2011-08-31 2012-03-07 华东光电集成器件研究所 一种基于soi的mems器件电极互连方法
CN103365095A (zh) * 2012-03-27 2013-10-23 上海微电子装备有限公司 基于阵列光电传感器的背面离轴对准系统、光刻装置及方法
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020064296A1 (de) * 2018-09-28 2020-04-02 Robert Bosch Gmbh Verfahren zur ausrichtung zweiter bereiche auf einer vorderseite eines wafers und wafer
CN112563246A (zh) * 2020-12-18 2021-03-26 河源市众拓光电科技有限公司 一种光刻套刻标记及其制备方法
CN112563246B (zh) * 2020-12-18 2022-06-24 河源市众拓光电科技有限公司 一种光刻套刻标记及其制备方法
CN113808985A (zh) * 2021-09-02 2021-12-17 中国电子科技集团公司第五十五研究所 一种异质衬底薄膜转移对准方法
CN113808985B (zh) * 2021-09-02 2024-06-11 中国电子科技集团公司第五十五研究所 一种异质衬底薄膜转移对准方法

Similar Documents

Publication Publication Date Title
CN103137469B (zh) 一种非感光性聚酰亚胺钝化层的制作方法
TWI632392B (zh) 具有反射防止功能之構件及其製造方法
US20120238097A1 (en) Method for fabricating fine line
CN103531510A (zh) 一种半导体电路p+外延图形的转移对准光刻方法
CN104898202A (zh) 一种光波导及其制作方法
CN105719955A (zh) 一种GaN基发光二极管芯片的制备方法
CN104701407A (zh) 太阳能电池和长城型太阳能电池基板的表面制绒处理方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN104460243A (zh) 双重图形光刻对准方法
CN104576310A (zh) 应用于半导体背面对准和导通的制作方法
CN105576498A (zh) 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器
CN104681417A (zh) 半导体器件和栅极的形成方法
CN103596304A (zh) 一种嵌入式自测温微热台及其制备方法
CN104637811B (zh) 晶体管制造方法和晶体管
CN108054086B (zh) 一种基于聚苯乙烯小球的超短沟道及制备方法
CN103165435A (zh) 一种硅刻蚀工艺
CN102751179B (zh) 一种制备石墨烯器件的方法
CN103178014B (zh) 一种u型沟槽的制造方法
TWI414647B (zh) 製作次微米圖樣化藍寶石基板之方法
CN104425216A (zh) 具有沟槽的半导体衬底的光刻方法
CN102201336B (zh) 半导体器件层上的氧化层刻蚀后残留物的去除方法
CN104282549A (zh) 一种背面结构的保护方法
CN104538360B (zh) 一种闪存的存储单元栅极制备方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN103137687B (zh) 沟槽式功率mos晶体管的结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122

RJ01 Rejection of invention patent application after publication