CN103137469B - 一种非感光性聚酰亚胺钝化层的制作方法 - Google Patents

一种非感光性聚酰亚胺钝化层的制作方法 Download PDF

Info

Publication number
CN103137469B
CN103137469B CN201110374966.8A CN201110374966A CN103137469B CN 103137469 B CN103137469 B CN 103137469B CN 201110374966 A CN201110374966 A CN 201110374966A CN 103137469 B CN103137469 B CN 103137469B
Authority
CN
China
Prior art keywords
photosensitive
baking
nanometer
wavelength
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110374966.8A
Other languages
English (en)
Other versions
CN103137469A (zh
Inventor
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110374966.8A priority Critical patent/CN103137469B/zh
Priority to US13/681,889 priority patent/US8513142B2/en
Publication of CN103137469A publication Critical patent/CN103137469A/zh
Application granted granted Critical
Publication of CN103137469B publication Critical patent/CN103137469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种非感光性聚酰亚胺钝化层的制作方法，在需要制作钝化层的基片上进行非感光性聚酰亚胺的旋涂和烘烤，采用低温的方法生长一层二氧化硅，在二氧化硅上进行光刻胶的旋涂和烘烤，曝光显影获得光刻胶图形，以光刻胶图形为掩膜层，刻蚀二氧化硅形成图形，剥离去除光刻胶，再以图形化的二氧化硅为掩膜层，干法刻蚀非感光性聚酰亚胺以形成图形，再用干法回刻的方法去除二氧化硅，最后经固化后获得非感光性聚酰亚胺钝化层。本发明解决了传统非感光性聚酰亚胺工艺中金属铝被显影腐蚀、非感光性聚酰亚胺的形貌差以及光刻胶残留等问题。

Description

一种非感光性聚酰亚胺钝化层的制作方法
技术领域
本发明属于半导体集成电路制造工艺，涉及一种钝化层制作方法，尤其涉及一种非感光性聚酰亚胺钝化层的制作方法。
背景技术
非感光性polyimide(聚酰亚胺)材料由于其良好的耐高温特性、机械性能、电学性能以及化学稳定性，已被广泛的应用于半导体器件的钝化层工艺中，以减少各种自然环境和工作环境对半导体器件造成的损害，从而提高器件的可靠性和稳定性。
一般传统的非感光性聚酰亚胺钝化层工艺流程如图1所示，首先在需要制作非感光性聚酰亚胺钝化层的基片上进行非感光性聚酰亚胺的旋涂和烘烤，再在非感光性聚酰亚胺上进行光刻胶的旋涂和烘烤，然后通过曝光显影的方法将已曝光的光刻胶及其底部的非感光性聚酰亚胺同时显影去除获得所需的非感光性聚酰亚胺和光刻胶图形，再将未曝光的光刻胶通过光刻胶剥离液去除，经固化后获得非感光性聚酰亚胺钝化层。但在实际研发和使用过程中，这种方法存在如图2-4所示的一些缺点：缺点一是显影过程中，为了保证非感光性聚酰亚胺的充分显影，通常显影时间较长，这样在非感光性聚酰亚胺膜厚较小的地方会因为过显影而使显影液腐蚀非感光性聚酰亚胺底部的金属铝(如图2所示)，进而影响半导体器件的性能；缺点二是在显影过程中，由于显影液显影能力的各向同性的特征，因此在显影液对非感光性聚酰亚胺的厚度方向进行显影时，非感光性聚酰亚胺的侧向也会受到来自显影液的同样程度的显影(即显影液对 下层非感光性聚酰亚胺的纵向和横向可同时显影)，这就导致了非感光性聚酰亚胺的形貌会非常斜且不可控(如图3所示)，这种很斜的形貌不仅影响最终器件的性能，同时也使得钝化层的开孔(PAD)与开孔之见的距离不能太小，这不利于器件的小型化；缺点三是在非感光性聚酰亚胺的上面旋涂一层光刻胶后，由于通常的非感光性聚酰亚胺中的溶剂(例如：NMP，N-甲基吡咯烷酮)对光刻胶的溶解能力很强，因此在非感光性聚酰亚胺中就会混溶一部分光刻胶，这部分的光刻胶很难通过后续的光刻胶剥离液去除，因而会在非感光性聚酰亚胺图形上发生光刻胶残留现象(如图4所示)。
发明内容
本发明要解决的技术问题是提供一种非感光性聚酰亚胺钝化层的制作方法，以解决传统非感光性聚酰亚胺工艺中金属铝被显影腐蚀、非感光性聚酰亚胺的形貌差以及光刻胶残留等问题。
为解决上述技术问题，本发明提供一种非感光性聚酰亚胺钝化层的制作方法，包括如下步骤：
(1)提供一需制作非感光性聚酰亚胺钝化层的基片；
(2)在基片上进行非感光性聚酰亚胺的旋涂、烘烤；
(3)采用低温氧化法生长二氧化硅薄膜层；
(4)光刻胶的旋涂、烘烤；
(5)曝光及显影获得光刻胶图形；
(6)以光刻胶图形为刻蚀掩膜层，刻蚀二氧化硅薄膜层形成图形；
(7)剥离去除光刻胶；
(8)以图形化的二氧化硅薄膜层为刻蚀掩膜层，干法刻蚀非感光性聚酰亚胺以形成钝化层图形；
(9)用干法回刻的方法去除二氧化硅薄膜层；
(10)固化后获得非感光性聚酰亚胺钝化层。
在步骤(1)中，所述基片上的顶层金属连线已经形成，或者所述基片上的顶层金属连线以及介质层钝化膜的图形已经形成。
在步骤(2)中，所述的非感光性聚酰亚胺是指其对波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种或多种光不具有光敏性。所述的非感光性聚酰亚胺旋涂、烘烤后的薄膜厚度为1-50微米，其烘烤温度为50-200℃，烘烤时间为30秒-5小时。优选地，所述烘烤温度为130℃，烘烤时间为5分钟。
在步骤(3)中，所述的低温氧化法包括等离子体化学气相淀积或光能化学气相淀积方法，其反应温度低于400℃，优选地是指一种高密度的等离子体化学气相淀积(HDP CVD)，反应气体包括硅烷(SiH4)，氧气(O2)和氩气(Ar)，反应温度为80-150℃，气体压力为0.5-20毫托，射频功率为500-2000瓦，且所述的二氧化硅薄膜层5的厚度为50-5000埃。
在步骤(4)中，所述的光刻胶旋涂、烘烤后的厚度为0.5-10微米。
在步骤(5)中，所述的曝光光源是波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种。优选地，所述的曝光光源是波长365纳米的I-line。
在步骤(8)中，所述的干法刻蚀是以氧气为主要刻蚀气体的等离子体干法刻蚀，其氧气流量为50～2000标准状态的立方厘米/分钟(SCCM)，源射频功率为100～1500瓦，气体压力为20～2000毫托。
在步骤(10)中，所述的固化温度为200-500℃，固化时间为30-120分钟。优选地，所述的固化温度为400℃，固化时间为60分钟。
和现有技术相比，本发明具有以下有益效果：本发明解决了传统非感光性聚酰亚胺工艺中金属铝被显影腐蚀、非感光性聚酰亚胺的形貌差以及光刻胶残留等问题。较传统的非感光性聚酰亚胺工艺相比，本发明的特征之一是在非感光性聚酰亚胺的旋涂和烘烤之后、光刻胶的旋涂和烘烤之前，引入一层二氧化硅薄膜层，该二氧化硅薄膜层有三个作用：作用一是隔离非感光性聚酰亚胺和光刻胶，使两者不直接接触，可以防止因非感光性聚酰亚胺中的溶剂溶解光刻胶而发生的光刻胶残留问题；作用二是在光刻胶显影过程中，可以阻挡显影液对非感光性聚酰亚胺以及底部金属铝的腐蚀；作用三是可以作为干法刻蚀非感光性聚酰亚胺时的刻蚀掩膜层。本发明的另外一个特征是用干法刻蚀的方式代替传统的湿法显影方式来刻蚀非感光性聚酰亚胺，因为干法刻蚀具有各项异性的优点(即纵向刻蚀速率远大于横向刻蚀速率)，因此可以获得较直的非感光性聚酰亚胺形貌，解决了传统工艺中因湿法显影的各向同性而产生的非常斜的非感光性聚酰亚胺形貌问题。
附图说明
图1是传统的非感光性聚酰亚胺钝化层的制作工艺流程图；
图2是采用传统工艺形成金属铝被显影液腐蚀的示意图；
图3是采用传统工艺形成很斜的非感光性聚酰亚胺形貌示意图；
图4是采用传统工艺造成光刻胶残留的示意图；
图5是本发明的非感光性聚酰亚胺钝化层的制作工艺流程图；
图6是本发明的非感光性聚酰亚胺钝化层的制作工艺流程剖面示意图；其中，图6(A)是本发明方法的步骤(1)完成后的示意图；图6(B)是本发明方法的步骤(2)完成后的示意图；图6(C)是本发明方法的步骤(3)完成后的示意图；图6(D)是本发明方法的步骤(4)完成后的示意图；图6(E)是本发明方 法的步骤(5)完成后的示意图；图6(F)是本发明方法的步骤(6)完成后的示意图；图6(G)是本发明方法的步骤(7)完成后的示意图；图6(H)是本发明方法的步骤(8)完成后的示意图；图6(I)是本发明方法的步骤(9)完成后的示意图。
图中附图标记说明如下：
1-基片，2-顶层金属连线，3-介质层钝化膜，4-非感光性聚酰亚胺，5-二氧化硅薄膜层，6-光刻胶。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明公布了一种非感光性聚酰亚胺钝化层的制作方法，其工艺流程如图5和图6所示，具体包括以下步骤：
(1)如图6(A)所示，提供一需制作非感光性聚酰亚胺钝化层的基片1，且此基片1上的顶层金属连线2以及介质层钝化膜3的图形已经形成；其形成过程一般采用本领域常规方法在基片1上形成顶层金属连线2，然后沉积介质层钝化膜3，在顶层金属连线2的位置刻蚀介质层钝化膜3形成接触孔；介质层钝化膜3可以是氮化硅，二氧化硅，氮氧化硅或它们之间的任意组合物。根据工艺需求，所述的介质钝化膜图形也可不做，即直接在顶层金属连线2上进行如下步骤(2)。
(2)如图6(B)所示，非感光性聚酰亚胺4的旋涂、烘烤；所述的非感光性聚酰亚胺4旋涂、烘烤后的薄膜厚度为1-50um(微米)，其烘烤温度为50-200℃，烘烤时间为30秒-5小时，优选的烘烤条件为130℃/5分钟；所述的非感光性聚酰亚胺4，是指其对G-line(436纳米)，I-line(365纳米)，KrF(248纳米)和ArF(193纳米)波长的任意一种光不具有光敏性。
(3)如图6(C)所示，采用低温氧化法生长二氧化硅薄膜层5；所述的低温氧化法包括等离子体化学气相淀积或光能化学气相淀积方法，其反应温度低于400℃，优选的是指一种高密度的等离子体化学气相淀积(HDP CVD)，反应气体包括硅烷(SiH4)，氧气(O2)和氩气(Ar)，反应温度为80-150℃，气体压力为0.5-20毫托，射频功率为500-2000瓦，所述的二氧化硅薄膜层5的厚度为50-5000埃。
(4)如图6(D)所示，光刻胶6的旋涂、烘烤；所述的光刻胶6旋涂、烘烤后的薄膜厚度为0.5-10um；
(5)如图6(E)所示，曝光、显影获得光刻胶图形；所述的曝光光源波长可以是G-line(436纳米)，I-line(365纳米)，KrF(248纳米)和ArF(193纳米)中的任意一种；优选地曝光光源波长是I-line(365纳米)。
(6)如图6(F)所示，以光刻胶图形为刻蚀掩膜层，刻蚀二氧化硅薄膜层5形成图形；所述的刻蚀可以是本领域常规的干法刻蚀二氧化硅的方法，即以氟化碳类气体(CF4，CHF3，C4F8等)为主要刻蚀气体的等离子体干法刻蚀。
(7)如图6(G)所示，剥离去除光刻胶6；可以使用本领域常规的氧气等离子体灰化法(干法去胶)或有机溶剂剥离法(湿法去胶)。
(8)如图6(H)所示，以图形化的二氧化硅薄膜层5为刻蚀掩膜层，干法刻蚀非感光性聚酰亚胺4以形成图形；所述的干法刻蚀是以氧气为主要刻蚀气体的等离子体干法刻蚀，其氧气流量为50～2000标准状态的立方厘米/分钟(SCCM)，源射频功率为100～1500瓦，气体压力为20～2000毫托。
(9)如图6(I)所示，用干法回刻的方法去除二氧化硅薄膜层5所述的干法回刻可以是本领域常规的干法刻蚀二氧化硅的方法，即以氟化碳类气体(CF4，CHF3，C4F8等)为主要刻蚀气体的等离子体干法刻蚀；
(10)固化后获得非感光性聚酰亚胺钝化层。所述的固化温度为200-500 ℃，固化时间为30-120分钟，优选的固化条件为400℃/60分钟。
本发明在需要制作钝化层的基片上进行非感光性聚酰亚胺的旋涂和烘烤，采用低温的方法生长一层二氧化硅，在二氧化硅上进行光刻胶的旋涂和烘烤，曝光显影获得光刻胶图形，以光刻胶图形为掩膜层，刻蚀二氧化硅形成图形，剥离去除光刻胶，再以图形化的二氧化硅为掩膜层，干法刻蚀非感光性聚酰亚胺以形成图形，去除二氧化硅，最后经固化后获得非感光性聚酰亚胺钝化层。较传统的非感光性聚酰亚胺工艺相比，本发明的特征之一是在非感光性聚酰亚胺的旋涂和烘烤之后、光刻胶的旋涂和烘烤之前，引入一层二氧化硅薄膜层，该二氧化硅薄膜层有三个作用：作用一是隔离非感光性聚酰亚胺和光刻胶，使两者不直接接触，可以防止因非感光性聚酰亚胺中的溶剂溶解光刻胶而发生的光刻胶残留问题；作用二是在光刻胶显影过程中，可以阻挡显影液对非感光性聚酰亚胺以及底部金属铝的腐蚀；作用三是可以作为干法刻蚀非感光性聚酰亚胺时的刻蚀掩膜层。本发明的另外一个特征是用干法刻蚀的方式代替传统的湿法显影方式来刻蚀非感光性聚酰亚胺，因为干法刻蚀具有各项异性的优点(即纵向刻蚀速率远大于横向刻蚀速率)，因此可以获得较直的非感光性聚酰亚胺形貌，解决了传统工艺中因湿法显影的各向同性而产生的非常斜的非感光性聚酰亚胺形貌问题。

Claims (12)

1.一种非感光性聚酰亚胺钝化层的制作方法，其特征在于，包括如下步骤：
(1)提供一需制作非感光性聚酰亚胺钝化层的基片；所述基片上的顶层金属连线已经形成，或者所述基片上的顶层金属连线以及介质层钝化膜的图形已经形成；
(2)在基片上进行非感光性聚酰亚胺的旋涂、烘烤；所述的非感光性聚酰亚胺是指其对波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种或多种光不具有光敏性；
(3)采用低温氧化法生长二氧化硅薄膜层；
(4)光刻胶的旋涂、烘烤；
(5)曝光及显影获得光刻胶图形；
(6)以光刻胶图形为刻蚀掩膜层，刻蚀二氧化硅薄膜层形成图形；
(7)剥离去除光刻胶；
(8)以图形化的二氧化硅薄膜层为刻蚀掩膜层，干法刻蚀非感光性聚酰亚胺以形成钝化层图形；
(9)用干法回刻的方法去除二氧化硅薄膜层；
(10)固化后获得非感光性聚酰亚胺钝化层。
2.根据权利要求1所述的方法，其特征在于，在步骤(2)中，所述的非感光性聚酰亚胺旋涂、烘烤后的薄膜厚度为1-50微米，其烘烤温度为50-200℃，烘烤时间为30秒-5小时。
3.根据权利要求2所述的方法，其特征在于，在步骤(2)中，所述烘烤温度为130℃，烘烤时间为5分钟。
4.根据权利要求1所述的方法，其特征在于，在步骤(3)中，所述的低温氧化法包括等离子体化学气相淀积或光能化学气相淀积方法，其反应温度低于400℃。
5.根据权利要求4所述的方法，其特征在于，在步骤(3)中，所述的低温氧化法是指一种高密度的等离子体化学气相淀积,反应气体包括硅烷,氧气和氩气，反应温度为80-150℃，气体压力为0.5-20毫托，射频功率为500-2000瓦。
6.根据权利要求1或4或5所述的方法，其特征在于，在步骤(3)中，所述的二氧化硅薄膜层的厚度为50-5000埃。
7.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述的光刻胶旋涂、烘烤后的厚度为0.5-10微米。
8.根据权利要求1所述的方法，其特征在于，在步骤(5)中，所述的曝光光源是波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种。
9.根据权利要求8所述的方法，其特征在于，在步骤(5)中，所述的曝光光源是波长365纳米的I-line。
10.根据权利要求1所述的方法，其特征在于，在步骤(8)中，所述的干法刻蚀是以氧气为主要刻蚀气体的等离子体干法刻蚀，其氧气流量为50～2000标准状态的立方厘米/分钟，源射频功率为100～1500瓦，气体压力为20～2000毫托。
11.根据权利要求1所述的方法，其特征在于，在步骤(10)中，所述的固化温度为200-500℃，固化时间为30-120分钟。
12.根据权利要求11所述的方法，其特征在于，在步骤(10)中，所述的固化温度为400℃，固化时间为60分钟。
CN201110374966.8A 2011-11-22 2011-11-22 一种非感光性聚酰亚胺钝化层的制作方法 Active CN103137469B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110374966.8A CN103137469B (zh) 2011-11-22 2011-11-22 一种非感光性聚酰亚胺钝化层的制作方法
US13/681,889 US8513142B2 (en) 2011-11-22 2012-11-20 Method of manufacturing non-photosensitive polyimide passivation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110374966.8A CN103137469B (zh) 2011-11-22 2011-11-22 一种非感光性聚酰亚胺钝化层的制作方法

Publications (2)

Publication Number Publication Date
CN103137469A CN103137469A (zh) 2013-06-05
CN103137469B true CN103137469B (zh) 2015-08-19

Family

ID=48427357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110374966.8A Active CN103137469B (zh) 2011-11-22 2011-11-22 一种非感光性聚酰亚胺钝化层的制作方法

Country Status (2)

Country Link
US (1) US8513142B2 (zh)
CN (1) CN103137469B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366958B2 (en) * 2017-12-28 2019-07-30 Texas Instruments Incorporated Wire bonding between isolation capacitors for multichip modules
CN109860437B (zh) * 2019-01-31 2021-12-03 京东方科技集团股份有限公司 柔性有机发光显示面板及其制作方法
CN111453693B (zh) * 2020-04-21 2023-06-23 南方科技大学 一种纳米环的制备方法
CN112103636A (zh) * 2020-08-13 2020-12-18 复旦大学 在聚酰亚胺薄膜上实现微纳图形化处理的方法
CN111952169A (zh) * 2020-08-21 2020-11-17 北京北方华创微电子装备有限公司 聚酰亚胺刻蚀方法
CN112951755B (zh) * 2021-01-25 2023-06-13 北京航天微电科技有限公司 用于声表面波滤波器中磁控溅射的剥离方法
CN112786675A (zh) * 2021-02-25 2021-05-11 安徽熙泰智能科技有限公司 一种改善光学串扰高分辨率微显示器的制作方法
CN113460955B (zh) * 2021-06-30 2024-03-08 上海交通大学 一种快速微机电磁通门芯片制造方法
CN113703292B (zh) * 2021-09-02 2024-05-17 四川广义微电子股份有限公司 一种减少pi胶丝残留的方法
CN115132591B (zh) * 2022-09-02 2022-11-29 盛合晶微半导体(江阴)有限公司 聚酰亚胺过孔及晶圆级半导体封装结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307360A (zh) * 2000-01-24 2001-08-08 日本电气株式会社 半导体器件
CN1819124A (zh) * 2005-02-09 2006-08-16 富士通株式会社 半导体器件及其制造方法
CN102024720A (zh) * 2009-09-23 2011-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825314B2 (ja) * 2001-12-17 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307360A (zh) * 2000-01-24 2001-08-08 日本电气株式会社 半导体器件
CN1819124A (zh) * 2005-02-09 2006-08-16 富士通株式会社 半导体器件及其制造方法
CN102024720A (zh) * 2009-09-23 2011-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
US20130130504A1 (en) 2013-05-23
CN103137469A (zh) 2013-06-05
US8513142B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
CN103137469B (zh) 一种非感光性聚酰亚胺钝化层的制作方法
US8470710B2 (en) Methods of forming a metal pattern
JP2006013190A (ja) 半導体装置の製造方法
CN103035512B (zh) 一种非感光性聚酰亚胺钝化层的制作方法
TW200421051A (en) Photoresist removing agent composition and method for manufacturing semiconductor device
CN102478763A (zh) 光刻方法
US7943521B2 (en) Method for patterning a semiconductor device
WO2009073359A1 (en) Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
CN103123896B (zh) 非感光性聚酰亚胺钝化层的制备方法
US20050014384A1 (en) Method of forming metal line in semiconductor device
TW200414425A (en) Manufacturing method of semiconductor device
CN103107067B (zh) 一种半导体双层保护层的制作工艺方法
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
CN103137442A (zh) 半导体工艺中制作细长型孤立线条图形的方法
CN117096102B (zh) 一种干法刻蚀通孔的方法
TW200421440A (en) Method for increasing adhesion of rework photoresist on oxynitride film
TWI525659B (zh) 一種接觸孔形成方法
WO2024045270A1 (zh) 一种叠层结构及其制备方法、图形转移方法、返工方法
CN103871869A (zh) 非感光性聚酰亚胺钝化层的制作方法
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법
KR100299517B1 (ko) 반도체 소자의 제조방법
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법
KR100450568B1 (ko) 반도체 디바이스의 콘택 홀 제조 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20010001964A (ko) 반도체 소자의 콘택 홀 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant