CN102024720A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102024720A
CN102024720A CN200910196197XA CN200910196197A CN102024720A CN 102024720 A CN102024720 A CN 102024720A CN 200910196197X A CN200910196197X A CN 200910196197XA CN 200910196197 A CN200910196197 A CN 200910196197A CN 102024720 A CN102024720 A CN 102024720A
Authority
CN
China
Prior art keywords
layer
protective layer
annealing process
semi
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910196197XA
Other languages
English (en)
Other versions
CN102024720B (zh
Inventor
金泰圭
辛永基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910196197XA priority Critical patent/CN102024720B/zh
Publication of CN102024720A publication Critical patent/CN102024720A/zh
Application granted granted Critical
Publication of CN102024720B publication Critical patent/CN102024720B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的制造方法，包括提供基底，所述基底表面形成有顶层金属层；在所述顶层金属层上形成保护层；对所述保护层进行退火工艺；在所述保护层上形成钝化层；对所述钝化层进行光刻和刻蚀，形成焊垫开口；在所述焊垫开口内和钝化层上形成阻挡层和金属铝层；对所述金属铝层进行光刻和刻蚀，形成焊垫。本发明消除或减少了保护层中残留的针孔，防止了在灰化去除光刻胶时氧气穿过针孔对顶层金属层造成氧化，避免了由此引起的电迁移问题。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的制作方法。
背景技术
在半导体制造工艺中，在完成前段工艺的半导体器件的制造过程和后段工艺的金属互连线的制造过程后，需要在顶层金属层之上形成保护层和钝化层，达到防潮和抗压的目的。为了实现与器件内部的电气连接，还要在钝化层和保护层中形成开口，在开口中填充金属，制作焊垫，用于将器件内部的电源线或者信号线引出，在后续的封装工艺中，将外引线焊接在焊垫上或者在焊垫上形成焊料凸块。金属铝具有电阻率低、容易刻蚀以及与介质材料、金属材料都具有较好的粘附性等优点，常被选作制造焊垫的材料。
申请号为03804521.4的中国专利中公开了一种焊垫结构和制造方法，该方法在焊垫的制造过程中，通过在焊盘下方的顶层金属层中排布额外的电源线，从而在不增加芯片面积的情况下降低了电源线的电阻，提高了器件性能。
现有技术还公开了一种焊垫的制造方法，图1给出了该方案焊垫制造方法的流程示意图，执行步骤S101，在顶层金属层上依次形成保护层和钝化层；执行步骤S102，在所述钝化层上旋涂光刻胶并图案化，刻蚀所述钝化层，形成开口；执行步骤S103，去除残留的光刻胶；执行步骤S104，刻蚀所述保护层，露出所述保护层；执行步骤S105，在所述开口内和钝化层上形成阻挡层和金属铝层；执行步骤S106，在所述金属铝层上旋涂光刻胶，并图案化；执行步骤S107，刻蚀所述金属铝层，去除残留的光刻胶，形成焊垫。
图2至图8给出了该方案的焊垫制造方法的剖面结构示意图。
如图2所示，提供基底100，所述基底100上具有顶层金属层101，在所述顶层金属层上依次形成保护层102和钝化层，所述钝化层为叠层结构，包括PETEOS(等离子增强正硅酸乙酯)层103和氮氧化硅层104。所述顶层金属层101的材料选自是铝或者铜，所述保护层102的材料为氮化硅。
如图3所示，在所述钝化层表面旋涂光刻胶，通过光刻和刻蚀工艺，在所述钝化层上形成开口106，所述开口106露出所述保护层102，之后去除光刻胶。
如图4所示，通入氧气等离子体，灰化(Ash)去除上一步残留的光刻胶。
如图5所示，对所述保护层102进行刻蚀，深化开口106，露出顶层金属层101。
如图6所示，在所述开口106和所述钝化层上形成阻挡层110和金属铝层105。
如图7所示，在所述金属铝层105上形成光刻胶层，并图形化所述光刻胶层，形成焊垫图案107。
如图8所示，刻蚀所述金属铝层105和阻挡层110，形成焊垫105a，并去除焊垫图案107。
发明人发现，现有技术在形成保护层102时，所述保护层102中往往会有残留的针孔(pinhole)存在。之后对所述钝化层进行刻蚀形成开口106后，如果残留的针孔110为贯通型的，如图9所示，将会使开口106和顶层金属层101连通，导致在灰化去除残留的光刻胶时，灰化过程中通入的氧气等离子体会穿过所述针孔110与顶层金属层101接触，使得顶层金属层101被部分氧化，形成金属氧化物111，如图10所示。随着半导体器件特征尺寸(critical dimension)的不断减小，特别是进入90nm及更高级的工艺以后，金属氧化物111会造成顶层金属层101的“电迁移”现象，降低产品的可靠性。
发明内容
本发明提供了一种半导体器件的制造方法，消除或减少了保护层中残留的针孔(pinhole)，避免了由针孔引起的顶层金属层被氧化的问题，提高了器件的可靠性。
为解决上述问题，本发明提供了一种半导体器件的制造方法，包括：
提供基底，所述基底表面形成有顶层金属层；
在所述顶层金属层上形成保护层；
对所述保护硅层进行退火工艺；
在所述退火工艺后的保护层上形成钝化层；
在所述钝化层表面旋涂光刻胶并图形化，对所述钝化层进行刻蚀，形成焊垫开口；
去除残留的光刻胶；
对所述保护层进行刻蚀，将所述焊垫开口深化，露出顶层金属层；
在所述开口内和形成阻挡层和金属铝层，所述金属铝层填满所述焊垫开口并覆盖在所述钝化层上；
对所述金属铝层进行光刻和刻蚀，形成铝焊垫。
所述保护层的材料为氮化硅。
所述保护层的厚度为700埃至900埃
所述保护层的形成方法为等离子增强型化学气相淀积(PECVD)。
所述退火工艺的温度为400摄氏度至500摄氏度。
所述退火工艺的气氛为氮气。
所述退火气氛的压强为4托至4.5托。
所述退火工艺的持续时间为20秒至60秒。
所述钝化层为叠层结构，包括PETEOS和氮氧化硅。
所述钝化层的刻蚀方法为干法刻蚀。
所述去除光刻胶的方法为氧气等离子体灰化法。
所述保护层的刻蚀方法为湿法刻蚀。
所述金属铝的形成方法为物理气相淀积、化学气相淀积中的一种。
与现有技术相比，上述公开的技术方案有如下优点：
上述公开的半导体器件制造方法，在保护层形成之后进行退火工艺，消除或减少了保护层中残留的针孔，防止了灰化去除光刻胶时，氧气穿过残留的针孔对顶层金属层造成氧化，避免了由此引发的电迁移现象，提高了器件的可靠性。
附图说明
图1是现有技术的焊垫制造方法的流程示意图；
图2至图8是现有技术的焊垫制造方法的剖面结构示意图；
图9是现有技术的保护层中残留针孔的示意图；
图10是现有技术的顶层金属层被氧化的示意图；
图11是本发明的一个实施例的焊垫制造方法的流程示意图；
图12至图21是本发明的一个实施例的剖面结构示意图。
具体实施方式
本发明提供了一种半导体器件的制造方法，在保护层形成之后进行退火工艺，消除或减少了保护层中残留的针孔，防止了灰化去除光刻胶时，氧气穿过残留的针孔对顶层金属层造成氧化，避免了由此引发的电迁移现象，提高了器件的可靠性。
为使本发明的方法、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图11为本发明的一个实施例的焊垫制造方法的流程示意图，图12至图22为本发明的一个实施例的焊垫制造方法的剖面结构示意图。
执行步骤S201，提供基底，所述基底表面形成有顶层金属层；执行步骤S202，在所述顶层金属层上形成保护层；执行步骤S203，对所述保护层进行退火工艺；执行步骤S204，在所述保护层上形成钝化层；执行步骤S205，在所述钝化层上旋涂光刻胶，并图案化；执行步骤S206，对所述钝化层进行刻蚀，形成焊垫开口；执行步骤S207，去除残留的光刻胶；执行步骤S208，对所述焊垫开口底部的保护层进行刻蚀，露出顶层金属层；执行步骤S209，在所述焊垫开口内和钝化层上形成阻挡层和金属铝层；执行步骤S210，在所述金属铝层上旋涂光刻胶，并图案化；执行步骤S211，刻蚀所述金属铝层，并去除残留的光刻胶，形成焊垫。
下面结合图12至图21对本实施例焊垫的制造方法进行详细说明。
如图12所示，提供基底200，所述基底200的表面上形成有顶层金属层201。
所述基底200的材质可以是单晶硅、非晶硅中的一种，所述基底200的材质也可以是硅锗化合物，所述基底200还可以是绝缘体上硅(SOI，SiliconOn Insulator)结构或硅上外延层结构。在所述基底200中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。基底200中还形成有多层金属互连结构，包括金属互连线、层间的通孔以及层间的介质层。所述金属互连线可以是铜和铝，所述层间介质层可以是氧化硅、氮化硅、氮氧化硅、碳氧硅化合物、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、黑钻石(BD，Black Diamond)中的一种。
如图13所示，在所述顶层金属层201上形成保护层202。
所述保护层202的材料为氮化硅，氮化硅具有良好的防潮特性，并能阻挡钠离子和铝、镓、铟等杂质的扩散，可以有效的保护顶层金属层201和基底200。
所述保护层202的形成方法为等离子增强型化学气相淀积(PECVD)。所述等离子增强型化学气相淀积的温度为400摄氏度至450摄氏度，本实施例中优选的温度为400摄氏度。
所述保护层202的厚度为700埃至900埃，比现有技术下保护层的厚度要大。所述保护层202中的氮化硅材料在淀积过程中较容易形成残留的针孔，加厚保护层的厚度，可降低保护层202内贯通型残留针孔的形成几率，防止氧气穿过残留针孔对所述顶层金属层201造成氧化。本实施例中保护层202的厚度优选为900埃。
所述保护层202形成后，对其进行退火工艺。退火工艺可以改善保护层202中氮化硅材料的晶体结构特性，消除或者减少其中残留的针孔(pinhole)。
所述退火工艺的温度为400摄氏度至500摄氏度，本实施例中优选的退火温度为400摄氏度。
所述退火工艺的持续时间为20秒至60秒，本实施例中优选的退火时间为60秒。
所述退火工艺的气氛为氮气，所述退火气氛的压强为4托至4.5托，本实施例优选的压强为4.2托。
如图14所示，在所述保护层202上形成钝化层，所述钝化层为叠层结构，由PETEOS层203和氮氧化硅层204构成。
所述PETEOS层203的形成方法是离子增强型化学气相淀积。
所述氮氧化硅层204的形成方法是离子增强型化学气相淀积(PECVD)或低压化学气相淀积(LPCVD)。本实施例优选的淀积方法是离子增强型化学气相淀积。
所述PETEOS层203主要作用是缓冲压力，防止外界压力对器件造成损伤，提高器件的可靠性。所述氮氧化硅(SiON)层204主要作用是保护器件内部结构，防止器件被划伤或者刮伤。
如图15所示，在所述钝化层上旋涂光刻胶，形成光刻胶层205，并通过曝光显影对所述光刻胶层205进行图案化，形成焊垫开口图案205a。
如图16所示，以所述光刻胶层205作为刻蚀阻挡层，刻蚀所述焊垫开口图案205a底部的钝化层，使得在所述氮氧化硅层204和PETEOS层203内形成焊垫开口206。所述焊垫开口206的底部露出所述保护层202。
所述钝化层的刻蚀方法为等离子体干法刻蚀，刻蚀气体为含氟的化合物，如CF4、C3F8、C4F8、CHF3等。
如图17所示，去除所述光刻胶层205。
所述残留光刻胶的去除方法为氧气等离子体灰化法。由于已经对所述保护层202进行了退火工艺，消除了保护层202内残留的针孔，因此灰化过程中的氧气不会对所述顶层金属层201造成氧化。
如图18所示，以所述焊垫开口206的两个侧壁作为掩膜，对所述焊垫开口206底部的保护层202进行刻蚀，形成焊垫开口206a，所述焊垫开口206a的露出顶层金属层201。
所述保护层的刻蚀方法为湿法刻蚀，可以为热磷酸湿法刻蚀或者氢氟酸刻蚀，所述热磷酸刻蚀液是由浓磷酸和去离子水配比而成，所述氢氟酸刻蚀液是由氢氟酸和去离子水配比而成。
如图19所示，在所述焊垫开口206a内和所述钝化层上形成阻挡层207，在所述阻挡层207上形成金属铝层208。
所述阻挡层207可以为钛、氮化钛、钛和氮化钛、钽、氮化钽、钽和氮化钽中的一种；形成所述阻挡层207的方法为物理气相淀积、化学气相淀积中的一种。
所述阻挡层207一方面作为所述金属铝层208和所述氮氧化硅层204之间的阻挡层，阻止金属铝层208中的铝元素向所述氮氧化硅层204内扩散；另一方面的作用是增强所述金属铝层208和所述氮氧化硅层204之间的粘附性，提高器件的稳定性和可靠性。
所述金属铝层208的形成方法为物理气相淀积、化学气相淀积中的一种，本实施例中优选的方法为化学气相淀积。
如图20所示，在所述金属铝层208上旋涂光刻胶并图案化，形成焊垫图案209，所述焊垫图案209位于所述焊垫开口206a正上方相应的位置。
可选的，在所述金属铝层208上旋涂光刻胶之前，可以先在所述金属铝层208上旋涂抗反射层(未示出)，提高光刻准确性。
如图21所示，刻蚀去除未被所述焊垫图案209覆盖的金属铝层208和阻挡层207，然后再灰化去除所述焊垫图案209，形成焊垫208a，。
所述金属铝层208的刻蚀方法为等离子体干法刻蚀或者湿法刻蚀。
综上，本发明公开的方案在保护层形成之后对其进行退火工艺，消除或减少了保护层形成过程中残留的针孔，防止了灰化法去除光刻胶时，氧气穿过残留的针孔对顶层金属层造成氧化，避免了由此引发的电迁移现象，提高了器件的可靠性。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权力要求所限定的范围为准。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括：
提供基底，所述基底表面形成有顶层金属层；
在所述顶层金属层上形成保护层；
对所述保护层进行退火工艺。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，在对所述保护层进行退火工艺之后还包括：在所述保护层上形成钝化层。
3.根据权利要求1所述的半导体器件制造方法，其特征在于，所述保护层的材料为氮化硅。
4.根据权利要求1所述的半导体器件制造方法，其特征在于，所述保护层的厚度为700埃至900埃。
5.根据权利要求1所述的半导体器件制造方法，其特征在于，所述退火工艺的温度为400摄氏度至500摄氏度。
6.根据权利要求1所述的半导体器件制造方法，其特征在于，所述退火工艺的气氛为氮气。
7.根据权利要求1所述的半导体器件制造方法，其特征在于，所述退火工艺中气体压强为4托至4.5托。
8.根据权利要求1所述的半导体器件制造方法，其特征在于，所述退火工艺的时间为20秒至60秒。
9.根据权利要求2所述的半导体器件制造方法，其特征在于，所述钝化层为叠层结构，包括PETEOS层和氮氧化硅层。
CN200910196197XA 2009-09-23 2009-09-23 半导体器件的制造方法 Expired - Fee Related CN102024720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910196197XA CN102024720B (zh) 2009-09-23 2009-09-23 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910196197XA CN102024720B (zh) 2009-09-23 2009-09-23 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102024720A true CN102024720A (zh) 2011-04-20
CN102024720B CN102024720B (zh) 2012-04-18

Family

ID=43865863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910196197XA Expired - Fee Related CN102024720B (zh) 2009-09-23 2009-09-23 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN102024720B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610536A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种顶层金属的形成方法
CN103137469A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN103378128A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 钝化层结构及其形成方法、刻蚀方法
CN105609438A (zh) * 2016-02-16 2016-05-25 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN105819392A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109817586A (zh) * 2018-12-25 2019-05-28 厦门市三安集成电路有限公司 高温退火时保护功率器件金属接触的方法和金属接触结构
CN111916394A (zh) * 2020-08-11 2020-11-10 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN114078795A (zh) * 2020-08-13 2022-02-22 中芯国际集成电路制造(上海)有限公司 晶圆焊垫结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137469A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN103137469B (zh) * 2011-11-22 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN102610536A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种顶层金属的形成方法
CN102610536B (zh) * 2012-03-31 2016-11-16 上海华虹宏力半导体制造有限公司 一种顶层金属的形成方法
CN103378128A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 钝化层结构及其形成方法、刻蚀方法
CN105819392A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105609438A (zh) * 2016-02-16 2016-05-25 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN105609438B (zh) * 2016-02-16 2018-02-16 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN109817586A (zh) * 2018-12-25 2019-05-28 厦门市三安集成电路有限公司 高温退火时保护功率器件金属接触的方法和金属接触结构
CN111916394A (zh) * 2020-08-11 2020-11-10 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN114078795A (zh) * 2020-08-13 2022-02-22 中芯国际集成电路制造(上海)有限公司 晶圆焊垫结构及其形成方法

Also Published As

Publication number Publication date
CN102024720B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
CN102024720B (zh) 半导体器件的制造方法
CN101303987B (zh) 半导体器件的制造方法
JP5197122B2 (ja) トレンチ金属酸化物半導体
US20230307231A1 (en) Semiconductor-on-insulator (soi) substrate and method for forming
JP2001308097A (ja) 半導体装置およびその製造方法
US20210351142A1 (en) Bond pad with enhanced reliability
CN100561705C (zh) 半导体器件的制造方法
KR20090001377A (ko) 반도체 소자의 형성 방법
JP3866710B2 (ja) 半導体ウェーハ及びそのダイシング方法
JP2005260177A (ja) 半導体装置の製造方法
US9627319B2 (en) Semiconductor device and semiconductor device manufacturing method using patterning and dry etching
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN111785680B (zh) 熔断器的制造方法及器件
JPH0878637A (ja) 半導体装置およびその製造方法
CN104637864B (zh) 提高数据保持能力的方法
KR101116310B1 (ko) 반도체 소자 제조 방법
TWI351736B (en) Methods for forming a semiconductor device
CN101399221A (zh) 降低接触电阻的接触窗的制造方法
KR100546111B1 (ko) 반도체 소자의 제조 방법
KR100667900B1 (ko) 반도체 소자의 형성 방법
CN118173587A (zh) 一种半导体器件及其制作方法
TW202115779A (zh) 絕緣層上半導體（soi）基底、形成絕緣層上半導體基底的方法以及積體電路
KR101035644B1 (ko) 반도체 소자의 제조방법
TW202213721A (zh) 製造半導體裝置的方法
TW400559B (en) A method of manufacturing the gate spacer of the semiconductor chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20190923

CF01 Termination of patent right due to non-payment of annual fee