JP5197122B2 - トレンチ金属酸化物半導体 - Google Patents

トレンチ金属酸化物半導体 Download PDF

Info

Publication number
JP5197122B2
JP5197122B2 JP2008108751A JP2008108751A JP5197122B2 JP 5197122 B2 JP5197122 B2 JP 5197122B2 JP 2008108751 A JP2008108751 A JP 2008108751A JP 2008108751 A JP2008108751 A JP 2008108751A JP 5197122 B2 JP5197122 B2 JP 5197122B2
Authority
JP
Japan
Prior art keywords
trench
conductive material
trenches
metal layer
tmbs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008108751A
Other languages
English (en)
Other versions
JP2008270811A (ja
Inventor
エヌ． パタナヤク、ディバ
テリル、カイル
シ、シャロン
リー、ミーシャ
ベイ、ユーミン
ルイ、カム
チェン、クオ‐イン
Original Assignee
ビシェイ−シリコニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビシェイ−シリコニクス filed Critical ビシェイ−シリコニクス
Publication of JP2008270811A publication Critical patent/JP2008270811A/ja
Application granted granted Critical
Publication of JP5197122B2 publication Critical patent/JP5197122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

関連米国出願
この出願は、２００７年４月１９日に出願され、本出願の出願人に譲渡された「Ｔｒｅｎｃｈ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗｉｔｈ Ｒｅｃｅｓｓｅｄ Ｔｒｅｎｃｈ Ｍａｔｅｒｉａｌ ａｎｄ Ｒｅｍｏｔｅ Ｃｏｎｔａｃｔｓ（リセス状トレンチ材料およびリモートコンタクトを備えたトレンチ金属酸化物半導体）」と題する、代理人事件整理番号ＶＩＳＨ−８７５３．ＰＲＯの同時係属仮特許出願第６０／９２５，２３７号に対する優先権を主張し、参照によって全体を本明細書に組み込むものとする。
この技術による実施形態は、概して半導体装置に関する。より具体的には、それらの実施形態は、リセス状トレンチ材料およびリモートコンタクトを備えた金属酸化物半導体に関する。
トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスでは、ポリシリコンがシリコン基板中に形成されたトレンチ内部に収容されている。トレンチ内部のポリシリコンとシリコンメサ（隣接するトレンチ間の表面）とは、金属コンタクトを用いて局所的に接続されている。
モノリシック集積ＴＭＢＳおよびＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス、本明細書ではＳＫＹＦＥＴデバイスとも言う、においては、ポリシリコンが、シリコン基板中に形成されたトレンチ内に収容されている。ＭＯＳＦＥＴ部のソースとＴＭＢＳ部とは、同じコンタクト金属によって接続されている。
これらのタイプのデバイスの両方において、ポリシリコンは、酸化物層によってトレンチの側壁から分離されている。製造中に、酸化物層の一部およびポリシリコンの一部は、コンタクト金属の堆積前にエッチング除去される。残念ながら、エッチング工程は、トレンチの側壁中（メサ中）への金属の侵入をもたらす可能性があり、ショットキーダイオード技術においてエッジリークにしばしば起因する過度の電流漏れをもたらす。
ＴＭＢＳデバイスおよびＳＫＹＦＥＴデバイスにおいて、エッジリークを排除あるいは低減する方法および／または装置は有利である。本発明による実施形態は、この利点および他の利点を付与する。
本発明による実施形態は、ＳＫＹＦＥＴデバイスのＭＯＳＦＥＴ部およびＴＭＢＳ部のポリシリコン領域のみならず、ＴＭＢＳデバイスのポリシリコン領域にリモートコンタクトを使用することにより、エッジリークの問題を解決する。
ＴＭＢＳ部のポリシリコン領域に対するソース金属のコンタクトは、ＴＭＢＳ部の外部へのポリシリコンの延長を介して行なわれる。ポリシリコンは、隣接するメサに対してリセスされており、酸化物層によってコンタクト金属から絶縁されている。このようなデバイス構造における変化は、コンタクト金属の堆積前に、ＴＭＢＳ部のポリシリコンおよびシリコンメサ領域の両方から酸化物をすべて除去する必要性を取り除く。結果として、ＴＭＢＳデバイスないしＳＫＹＦＥＴデバイスにおいてトレンチの側壁へのコンタクト金属の侵入が回避される。
本発明のこれらおよび他の目的および利点は、当業者が以下に述べる、様々な図面で説明された詳細な説明を読むことで認識される。
添付図面は、この明細書の一部に組み込まれるとともにその一部を形成し、本発明の実施形態を示し、詳細な説明とともに発明の原理を説明する役割を有する。
本発明の詳細な説明では、本発明の完全な理解を付与するために、多くの具体的な詳細が記載される。しかし、これらの具体的な詳細なしで、またはその均等物で、本発明を実施することができることが当業者によって認識される。他の例では、周知の方法、手順、部品および回路は、本発明の態様を不必要に分かりにくくしないように、詳細に記載されていない。
続く詳細な説明のいくつかの部分は、半導体装置を製造するための操作の手順、論理ブロック、処理および他の記号表示の点から示される。これらの記載および表示は、最も効率的に、他の当業者にそれらの研究の趣旨を伝えるために、半導体装置を製造する当業者によって用いられる手段である。本出願では、手順、論理ブロック、工程などは、所望の結果をもたらす段階または指示の首尾一貫した順序であると考えられる。段階は、物理量の物理的処置を要求するものである。しかし、これらおよび同様の用語は、すべて適切な物理量に関係しており、これらの量に適用される単に便利なラベルであることを覚えておくべきである。特に言明しない限り、以下の議論から明らかなように、本出願の全体にわたって、「ｆｏｒｍｉｎｇ（形成する）」、「ｐｅｒｆｏｒｍｉｎｇ（行う）」、「ｐｒｏｄｕｃｉｎｇ（製造する）」、「ｄｅｐｏｓｉｔｉｎｇ（堆積する）」、「ｅｔｃｈｉｎｇ（エッチングする）」等の用語を用いた議論は、半導体装置の製造の実行および工程（例えば、図１のフローチャート１００）に言及するものであることは当然である。
図は、縮尺どおりではなく、これらの構造を形成する様々な層と同様に、構造の部分のみを示している可能性がある。さらに、他の製造手順や工程は、本明細書で議論される手順や工程と共に行なわれてもよい。すなわち、本明細書に示され記載される工程の前、間、および／または後に、多くの処理工程があってもよい。重要なことには、本発明による実施形態は、手順や工程を著しく混乱させることなく、これらの他の（恐らく、従来の）工程および段階とともに実行することができる。一般的に言えば、本発明による実施形態は、周辺の手順や工程に著しく影響することなく、従来の工程の一部を交換することができる。
図１は、半導体装置、特に、モノリシック集積されたＴＭＢＳ−ＭＯＳＦＥＴデバイス、すなわちＳＫＹＦＦＴの製造に用いられる工程の１つの実施形態のフローチャート１００である。フローチャート１００の工程は、図１０に示すようなＳＫＹＦＥＴの文脈で記載されているが、工程の一部は、図１１に示すようなＴＭＢＳデバイスのみを形成するために利用することができる（すなわち、ＳＫＹＦＥＴのＴＭＢＳ部を形成するために使用される工程のみ実施され、その場合、ＭＯＳＦＥＴ部の形成に用いられる工程は、必ずしも実施されない）。
具体的な工程が、図１に開示されているが、そのような工程は例示である。すなわち、本発明は、様々な他の工程または図１に列挙された工程の変形を実施することにも適合している。図１は、本発明の実施形態による半導体装置の製造において選択された段階を示す断面図である図２〜図９と関連して議論され、また、フローチャート１００の工程を使用して製造される半導体装置の実施形態の一部の平面図である図１０および図１１と関連して、議論される。
図１のブロック１０５では、図２を参照すると、第１のマスク２２０（例えば、フォトレジスト）が、トレンチ２１０、２１１、２１２、２１３、２１４および２１５などのトレンチを画定するために、基板２０５（例えば、ｐ型シリコン基板）上にパターン形成される。トレンチ２１０〜２１５は、マスク２２０によって被覆されない領域で、基板２０５をエッチングすることにより形成される。トレンチ２１５は、チャネルストッパ（例えば、その内容物は、後に、ｎ型不純物でドープされてもよい）として使用されてもよく、任意である。トレンチを形成した後、マスク２２０を取り除き、結果として得られた構造を洗浄する。エッチングおよび犠牲酸化を洗浄後に行って、トレンチ側壁の質を向上させてもよい。
図１のブロック１１０では、図３を参照すると、ゲート酸化物層３１０を各トレンチ２１０〜２１５中に成長させ、ポリシリコン３２０を各トレンチ２１０〜２１５中に堆積する。これらの段階後に、ドーピング、ブランケット・エッチバックおよびポリシリコン再酸化を行ってもよい。重要なことには、ポリシリコン３２０の領域の上面はトレンチ２１０〜２１５の上端に対してリセスされている。より詳細には、トレンチの側壁（すなわち、対応して、メサの側壁）は、高さＨ１を有し、一方、ポリシリコン３２０は高さＨ２までトレンチ内に堆積されており、ここで、Ｈ２はＨ１未満である。
図１のブロック１１５では、図４を参照すると、第２のマスク４１０を適用して領域が画定され、当該領域には、続いて、ボディ・インプラント４２０（例えば、ｐボディ・インプラント）が導入される。次いで、マスク４１０を取り、結果として得られた構造を洗浄することができ、ボディ・インプラント４２０をアニールし、所望の接合深さに拡散させることができる。
図１のブロック１２０では、図５を参照すると、第３のマスク５１０を適用して領域が画定され、当該領域には、続いて、ソース・インプラント５２０（例えば、ｎ＋ソース・インプラント）が導入される。重要なことには、ソース・インプラント５２０は、ＳＫＹＦＦＴのＴＭＢＳ部の活性領域に対応する領域である、トレンチ２１２および２１４の周りの終端領域及びトレンチ２１２〜２１４間の領域には導入されない。ソース・インプラント５２０は、任意のチャネルストッパ（トレンチ２１５）に対しては許容される。次いで、マスク５１０を取り除き、結果として得られた構造を洗浄することができる。
図１のブロック１２５では、図６を参照すると、構造の全表面にわたって誘電性スタックを堆積し、高密度化する。１つの実施形態では、誘電性スタックは、テトラエチルオルトシリケート（ＴＥＯＳ）の層６１０およびボロンリンシリケートガラス（ＢＰＳＧ）の層６２０を含む。
図１のブロック１３０では、図７を参照すると、第４のマスク７１０を適用して、ＳＫＹＦＥＴのＭＯＳＦＥＴ部の活性領域にコンタクト開口７２０、７２１および７２２を画定する。エッチング前に、構造の上面は比較的平面であるので、より薄いレジストマスクを使用することができる。マスク７１０下の領域を除いて、ソース・インプラント層５２０、ＴＥＯＳ層６１０、ＢＰＳＧ層６２０をエッチングして、コンタクト開口７２０〜７２２を形成する。重要なことには、ＴＭＢＳ部の活性領域をマスク７１０によって覆う。
次の工程（ブロック１４０）でコンタクト金属を堆積する時、コンタクト開口７２０〜７２２は、ｎ型インプラント（層５２０）とコンタクト金属との接触を可能にする。しかし、コンタクト金属は、ポリシリコン３２０の領域と接触しない。すなわち、同じ金属は、ソース・インプラント５２０とポリシリコン３２０の両方には接触しない。
重要なことには、トレンチ２１０〜２１５の側壁は、コンタクト開口７２０〜７２２を形成するために使用されるエッチングをうけず、そのために、トレンチ２１０〜２１５の側壁にコンタクト金属（ブロック１４０で堆積された）が侵入する問題を回避し、したがって、このような金属の侵入にしばしば起因するエッジリークが排除ないし低減される。
図１０および図１１も参照すると、ポリシリコン３２０の領域と接触するために、第４のマスク７１０は、また、ゲートピックアップ領域（例えば、コンタクト１０１０および１０１１）、およびＴＭＢＳ部のポリシリコンピックアップ領域（例えば、コンタクト１０２０）にコンタクト開口を画定する。図７から見て、例えば、ポリシリコン領域３２０は、図１０および図１１に示すように、そのページの中に向かってある距離だけ延出している。コンタクト１０１０および１０１１は、ＭＯＳＦＥＴ部にあるポリシリコン３２０と接触し、コンタクト１０２０は、ＴＭＢＳ部にあるポリシリコン３２０と接触する。
コンタクト酸化物エッチングおよびシリコンエッチング後、コンタクト・クランプ・インプラントおよび浅いコンタクト・インプラントが実施され、第４のマスク７１０を取り除くことができる。コンタクト・クランプ・インプラントおよび浅いコンタクト・インプラントは、ボディへのコンタクト抵抗を向上し、また、トレンチから各メサの中心にアバランシェ降伏をシフトする。
マスク７１０を取り除いた後、結果として得られる構造は、次いで、コンタクト・インプラントを活性化するため、ソース・インプラントが活性化されていない場合にはそれを活性化するため、ソース・インプラントをその目標接合深さまで追いやるため、必要ならば誘電性スタックの密度を高めるため、構造のトポグラフィを軟化させるために必要ならば誘電性スタックを輪郭付けるために、高温リフローを受ける。
図１のブロック１３５では、図８を参照すると、第５のマスク８１０が、バリアおよびコンタクト金属の堆積前に、誘電性スタック（例えば、ＴＥＯＳ層６１０およびＢＰＳＧ層６２０）の部分をエッチング除去するために、ＴＭＢＳ部の活性領域のみをパターン形成するために使用される。１つの実施形態では、誘電体スタックのエッチング後、ＴＭＢＳ部（例えば、メサ８２０および８２１）におけるメサの表面上に層を成した任意の残留酸化物を、当該表面から洗浄する。１つの実施形態では、ＴＭＢＳメサ表面上の酸化物を、およそ１０００オングストロームの厚みにドライエッチングし、次に、緩衝酸化物エッチング（ＢＯＥ）（例えば、９：１のＢＯＥウェットディップ）を、任意の残留酸化物を取り除くために適用し、その結果、メサ表面とコンタクト金属（ブロック１４０で堆積された）との間で良好なコンタクトが得られる。ウェットオーバーエッチの目的は、ＴＭＢＳメサ表面から酸化物を洗浄することであるが、必ずしもトレンチ２１２〜２１４内部から洗浄することではない。重要なことには、トレンチ２１２〜２１４中のポリシリコン３２０の上面は、メサ表面８２０、８２１に対してリセスされたままであり、依然として残っているゲート酸化物層３１０の厚みによって被覆されている。
図１のブロック１４０では、図９を参照すると、ソース金属層９１０が形成される。より具体的には、バリア及びコンタクト金属（例えば、窒化チタン、チタン、アルミニウム）を堆積して、ソース金属層９１０を形成する。次いで、堆積した金属を第６のマスク（図示せず）を使用してパターン形成することができる。ソース金属層９１０は、ＴＭＢＳメサ８２０〜８２１と接触するが、ポリシリコン３２０の領域とは接触しない。すなわち、ソース金属層９１０は、酸化物３１０によってポリシリコン３２０から隔離されている。
図１のブロック１４５では、パッシベーション層を使用する場合、第７のマスク（図示せず）を使用して、堆積、パターン形成することができる。次いで、その構造を研削し、裏面金属を適用することができる。
ＴＭＢＳ部のみを含むデバイスは、例えば、ブロック１１５、１２０および１３０に記載された工程を省略することにより形成することができる。
図１０および図１１を参照すると、本発明の実施形態によるＳＫＹＦＥＴデバイス（ＭＯＳＦＥＴ部およびＴＭＢＳ部を含む）の部分平面図およびＴＭＢＳデバイスの同様の図がそれぞれ示してある。図１０の例では、各ＭＯＳＦＥＴ部のトレンチ内のポリシリコン３２０の別々の領域は、互いに接続され、そして、ＭＯＳＦＥＴ部の活性領域外のコンタクト１０１０および１０１１に接触している。図１０の配置において、ポリシリコン３２０は、コンタクト１０１０および１０１１まで延出しており、コンタクト１０１０および１０１１は、それぞれ、ポリシリコン３２０を含むＭＯＳＦＥＴ部におけるトレンチ２１０〜２１１および２１５（図２）を覆って配置されたソース金属層９１０の端部を越えて位置している。したがって、ＭＯＳＦＥＴポリシリコン３２０とゲート金属との電気コンタクトは、コンタクト１０１０および１０１１を介してなされる。しかし、コンタクト１０１０および１０１１は、図１０に示すように、ＭＯＳＦＥＴ部の活性領域外にある。すなわち、コンタクト１０１０および１０１１は、ポリシリコン３２０を含むＭＯＳＦＥＴ部のトレンチを覆って位置するソース金属層９１０の領域の外側にある。
同様に、各ＴＭＢＳ部のトレンチ内のポリシリコン３２０の別々の領域は、互いに接続され、そして、コンタクト１０２０に接続されており、コンタクト１０２０は、図１０および図１１に示す活性ＴＭＢＳ部外にある。図１０および図１１の配置において、ポリシリコン３２０は、メサ８２０〜８２１（図８）よりさらに、横方向に延出している。ソース金属層９１０は、ＴＭＢＳ部内のトレンチ２１２〜２１４（図２）を覆って配置されており、当該ＴＭＢＳ部は、ポリシリコン３２０およびトレンチ間のメサを含んでいる。
上述するように、ソース金属層９１０は、メサと電気接触するが、トレンチ内のポリシリコン３２０から絶縁されている。コンタクト１０４０は、図１０のＴＭＢＳ部におけるショトキーコンタクト金属（ソース金属層９１０）とメサ８２０〜８２１（図８）との接続を表わす。ポリシリコン３２０とソース金属層９１０との間の電気コンタクトは、コンタクト１０２０を介して行なわれる。しかし、コンタクト１０２０は、図１０、図１１に示されるＴＭＢＳ部の活性領域外にある。すなわち、コンタクト１０２０は、ポリシリコン３２０を含むＴＭＢＳ部の複数のトレンチを覆って位置し、かつ、これらのトレンチ間のメサを覆って位置するソース金属層９１０の領域の外側にある。
また、ソース・インプラント５２０（図７）に電気コンタクトを提供するＭＯＳＦＥＴソースコンタクト１０３０が示されている。
要約すれば、本発明による実施形態は、ＳＫＹＦＦＴデバイスのＴＭＢＳ部およびＭＯＳＦＥＴ部のポリシリコン領域のみならず、ＴＭＢＳデバイスのポリシリコン領域にリモートコンタクト（例えば、コンタクト１０２０）を使用することにより、過度の漏電の問題を解決する。ポリシリコン３２０は、隣接するメサに対してリセスされている。ＴＥＯＳ６１０およびＢＰＳＧ６２０（図６）の積層を使用して、ＴＭＢＳ部（例えば、メサ８２０〜８２１）のメサ表面がコンタクト金属に対して開放されているが、トレンチ側壁がエッチングにさらされないようにして、選択的にポリシリコン３２０上に酸化物の薄層を残す。
デバイス構造のこれらの変化は、コンタクト工程前に、ＴＭＢＳ部のポリシリコンおよびシリコンメサ領域の両方から酸化物をすべて除去する必要性を取り除く。酸化物は、ＴＭＢＳ部におけるシリコンメサからのみ完全にエッチングされる。ＴＭＢＳ部のポリシリコン領域に対するソース金属のコンタクトは、ＴＭＢＳ部外へのポリシリコンの伸長を介して行なわれる。これらの特徴を作るために使用される方法と同様に、これらの特徴の結果として、ＴＭＢＳデバイスまたはＳＫＹＦＥＴデバイス中のトレンチの側壁へのコンタクト金属の侵入が回避される。
本発明の概念
要約すると、本明細書は、少なくとも以下に記載する広い概念を開示している。
概念１：トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスを含む半導体装置であって、前記ＴＭＢＳデバイスは、
複数の第１のトレンチが形成され、前記第１のトレンチ内に導電性材料が堆積されている基板と、
ソース金属層と、を含み、
前記ＴＭＢＳデバイスは、活性領域を有し、当該活性領域内において、前記ソース金属層は、前記基板と電気的に接触するが、前記第１のトレンチ内に配置された前記導電性材料から絶縁されており、前記第１のトレンチ内の前記導電性材料は、前記ＴＭＢＳデバイスの前記活性領域外にあるコンタクトに電気的に結合されている、半導体装置。
概念２：前記活性領域は、前記複数の第１のトレンチ間に形成された複数のメサを含み、前記メサは、第１の高さの側壁を有しており、前記導電性材料は、前記第１のトレンチを前記第１の高さ未満の第２の高さまで充填している、概念１に記載の半導体装置。
概念３：前記導電性材料は、前記基板内を、前記メサを越えてある距離だけ延出しており、前記導電性材料は、前記ＴＭＢＳデバイスの前記活性領域外で前記コンタクトまで延出している、概念３に記載の半導体装置。
概念４：前記基板および前記ソース金属層から前記導電性材料を分離する絶縁材料をさらに含む、概念１の半導体装置。
概念５：前記絶縁材料は、ゲート酸化物を含む、概念４に記載の半導体装置。
概念６：前記基板は、ｐ型シリコン基板を含み、前記導電性材料は、ポリシリコンを含む、概念１に記載の半導体装置。
概念７：前記ソース金属層は、窒化チタン、チタンおよびアルミニウムからなる群から選択される材料を含む、概念１に記載の半導体装置。
概念８：ＭＯＳＦＥＴをさらに含み、当該ＭＯＳＦＥＴおよび前記ＴＭＢＳデバイスは、組み合わさって、モノリシック集積構造を構成する、概念１に記載の半導体装置。
概念９：前記ＭＯＳＦＥＴは、
前記基板内に形成され、内部に前記導電性材料が配置された複数の第２のトレンチと、
各第２のトレンチに隣接するが、前記絶縁材料によって前記第２のトレンチ内の前記導電性材料から分離されたソース・インプラントと、を含み、
前記ＭＯＳＦＥＴは、活性領域を有し、当該活性領域では、前記ソース金属層が前記第２のトレンチを覆って配置されるとともに、前記第２のトレンチ間の前記基板中に形成されたｐボディ・インプラントと電気的に接触しており、
前記第２のトレンチ内の前記導電性材料とゲート金属との電気コンタクトは、前記ＭＯＳＦＥＴの前記活性領域外で行なわれる、概念８に記載の半導体装置。
概念１０：トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスを含む半導体装置を製造する方法であって、
メサによって分離されており、第１の高さの側壁を有する複数の第１のトレンチを形成する工程；
前記第１のトレンチ内に、前記第１の高さ未満の高さまで導電性材料を堆積する工程；
前記導電性材料を覆って絶縁材料からなる層を形成する工程；
前記第１のトレンチおよび前記メサを包含する第１の領域を覆ってソース金属層を形成する工程であって、前記第１の領域内では、前記ソース金属層は、前記絶縁材料によって前記導電性材料から分離されており；
前記ソース金属層と前記第１のトレンチ内の前記導電性材料との間の第１の電気コンタクトを形成する工程であって、前記第１の電気コンタクトは、前記第１の領域の外にある；
を含む方法。
概念１１：前記ソース金属層を形成する工程の前に、
前記メサおよび前記第１のトレンチを覆って誘電体層を形成する工程；
前記ソース金属層がその後で形成された時に、当該ソース金属層が前記メサと接触するように、前記誘電体層の部分をエッチング除去し、前記メサを露出させる工程であって、前記エッチングが行われた後、前記絶縁材料は、前記導電性材料を覆って残っている；
をさらに含む、概念１０に記載の方法。
概念１２：前記誘電体層は、テトラエチルオルトシリケート（ＴＥＯＳ）の層およびボロンリンシリケートガラス（ＢＰＳＧ）の層を含む誘電体スタックを含む、概念１１に記載の方法。
概念１３：前記絶縁材料は、ゲート酸化物を含み、前記基板は、ｐ型シリコン基板を含み、前記導電性材料は、ポリシリコンを含み、前記ソース金属層は、窒化チタン、チタンおよびアルミニウムからなる群から選択される材料を含む、概念１０に記載の方法。
概念１４：前記半導体装置は、前記基板上に形成されたＭＯＳＦＥＴをさらに含み、当該ＭＯＳＦＥＴおよび前記ＴＭＢＳは、組み合わさって、モノリシック集積構造を構成する、概念１０に記載の方法。
概念１５：前記基板内に複数の第２のトレンチを形成する工程であって、前記導電性材料は前記第２のトレンチ内に堆積されており；
前記第２のトレンチ間にｐボディ・インプラントを形成する工程であって、前記ソース金属層は、前記第２のトレンチおよび前記ｐボディ・インプラントを含む第２の領域を覆って配置されており；
各第２のトレンチに隣接するが、前記絶縁材料によって前記第２のトレンチ内の前記導電性材料からは分離されているソース・インプラントを形成する工程；
前記第２のトレンチ内の前記導電性材料とゲート金属との間の第２の電気コンタクトを形成する工程であって、前記第２の電気コンタクトは、前記第２の領域外にある；
をさらに含む、概念１４に記載の方法。
概念１６：トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスを含む半導体装置であって、前記ＴＭＢＳデバイスは、
第１の高さの側壁を有する複数のメサが形成された基板と、
前記メサ間に位置する複数の第１のトレンチ内に配置され、前記第１のトレンチを前記第１の高さ未満の第２の高さまで充填する導電性材料と、
前記基板から、および前記メサおよび前記第１のトレンチを覆って配置されたソース金属層から、前記導電性材料を分離する絶縁材料と、を含み、
前記ＴＭＢＳデバイスの活性領域内では、前記ソース金属層は、前記メサと電気接触しており、前記第１のトレンチ内の前記導電性材料と前記ソース金属層との電気コンタクトは、前記ＴＭＢＳデバイスの前記活性領域外で行なわれる、半導体装置。
概念１７：前記絶縁材料は、ゲート酸化物を含み、前記基板は、ｐ型シリコン基板を含み、前記導電性材料は、ポリシリコンを含み、前記ソース金属層は、窒化チタン、チタンおよびアルミニウムからなる群から選択される材料を含む、概念１６に記載の半導体装置。
概念１８：ＭＯＳＦＥＴをさらに含み、当該ＭＯＳＦＥＴおよび前記ＴＭＢＳデバイスは、組み合わさって、モノリシック集積構造を構成する、概念１６に記載の半導体装置。
概念１９：前記ＭＯＳＦＥＴは、前記基板内に形成され、内部に前記導電性材料が配置された前記導電性材料を有する複数の第２のトレンチを含み、
前記ＭＯＳＦＥＴの活性領域内では、前記ソース金属層は、前記第２のトレンチを覆って、および前記第２のトレンチ間の前記基板中に形成されたｐボディ・インプラントを覆って配置されており、前記第２のトレンチ内の前記導電性材料と、ゲート金属との電気コンタクトは、前記ＭＯＳＦＥＴの前記活性領域外で行なわれ、前記ソース金属層は、前記ｐボディ・インプラントと電気接触するが、前記第２のトレンチ内の前記導電性材料と電気接触しない、概念１８に記載の半導体装置。
概念２０：前記各第２のトレンチに隣接するが、前記絶縁材料によって、前記第２のトレンチ内の前記導電性材料から分離されているソース・インプラントをさらに含む、概念１９に記載の半導体装置。
概念２１：前記第２のトレンチを覆って配置されるが、ギャップによって分離されており、前記ソース金属層と前記ｐボディ・インプラントとの前記電気コンタクトを許容する誘電体層をさらに含む、概念１９に記載の半導体装置。
概念２２：前記誘電体層は、テトラエチルオルトシリケート（ＴＥＯＳ）の層およびボロンリンシリケートガラス（ＢＰＳＧ）の層を含む誘電体スタックを含む、概念２１に記載の半導体装置。
上述の本発明における具体的な実施形態は、本発明を図示したり説明したりするためのものである。発明を包括したり、開示される形態通りに本発明を限定したりする目的のものではない。よって上述の教示を鑑みて、多くの変形例や修正例が可能であることは言うまでもない。発明の原理とその実際的な適用を最良に説明するために、それによって当業者が本発明および、考慮される特定の使用に適した種々の変形例を備える種々の実施形態を最適に用いることができるように実施形態が選択され、記載されている。本発明の範囲はここに添付された特許請求の範囲およびこれらの均等事項によって定義される。
本発明の１つの実施形態による半導体装置の製造で使用される工程のフローチャートである。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の実施形態による半導体装置の製造における選択された段階を示す断面図である。 本発明の１つの実施形態によるＭＯＳＦＥＴ部およびＴＭＢＳ部を含む半導体装置の要素を示す平面図である。 本発明の１つの実施形態によるＴＭＢＳ部を含む半導体装置の要素を示す平面図である。

Claims (12)

  1. トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスを含む半導体装置であって、前記ＴＭＢＳデバイスは、
    複数の第１のトレンチが形成され、前記第１のトレンチ内に導電性材料が堆積されている基板を含み、
    前記ＴＭＢＳデバイスは、
    前記複数の第１のトレンチ間の領域を含む活性領域と、
    前記活性領域及び前記複数の第１のトレンチを覆うように形成されたソース金属層であって、当該活性領域内において、前記ソース金属層は、前記基板と電気的に接触するが、前記第１のトレンチ内に堆積された前記導電性材料から絶縁されており、前記第１のトレンチ内の前記導電性材料は、前記ＴＭＢＳデバイスの前記活性領域外にある第１のコンタクトに電気的に結合されている、ソース金属層と、
    前記基板および前記ソース金属層から前記導電性材料を分離する絶縁材料と、を有し、
    前記半導体装置は、ＭＯＳＦＥＴをさらに含み、当該ＭＯＳＦＥＴおよび前記ＴＭＢＳデバイスは、組み合わさって、モノリシック集積構造を構成しており、
    前記ＭＯＳＦＥＴは、
    前記基板内に形成され、内部に導電性材料が堆積された複数の第２のトレンチと、
    各第２のトレンチに隣接するが、前記絶縁材料によって前記第２のトレンチ内の前記導電性材料から分離されたソース・インプラントと、を含み、
    前記ＭＯＳＦＥＴは、活性領域を有し、当該活性領域では、前記ソース金属層が前記第２のトレンチを覆って堆積されるとともに、前記第２のトレンチ間で前記基板中に形成されたｐボディ・インプラントと電気的に接触しており、
    前記第２のトレンチ内の前記導電性材料とゲート金属との第２のコンタクトは、前記ＭＯＳＦＥＴの前記活性領域外で行なわれ、
    前記半導体装置は、さらに、前記第２のトレンチを覆って堆積されるが、ギャップによって分離されており、前記ソース金属層と前記ｐボディ・インプラントとの前記電気接触を許容する誘電体層をさらに含み、前記誘電体層は、テトラエチルオルトシリケート（ＴＥＯＳ）の層およびボロンリンシリケートガラス（ＢＰＳＧ）の層を含む誘電体スタックを含んでいる、半導体装置。
  2. 前記ＴＭＢＳデバイスの前記活性領域は、前記複数の第１のトレンチ間に形成された複数のメサを含み、前記メサは、第１の高さの側壁を有しており、前記導電性材料は、前記第１のトレンチを前記第１の高さ未満の第２の高さまで充填している、請求項１に記載の半導体装置。
  3. 前記導電性材料は、前記基板内を、前記メサを越えてある距離だけ延出しており、前記導電性材料は、前記ＴＭＢＳデバイスの前記活性領域外で前記第１のコンタクトまで延出している、請求項２に記載の半導体装置。
  4. 前記絶縁材料は、ゲート酸化物を含む、請求項１に記載の半導体装置。
  5. 前記基板は、ｐ型シリコン基板を含み、前記導電性材料は、ポリシリコンを含む、請求項１に記載の半導体装置。
  6. 前記ソース金属層は、窒化チタン、チタンおよびアルミニウムからなる群から選択される材料を含む、請求項１に記載の半導体装置。
  7. トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスを含む半導体装置を製造する方法であって、
    基板に複数の第１のトレンチを形成する工程であって、前記複数の第１のトレンチはメサによって分離されており、第１の高さの側壁を有している、工程と、
    前記第１のトレンチ内に、前記第１の高さ未満の高さまで導電性材料を堆積する工程と、
    前記導電性材料を覆って絶縁材料からなる層を形成する工程と、
    前記メサおよび前記第１のトレンチを覆って誘電体層を形成する工程であって、前記誘電体層は、テトラエチルオルトシリケート（ＴＥＯＳ）の層およびボロンリンシリケートガラス（ＢＰＳＧ）の層を含む誘電体スタックを含む、工程と、
    前記第１のトレンチおよび前記メサを包含する第１の領域を覆ってソース金属層を形成する工程であって、前記第１の領域内では、前記ソース金属層は、前記絶縁材料によって前記第１のトレンチ内の前記導電性材料から分離されている、工程と、
    前記ソース金属層が前記メサと接触するように、前記誘電体層の部分をエッチング除去し、前記メサを露出させる工程であって、当該エッチングが行われた後、前記絶縁材料は、前記導電性材料を覆って残っている、工程と、
    前記ソース金属層と前記第１のトレンチ内の前記導電性材料との間の第１のコンタクトを形成する工程であって、前記第１のコンタクトは、前記第１の領域の外にある、工程と、
    を含み、
    前記半導体装置は、前記基板上に形成されたＭＯＳＦＥＴをさらに含み、当該ＭＯＳＦＥＴおよび前記ＴＭＢＳは、組み合わさって、モノリシック集積構造を構成しており、前記方法はさらに、
    前記基板内に複数の第２のトレンチを形成する工程であって、導電性材料が前記第２のトレンチ内に堆積されている、工程と、
    前記第２のトレンチ間にｐボディ・インプラントを形成する工程であって、前記ソース金属層は、前記第２のトレンチおよび前記ｐボディ・インプラントを含む第２の領域を覆って堆積されている、工程と、
    各第２のトレンチに隣接するが、前記絶縁材料によって前記第２のトレンチ内の前記導電性材料からは分離されているソース・インプラントを形成する工程と、
    前記第２のトレンチ内の前記導電性材料とゲート金属との間の第２のコンタクトを形成する工程であって、前記第２のコンタクトは、前記第２の領域外にある、工程と、
    を含む方法。
  8. 前記絶縁材料は、ゲート酸化物を含み、前記基板は、ｐ型シリコン基板を含み、前記導電性材料は、ポリシリコンを含み、前記ソース金属層は、窒化チタン、チタンおよびアルミニウムからなる群から選択される材料を含む、請求項７に記載の方法。
  9. トレンチ金属酸化物半導体（ＭＯＳ）バリアショットキー（ＴＭＢＳ）デバイスを含む半導体装置であって、前記ＴＭＢＳデバイスは、
    第１の高さの側壁を有する複数のメサが形成された基板と、
    前記メサ間に位置する複数の第１のトレンチ内に堆積され、前記第１のトレンチを前記第１の高さ未満の第２の高さまで充填する導電性材料と、
    前記基板から、および前記メサおよび前記第１のトレンチを覆って堆積されたソース金属層から、前記第１のトレンチ内の前記導電性材料を分離する絶縁材料と、を含み、
    前記ＴＭＢＳデバイスの活性領域内では、前記ソース金属層は、前記メサと電気接触しており、前記ＴＭＢＳデバイスの前記活性領域は、前記第１のトレンチ間の領域を含み、前記第１のトレンチ内の前記導電性材料と前記ソース金属層との電気接触は、前記ＴＭＢＳデバイスの前記活性領域外で行なわれ、
    前記半導体装置は、前記基板上に形成されたＭＯＳＦＥＴをさらに含み、当該ＭＯＳＦＥＴおよび前記ＴＭＢＳデバイスは、組み合わさって、モノリシック集積構造を構成しており、
    前記ＭＯＳＦＥＴは、前記基板内に形成されており、内部に堆積された導電性材料を有する複数の第２のトレンチを含み、前記ＭＯＳＦＥＴの活性領域内では、前記ソース金属層は、前記第２のトレンチおよび前記第２のトレンチ間で前記基板中に形成されたｐボディ・インプラントを覆って堆積されており、前記第２のトレンチ内の前記導電性材料と、ゲート金属と、の電気接触は、前記ＭＯＳＦＥＴの前記活性領域外で行なわれ、前記ソース金属層は、前記ｐボディ・インプラントと電気接触するが、前記第２のトレンチ内の前記導電性材料と電気接触しておらず、
    前記半導体装置は、さらに、前記第２のトレンチを覆って堆積されるが、ギャップによって分離されており、前記ソース金属層と前記ｐボディ・インプラントとの前記電気接触を許容する誘電体層をさらに含み、前記誘電体層は、テトラエチルオルトシリケート（ＴＥＯＳ）の層およびボロンリンシリケートガラス（ＢＰＳＧ）の層を含む誘電体スタックを含んでいる、半導体装置。
  10. 前記絶縁材料は、ゲート酸化物を含み、前記基板は、ｐ型シリコン基板を含み、前記導電性材料は、ポリシリコンを含み、前記ソース金属層は、窒化チタン、チタンおよびアルミニウムからなる群から選択される材料を含む、請求項９に記載の半導体装置。
  11. 前記各第２のトレンチに隣接するが、前記絶縁材料によって、前記第２のトレンチ内の前記導電性材料から分離されているソース・インプラントをさらに含む、請求項９に記載の半導体装置。
  12. 前記ＭＯＳＦＥＴデバイスの前記活性領域は、前記複数の第２のトレンチ間に形成された複数のメサを含み、前記メサは、第１の高さの側壁を有しており、前記導電性材料は、前記第２のトレンチを前記第１の高さ未満の第２の高さまで充填している、請求項１に記載の半導体装置。
JP2008108751A 2007-04-19 2008-04-18 トレンチ金属酸化物半導体 Active JP5197122B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US92523707P 2007-04-19 2007-04-19
US60/925,237 2007-04-19
US12/098,950 2008-04-07
US12/098,950 US8368126B2 (en) 2007-04-19 2008-04-07 Trench metal oxide semiconductor with recessed trench material and remote contacts

Publications (2)

Publication Number Publication Date
JP2008270811A JP2008270811A (ja) 2008-11-06
JP5197122B2 true JP5197122B2 (ja) 2013-05-15

Family

ID=39642673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008108751A Active JP5197122B2 (ja) 2007-04-19 2008-04-18 トレンチ金属酸化物半導体

Country Status (7)

Country Link
US (2) US8368126B2 (ja)
EP (1) EP1983576A3 (ja)
JP (1) JP5197122B2 (ja)
KR (1) KR101047947B1 (ja)
CN (1) CN101295712B (ja)
MY (1) MY147107A (ja)
TW (1) TWI389312B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
KR20120064364A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 태양 전지의 제조 방법
CN102569422B (zh) * 2010-12-31 2015-08-26 比亚迪股份有限公司 一种肖特基整流器件及制造方法
CN103151270A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件制造方法
CN104425628B (zh) * 2013-08-22 2017-11-07 大中积体电路股份有限公司 半导体功率元件及其半导体结构
CN103985627B (zh) * 2014-05-12 2017-03-08 上海先进半导体制造股份有限公司 提高tmbs良率的工艺方法
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
CN108766965B (zh) * 2018-08-03 2023-06-13 淄博汉林半导体有限公司 一种漏极共用的沟槽式双mos管器件及制造方法
CN115831759B (zh) * 2023-02-22 2023-05-02 南京华瑞微集成电路有限公司 一种集成sbd结构的sgt mosfet及其制作方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206073A (en) 1981-06-12 1982-12-17 Hitachi Ltd Mis semiconductor device
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
JPH0612828B2 (ja) 1983-06-30 1994-02-16 株式会社東芝 半導体装置
JPS60136378A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置およびその製造方法
US4837606A (en) * 1984-02-22 1989-06-06 General Electric Company Vertical MOSFET with reduced bipolar effects
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
JPS6239069A (ja) 1985-08-13 1987-02-20 Mitsubishi Electric Corp 電界効果型半導体装置
US4760431A (en) * 1985-09-30 1988-07-26 Kabushiki Kaisha Toshiba Gate turn-off thyristor with independent turn-on/off controlling transistors
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
IT1213411B (it) * 1986-12-17 1989-12-20 Sgs Microelettronica Spa Struttura mos di potenza con dispositivo di protezione contro le sovratensioni e processo per lasua fabbricazione.
JPS64769A (en) 1987-02-16 1989-01-05 Nec Corp Vertical field-effect transistor
US4775879A (en) * 1987-03-18 1988-10-04 Motorola Inc. FET structure arrangement having low on resistance
JPS63252480A (ja) 1987-04-09 1988-10-19 Mitsubishi Electric Corp 縦形モス電界効果トランジスタ
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
EP0416805B1 (en) * 1989-08-30 1996-11-20 Siliconix, Inc. Transistor with voltage clamp
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
JP3338178B2 (ja) * 1994-05-30 2002-10-28 株式会社東芝 半導体装置およびその製造方法
JP3291958B2 (ja) * 1995-02-21 2002-06-17 富士電機株式会社 バックソースｍｏｓｆｅｔ
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
JP2000515684A (ja) * 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US5864158A (en) * 1997-04-04 1999-01-26 Advanced Micro Devices, Inc. Trench-gated vertical CMOS device
US6346438B1 (en) * 1997-06-30 2002-02-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US20010003367A1 (en) * 1998-06-12 2001-06-14 Fwu-Iuan Hshieh Trenched dmos device with low gate charges
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6838735B1 (en) * 2000-02-24 2005-01-04 International Rectifier Corporation Trench FET with non overlapping poly and remote contact therefor
US6246090B1 (en) * 2000-03-14 2001-06-12 Intersil Corporation Power trench transistor device source region formation using silicon spacer
JP3910335B2 (ja) * 2000-03-22 2007-04-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
GB0010041D0 (en) * 2000-04-26 2000-06-14 Koninkl Philips Electronics Nv Trench semiconductor device manufacture
EP1170803A3 (en) 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6653691B2 (en) * 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
JP2002203966A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
DE10239310B4 (de) 2002-08-27 2005-11-03 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
TW588460B (en) * 2003-01-24 2004-05-21 Ind Tech Res Inst Trench power MOSFET and method of making the same
JP2004241413A (ja) * 2003-02-03 2004-08-26 Toshiba Corp 半導体装置
US6919248B2 (en) * 2003-03-14 2005-07-19 International Rectifier Corporation Angled implant for shorter trench emitter
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
US6974750B2 (en) * 2003-06-11 2005-12-13 International Rectifier Corporation Process for forming a trench power MOS device suitable for large diameter wafers
JP3703816B2 (ja) * 2003-06-18 2005-10-05 株式会社東芝 半導体装置
GB0314392D0 (en) * 2003-06-20 2003-07-23 Koninkl Philips Electronics Nv Trench mos structure
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7279743B2 (en) * 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US6906380B1 (en) * 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
JP2006012967A (ja) 2004-06-23 2006-01-12 Toshiba Corp 半導体装置
US20060273390A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. Gate contact and runners for high density trench MOSFET
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法

Also Published As

Publication number Publication date
US8883580B2 (en) 2014-11-11
EP1983576A3 (en) 2009-09-23
KR20080094617A (ko) 2008-10-23
EP1983576A2 (en) 2008-10-22
US20140235023A1 (en) 2014-08-21
TWI389312B (zh) 2013-03-11
CN101295712A (zh) 2008-10-29
CN101295712B (zh) 2012-06-06
TW200901469A (en) 2009-01-01
US8368126B2 (en) 2013-02-05
KR101047947B1 (ko) 2011-07-12
MY147107A (en) 2012-10-31
JP2008270811A (ja) 2008-11-06
US20080258212A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP5197122B2 (ja) トレンチ金属酸化物半導体
US11640994B2 (en) Shielded gate trench MOSFET devices
US9543308B2 (en) Semiconductor device
US7972914B2 (en) Semiconductor device with FinFET and method of fabricating the same
TWI484567B (zh) 半導體結構與其製造方法
TW202010046A (zh) 一種絕緣體上半導體基板及其形成方法
US7250342B2 (en) Method of fabricating a MOSFET having a recessed channel
JP5010660B2 (ja) 半導体装置およびその製造方法
TW201541523A (zh) 電晶體器件及用於製備該電晶體器件的方法
US6800509B1 (en) Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET
US20120168859A1 (en) Vertical transistor manufacturing method and vertical transistor
US20160027913A1 (en) Trench mosfet and manufacturing method thereof
CN107403721B (zh) 功率金氧半导体场效晶体管的制造方法
TWI498997B (zh) 半導體裝置及其製作方法
US20170365708A1 (en) Trench power semiconductor device
JP4480323B2 (ja) 半導体デバイスの製造方法
CN113519054A (zh) 制造屏蔽栅极沟槽mosfet装置的方法
US20110079844A1 (en) Trench mosfet with high cell density
US20110068389A1 (en) Trench MOSFET with high cell density
CN114284149B (zh) 一种屏蔽栅沟槽场效应晶体管的制备方法
US20220045184A1 (en) Shielded gate trench mosfet with esd diode manufactured using two poly-silicon layers process
US20230268432A1 (en) Manufacturing method of a semiconductor device
US11094795B2 (en) Semiconductor device and method for manufacturing the same
US6603174B2 (en) Semiconductor device and manufacturing method thereof
JP2009147248A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250