CN113519054A - 制造屏蔽栅极沟槽mosfet装置的方法 - Google Patents

制造屏蔽栅极沟槽mosfet装置的方法 Download PDF

Info

Publication number
CN113519054A
CN113519054A CN201980093293.3A CN201980093293A CN113519054A CN 113519054 A CN113519054 A CN 113519054A CN 201980093293 A CN201980093293 A CN 201980093293A CN 113519054 A CN113519054 A CN 113519054A
Authority
CN
China
Prior art keywords
layer
oxide layer
trench
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980093293.3A
Other languages
English (en)
Other versions
CN113519054B (zh
Inventor
Y.哈姆扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ai Baoerbandaoti
Original Assignee
Ai Baoerbandaoti
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/290,834 external-priority patent/US10998438B2/en
Application filed by Ai Baoerbandaoti filed Critical Ai Baoerbandaoti
Priority claimed from US16/414,769 external-priority patent/US10777661B2/en
Publication of CN113519054A publication Critical patent/CN113519054A/zh
Application granted granted Critical
Publication of CN113519054B publication Critical patent/CN113519054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种屏蔽栅极沟槽MOSFET装置结构。该装置结构包括在覆盖n+硅衬底的n型外延硅层中形成的MOS栅极沟槽和p体接触沟槽。每个MOS栅极沟槽包括栅极沟槽堆叠体，该栅极沟槽堆叠体具有由中间多晶硅氧化物(IPO)层与上n+栅极多晶硅层分离的下n+屏蔽多晶硅层。IPO层可以通过沉积硅氧化物层或热生长具有最小厚度变化的多晶硅氧化物层来形成。该方法用于在自对准或非自对准的屏蔽栅极沟槽MOSFET装置制造中形成MOS栅极沟槽和p体接触沟槽两者。

Description

制造屏蔽栅极沟槽MOSFET装置的方法
相关申请的交叉引用
本申请是2019年3月1日提交的美国专利申请No.16/290,834的部分继续申请，该申请涉及并要求2018年3月1日提交的美国临时专利申请No.62/637,274的优先权，它们的全部内容通过引用明确并入本文。
技术领域
本发明涉及半导体装置，更具体地，涉及装置结构和形成沟槽金属氧化物半导体场效应晶体管(MOSFET)装置的方法。
背景技术
在功率金属氧化物半导体场效应晶体管(MOSFET)装置中，由于新结构、先进工艺技术和工具的可用性，每平方面积的电阻不断降低，MOSFET产品的裸芯尺寸也越来越小。与低性能较大裸芯面积型功率MOSFET相比，具有较小裸芯尺寸的先进沟槽MOSFET产品中要解决几个挑战，例如：(1)增加的较小裸芯的热阻，以及(2)在非钳位电感、高dv/dt以及二极管恢复操作模式下，提高MOSFET的鲁棒性以处理更高的电流密度。
制造更薄的裸芯和改善的功率装置封装可以解决功率MOSFET装置中的热阻相关的问题。改善更小裸芯中的功率MOSFET装置的鲁棒性包括例如(1)提供结构和工艺以在MOSFET主体的中间将击穿局部化，(2)确保装置雪崩击穿发生在有源装置单元(MOSFET)而不是终端区域，(3)保持极低的p体源极短路阻抗，以防止MOSFET的寄生NPN双极晶体管导通。非自对准的p体接触与沟槽的掩模未对准导致MOSFET的p体和n+源之间的短路电阻增加。
发明内容
本发明的一方面包括一种用于形成屏蔽栅极沟道MOSFET装置的方法，该方法包括：提供覆盖半导体衬底的具有第一类型导电性的硅层；在硅层的前表面上形成以交替方式设置在前表面的有源区域中的多个栅极沟槽和接触沟槽的阵列，栅极沟槽和接触沟槽的阵列从前表面朝向半导体衬底正交地延伸，其中每个栅极沟槽限定第一深度和第一宽度并且每个接触沟槽限定第二深度和第二宽度，并且其中第一深度和第一宽度分别大于第二深度和第二宽度；在每个栅极沟槽中形成栅极沟槽堆叠体，包括：在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；在栅极沟槽内的屏蔽氧化物层上形成第一掺杂多晶硅层；在第一掺杂多晶硅层上形成硅氧化物层；在硅氧化物层上形成未掺杂的多晶硅层；将侧壁上的屏蔽氧化物层的暴露部分的厚度减小到预定厚度；移除未掺杂的多晶硅层以暴露下面的硅氧化物层；从栅极沟槽的侧壁蚀刻具有预定厚度的屏蔽氧化物层，这导致在硅氧化物层上方的沟槽侧壁的暴露表面，其中蚀刻具有预定厚度的屏蔽氧化物层也将硅氧化物层的厚度减小相同的预定厚度；在沟槽侧壁和暴露的硅表面上生长栅极氧化物层；以及在栅极氧化物层和硅氧化物层上形成第二掺杂多晶硅层并对第二掺杂多晶硅层进行平坦化。
本发明的另一方面包括一种用于形成屏蔽栅极沟槽MOSFET装置的方法，该方法包括：提供覆盖半导体衬底的具有第一类型导电性的硅层；在硅层的前表面上形成以交替方式设置在前表面的有源区域中的多个栅极沟槽和接触沟槽的阵列，栅极沟槽和接触沟槽的阵列从前表面朝向半导体衬底正交地延伸，其中每个栅极沟槽限定第一深度和第一宽度并且每个接触沟槽限定第二深度和第二宽度，并且其中第一深度和第一宽度分别大于第二深度和第二宽度；在每个栅极沟槽中形成栅极沟槽堆叠体，包括：在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；在栅极沟槽内的屏蔽氧化物层上形成第一掺杂多晶硅层；在第一掺杂多晶硅层上形成硅氧化物层；在硅氧化物层上形成未掺杂的多晶硅层；从栅极沟槽的侧壁移除屏蔽氧化物层的暴露部分，这导致在硅氧化物层上方的沟槽侧壁的暴露表面；蚀刻未掺杂的多晶硅层以暴露下面的硅氧化物层，其中蚀刻未掺杂的多晶硅层也蚀刻暴露的侧壁的表面，导致相对于硅氧化物层下方的栅极沟槽的第一宽度，栅极沟槽的宽度在硅氧化物层上方增加至第三宽度；在沟槽侧壁的表面和所有暴露的硅表面上生长栅极氧化物层；以及在栅极氧化物层和硅氧化物层上形成第二掺杂多晶硅层并对第二掺杂多晶硅层进行平坦化。
本发明的另一方面提供了一种用于形成屏蔽栅极沟槽MOSFET装置的方法，该方法包括：提供覆盖半导体衬底的具有第一类型导电性的硅层；在硅层的前表面上形成设置在前表面的有源区域中的多个栅极沟槽的阵列，栅极沟槽的阵列从前表面朝向半导体衬底正交地延伸，在每个栅极沟槽中形成栅极沟槽堆叠体，包括：在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；在栅极沟槽内的屏蔽氧化物层上形成第一掺杂多晶硅层；在第一掺杂多晶硅层上形成硅氧化物层；在硅氧化物层上形成未掺杂的多晶硅层；将侧壁上的屏蔽氧化物层的暴露部分的厚度减小到预定厚度；移除未掺杂的多晶硅层以暴露下面的硅氧化物层；从栅极沟槽的侧壁蚀刻具有预定厚度的屏蔽氧化物层，这导致在硅氧化物层上方的沟槽侧壁的暴露表面，其中蚀刻具有预定厚度的屏蔽氧化物层也将硅氧化物层的厚度减小相同的预定厚度；在沟槽的侧壁和所有暴露的硅表面上生长栅极氧化物层；在栅极氧化物层和硅氧化物层上形成第二掺杂多晶硅层并对第二掺杂多晶硅层进行平坦化；形成在栅极沟槽之间延伸的体区域和源极区域；在前表面形成电介质层；通过蚀刻穿过电介质层和蚀刻穿过沟槽栅极之间的源极区来形成体接触沟槽；以及形成用于源极电极和栅极电极的顶部金属层。
附图说明
图1是包括屏蔽栅极沟槽MOSFET装置结构的本发明实施例的示意图。
图2A-2M是用于形成屏蔽栅极沟槽MOSFET装置结构的方法实施例的示例性步骤的示意图；
图3是包括大单元间距应用的屏蔽栅极沟槽MOSFET装置结构的本发明实施例的示意图；
图4A-4D是用于形成大单元间距应用的屏蔽栅极沟槽MOSFET装置结构的另一个方法实施例的示例性步骤的示意图；以及
图5A-5B示出了包括本发明的工艺实施例的流程图。
具体实施方式
除了功率MOSFET装置的鲁棒性改善之外，本发明的实施例还涉及形成用于诸如屏蔽栅极沟槽(SGT)MOSFET装置的半导体装置和其他半导体装置的诸如中间多晶硅电介质(IPD)层或中间多晶硅氧化物(IPO)层的电绝缘的多晶间电介质层的方法。IPD和IPO术语在本申请中可以互换使用，以指代中间多晶硅电介质。
在SGT MOSFET装置结构的MOS栅极沟槽中，在沟槽的下半部分处的屏蔽多晶硅(poly 1)和沟槽的上半部分处的栅极多晶硅(poly 2)之间的IPO层的厚度变化可能会导致漏极到源极的电阻(Rd)和栅极到漏极的电容(Cgd)中的不期望的变化。本发明的实施例包括除相对于栅极沟槽的自对准的源极和p体接触之外的用于最小化IPO层中的厚度变化的方法，以在SGT沟槽MOSFET中实现最小的性能变化，并防止在高温栅极偏置可靠性(HTGB)测试期间出现故障。
通常，在屏蔽多晶硅沉积之后，可以移除在屏蔽多晶硅层上方的MOS栅极沟槽的侧壁上的硅氧化物层，并且在栅极氧化物层形成步骤期间可以通过部分氧化屏蔽多晶硅层在屏蔽多晶硅层上形成IPO层，这也在沟槽侧壁的暴露部分上形成栅极氧化物层。尽管氧化物在多晶硅上生长可能比在单晶硅侧壁上生长得相对较厚，但在栅极氧化物形成阶段期间在屏蔽多晶硅上生长的IPO对可靠地满足Vgs-max额定值可能不够厚。因此在这样的传统技术中，例如为制造分裂栅极或屏蔽栅极型MOSFET结构，在屏蔽多晶硅沉积步骤和随后的向下蚀刻工艺步骤之后，可以沉积附加的硅氧化物以填充栅极沟槽。然后将填充栅极沟槽的该附加硅氧化物平面化并向下蚀刻，以形成比栅极氧化物厚约1.5至5倍的IPO层。在这种传统工艺中，IPO中的厚度变化可能非常大，因为最终的IPO厚度可能会因MOS栅极沟槽的深度变化和屏蔽多晶硅的回蚀刻变化以及沉积的硅氧化物的回蚀刻变化而变化。
与传统技术相反，本发明的实施例可以在具有最小IPO厚度变化的屏蔽多晶硅层的顶部上提供更厚的IPO形成方法。由于IPO生长或沉积开始于MOS栅极沟槽中的屏蔽多晶硅层的表面，因此该工艺可以具有小于约5％的变化的可重复性，并且不受沟槽深度和屏蔽多晶硅蚀刻变化的影响。
因此，在一个实施例中，本发明提供了一种沟槽MOSFET装置，该沟槽MOSFET装置包括形成在半导体晶片上的多个金属氧化物半导体(MOS)栅极沟槽或栅极沟槽和p体接触沟槽或接触沟槽的阵列。半导体晶片可以是包括形成在硅衬底上的外延硅顶层的硅晶片。栅极沟槽和接触沟槽可以交替方式设置在晶片的顶表面上的有源区域中并且正交地延伸到晶片中。接触沟槽的深度和宽度可以小于栅极沟槽的深度和宽度。将接触沟槽设置在与栅极沟槽相邻的p体区域之内。位于接触沟槽的底部处的重掺杂p+体区域可以经由接触沟槽的接触材料或接触电极(例如，金属填充物)的部分与MOSFET装置的源极电极电接触。
在一个实施例中，每个栅极沟槽可以包括通过本发明的工艺形成的栅极沟槽堆叠体。本发明的栅极沟槽堆叠体可以包括第一掺杂多晶硅层，该第一掺杂多晶硅层通过电绝缘多晶硅氧化物层与第二掺杂多晶硅层分离。在一个实施例中，第一和第二掺杂多晶硅层可以是n+掺杂多晶硅。形成栅极沟槽堆叠体的工艺可以开始于用沟槽氧化物层共形地且连续地涂覆沟槽侧壁和沟槽底部来衬垫栅极沟槽底部和侧壁。在接下来的步骤中，可以在涂覆有沟槽氧化物层的栅极沟槽中沉积第一掺杂多晶硅层，以优选地部分填充栅极沟槽。
通过氧化栅极沟槽中的第一掺杂多晶硅层，可以将第一掺杂多晶硅层(屏蔽多晶硅)的顶部转化为具有预定厚度的多晶硅氧化物层，然后可以在多晶硅氧化物层的顶部上沉积牺牲材料。该牺牲材料可以是可以完全填充栅极沟槽的未掺杂的多晶硅。可以回蚀刻填充栅极沟槽的未掺杂的多晶硅以减小其厚度，从而在多晶硅氧化物层上形成牺牲帽层。在接下来的步骤中，可以减薄栅极沟槽的侧壁上的沟槽氧化物层的暴露部分，以使其厚度减小到预定厚度，然后可以从多晶硅氧化物层的表面移除牺牲帽层。一旦暴露出硅氧化物层的表面，就可以完全蚀刻并移除沟槽侧壁上的和多晶硅氧化物层上方的具有预定厚度的沟槽氧化物层的剩余部分，以清洁和暴露栅极沟槽壁的硅表面。该蚀刻工艺还可以将多晶硅氧化物层的厚度减小相同的预定厚度。
在从栅极沟槽壁的上部(即绝缘多晶硅氧化物层上方的沟槽氧化物的部分)清洁沟槽氧化物的剩余部分之后，可以通过氧化栅极沟槽的侧壁的已清洁的硅表面来形成栅极氧化物。可以沉积第二掺杂多晶硅层(栅极多晶硅)以填充栅极沟槽的上部。第二掺杂多晶硅层可以与沟槽侧壁上的栅极氧化物层以及将第二掺杂多晶硅层与第一掺杂多晶硅层分离的多晶硅氧化物层接触。IPO可以通过两种方法形成，通过第一多晶硅的热氧化在第一多晶硅层上生长多晶硅氧化物，或者通过简单地沉积具有所需厚度的氧化物层而不改变随后的工艺流程。
图1以示意性截面图图示了屏蔽栅极沟槽MOSFET装置结构100中的有源单元结构的实施例，屏蔽栅极沟槽MOSFET装置结构100包括具有前表面101A或顶表面101A和后表面101B的半导体层101，后表面101B可以覆盖半导体衬底(未示出)。半导体层101和半导体衬底可以只是较大裸芯(未示出)或晶片的小的示例性部分，其可以包括图1中所示的示例性有源单元结构。如下所示，本公开中描述的许多半导体结构和有源单元区域可以使用各种使用相同或不同的掩模步骤的工艺在相同裸芯上形成。
在一个实施例中，半导体层101可以是在半导体衬底上生长的外延(epi)单晶硅层。半导体层101可以具有第一类型导电性或n型导电性，即掺杂有n型掺杂剂(诸如砷(As)离子或磷(P)离子)。半导体衬底也可以具有n型导电性；然而，半导体衬底掺杂有比半导体层101的n掺杂剂浓度更高的n型掺杂剂浓度，用n+表示n型掺杂剂浓度以指示其高n掺杂剂浓度。
半导体层101可以包括以交替方式形成在MOSFET装置100的有源区域108中的并且从前表面101A朝向背表面101B正交地延伸的多个MOS栅极沟槽104和p体接触沟槽106的阵列。为了清楚起见，本公开中的图总体上仅示出位于p体接触沟槽106的两侧的两个MOS栅极沟槽104，第一MOS栅极沟槽104A和第二MOS栅极沟槽104B。SGT MOSFET装置可以包括以交替方式(即“栅极沟槽/接触沟槽/栅极沟槽/接触沟槽/...”的顺序)设置在装置的有源区域中的多个栅极沟槽和接触沟槽。在以下公开中，MOS栅极沟槽将被称为栅极沟槽104并且p体接触沟槽将被称为接触沟槽106。
参考图1，栅极沟槽104和接触沟槽106在通过图案化和蚀刻前表面101A在半导体层101中形成的横截面中是矩形的，并且栅极沟槽104和接触沟槽106沿着半导体层101的前表面101A彼此平行地延伸。在形成栅极沟槽104和接触沟槽106的过程期间，栅极沟槽104和接触沟槽106在半导体层101中可以是或可以不是自对准的，即，阵列中的将每个栅极和接触沟槽分离的测量距离可以相同或不同。
栅极沟槽104由侧壁105A和底壁105B限定，并且接触沟槽106由侧壁107A和底壁107B限定。接触沟槽106可以对称地定位在栅极沟槽104之间，即自对准方式。栅极沟槽104可以具有用D1表示的第一深度和用W1表示的第一宽度。接触沟槽106可以具有用D2表示的第二深度和用W2表示的第二宽度。在一个实施例中，D1可以大于D2，并且W1可以大于W2。在另一个实施例中，D1/2可以大于D2，并且W1/2可以大于W2。第一深度D1可以在约1-10微米的范围内并且第二深度D2可以在约0.3-1微米的范围内。第一宽度W1可以在约0.4-2微米的范围内并且第二宽度W2可以在约0.15-0.3微米的范围内。
具有第二类型导电性或p型导电性的第一接触区域112A或第一p体接触区域(p体)可以通过穿过前表面101A向半导体层101注入p型掺杂剂(诸如硼(B)离子)来形成。第一接触区域112A可以具有矩形截面并且形成在栅极沟槽104之间的半导体层101的部分中。第一接触区域112A可以具有从前表面101A测量的深度D3。第一接触区域112A的深度D3可以小于栅极沟槽104的第一深度D1并且大于接触沟槽106的第二深度D2。第一接触区域的示例性深度D3可以在约0.3-1.0微米的范围内。
栅极沟槽104可以包括填充沟槽腔的栅极沟槽堆叠体109。该栅极沟槽堆叠体109可以包括由多晶间电介质层110与第二多晶硅层114B或栅极多晶硅分离的第一多晶硅层114A或屏蔽多晶硅。第一多晶硅层114A可以填充栅极沟槽104的下半部分，并且第二多晶硅层114B可以填充栅极沟槽104的上半部分。在本实施例中，多晶间电介质层110可以是中间多晶硅氧化物层110，中间多晶硅氧化物层110在下文中将被称为IPO层110。可以通过栅极沟槽104的侧壁105A和底壁105B的氧化来形成屏蔽氧化物层116A，从而共形地涂覆沟槽腔。屏蔽氧化物层116A和IPO层110可以使第一多晶硅层114A电绝缘。如下文将更全面地描述，根据本发明形成的栅极氧化物116B和IPO层110可以使第二多晶硅层114B电绝缘。
在一个实施例中，第一多晶硅层114A和第二多晶硅层114B两者都可以掺杂有n型掺杂剂，因此包括n+多晶硅材料(n+多晶)。绝缘栅极沟槽中多晶硅层的这种布置可以称为双多晶或屏蔽栅极沟槽结构，双多晶或屏蔽栅极沟槽结构包括n+多晶1(第一n+多晶硅层)和n+多晶2(第二n+多晶硅层)。屏蔽栅极沟槽结构可以产生低漏极到栅极的电容，以用于MOSFET装置的更快的切换。
通过穿过接触沟槽106的底壁107B注入第二类型导电性的掺杂剂，可以在接触沟槽106下方形成第二接触区域112B或第二p体接触区域(p+体)。第二接触区域112B可以掺杂有比第一接触区域112A的p型掺杂剂离子浓度高的p型掺杂剂离子浓度，其用p+表示。第二接触区域112B可以与填充接触沟槽106的接触导体118接触，并且可以包括从底壁107B扩展并且从底壁在栅极沟槽和背表面101B的方向上对称地延伸的椭圆曲线边界。第二接触区域112B可以围绕两个相邻栅极沟槽104A和104B之间的对称中心设置。
参考图1，与前表面101A相邻的源极接触区域120可以在接触导体118和接触沟槽106的两侧的栅极沟槽104之间延伸。源极接触区域120可以掺杂有高剂量的n型掺杂剂离子，因此它们将被称为n+源极接触区域或n+源极区域。接触导体118是缓冲层124或缓冲金属124的部分。源极电极122或源极金属122可以由穿过电介质层126并进入接触沟槽106延伸的缓冲层124来与n+源极接触区域120、第一接触区域112A和第二接触区域112B接触。电介质层126可以是硼磷硅玻璃(BPSG)层。钝化层128可以涂覆源极电极122、源极金属122。缓冲层124可以是Ti/TiN/W层，其防止铝尖峰到硅中并损坏浅p体到漏极结点。源极电极122可以是Al:Cu:Si层、Al:Si层或Al:Cu层之一。
关于图2A至图2M示出并描述了形成图1中所示的SGT MOSFET装置结构100的工艺实施例。
图2A至图2D示出了在栅极沟槽中形成栅极沟槽堆叠体109(图1)之前使用第一掩模(Ml掩模)以形成栅极沟槽104和接触沟槽106的工艺。图2A仅示出半导体层101，其可以是晶片或裸芯的n外延层(外延硅层)。下图并非按比例绘制，并且为了清晰起见，可能仅示出晶片的n外延层部分。n外延层101可以在厚度大于500μm的n+衬底(未示出)上。在一个实施例中，对于20-400V MOSFET装置，n外延层101的厚度可以在2到40μm的范围内。在蚀刻工艺之前，可以在半导体层101的前表面101A上形成包括氧化物层(SiO2)、氮化物层(Si3N4)和氧化物(SiO2)层(称为ONO)的硬掩模堆叠体90。氧化物层可以具有约0.3-1μm的厚度并且氮化物层可以具有约0.05-0.1μm的厚度。
图2A还示出了使用作为栅极沟槽和接触沟槽掩模的第一掩模(Ml掩模)形成栅极沟槽104和接触沟槽106的工艺。M1掩模可用于限定栅极和接触沟槽区域并且可以向下蚀刻硅层101以形成栅极和接触沟槽。在刻蚀沟槽后，栅极沟槽可以具有约0.3-0.7μm的深度和约0.3-1.2μm的宽度；并且接触沟槽可以具有约0.3-0.7μm的深度和约0.15-0.3μm的宽度。栅极沟槽104和接触沟槽106之间的距离可以在约0.15-0.3μm的范围内。
图2B示出了在半导体层101上形成硬掩模堆叠体90之后使用相同掩模以形成栅极沟槽104的替代工艺步骤。Ml掩模可以用于限定栅极沟槽区域，并且可以向下蚀刻半导体层101以形成栅极沟槽104。在蚀刻沟槽之后，栅极沟槽可以具有约1-10μm的深度和0.3-1.2μm的宽度。栅极沟槽104之间的距离可以在约0.3-1μm的范围内。
图2C示出了在图2A中所示的步骤之后用Ml掩模以进一步加深栅极沟槽104的进一步工艺。在该工艺步骤中，在形成栅极沟槽104和接触沟槽106之后，可以在前表面101A上沉积厚度范围约为0.1-0.2μm的氧化物层91(SiO2)。氧化层91可以完全填充较窄的接触沟槽106，同时部分填充较宽的栅极沟槽104。接下来，可以应用氧化物蚀刻步骤以从栅极沟槽104各项同性地移除氧化物，同时保持氧化物层91的部分堵塞接触沟槽106。该工艺可以继续进一步蚀刻硅层101中的栅极沟槽104，并将栅极沟槽104加深到约1-10μm的深度范围以形成侧壁105A和底壁105B，如图2C中所示。
如图2D中所示，在移除包括SiO2/Si3N4/SiO2层的硬掩模堆叠体90后，栅极沟槽氧化物层116A或沟槽氧化物层116A(例如厚度范围为50-500纳米(nm)的SiO2层)可以在栅极沟槽104的侧壁105A和底壁105B上热生长。沟槽氧化物层116A可以共形地涂覆栅极沟槽104的侧壁105A和底壁105B。
图2E至图2K示出了使用第二掩模(M2掩模)以形成如图1中所示的包括第一多晶硅层114A、中间多晶硅电介质110(IPO层)和第二多晶硅层114B的栅极沟槽堆叠体109的工艺。
如图2E中所示，用于第一多晶硅层114A的多晶硅材料(n+掺杂多晶硅)可以沉积在包括栅极沟槽104的半导体层101的前表面101A上，该栅极沟槽104衬垫有沟槽氧化物层116A。多晶硅材料可以填充衬垫有沟槽氧化物116A的栅极沟槽104。
在接下来的步骤中，可以使用CMP(化学机械抛光)平坦化多晶硅材料并将多晶硅材料回蚀刻到目标厚度以在栅极沟槽内形成第一多晶硅层114A。第一多晶硅层114A的示例性厚度可以在约0.3-1μm的范围内。可以使用掩模2将第一多晶硅层114A回蚀刻到目标厚度。在一个实施例中，第一多晶硅层114A的目标厚度可以优选地在栅极沟槽104的下半部分内。然而，在其他实施例中，目标厚度可以在栅极沟槽的上半部分内。
如图2F中所示，在第一多晶硅层114A沉积和回蚀刻步骤之后，可以在第一多晶硅层上形成中间多晶硅氧化物电介质层110。中间多晶硅氧化物电介质层110可以是多晶硅氧化物层并且可以通过氧化第一多晶硅层114A的顶部来形成。以下将中间多晶硅氧化物电介质层110称为IPO层110。在一个实施例中，IPO层110的厚度范围可以约等于之后将在工艺中形成的栅极氧化物层的厚度的两倍，如图2J中所示。栅极氧化物的示例性厚度可以在10-100nm的范围内。
如图2G中所示，在形成IPO层110之后，可以在半导体层101上沉积未掺杂的多晶硅、材料或UPS以形成UPS层111。UPS材料可以涂覆前表面101A并在IPO层110上填充沟槽腔。UPS材料可以具有比掺杂多晶硅更小的晶粒尺寸。小晶粒尺寸可为UPS层111提供光滑平整的表面光洁度。
如图2H中所示，在接下来的工艺步骤中，UPS材料可以被平坦化并且在IPO层110上填充沟槽腔的UPS材料的部分可以被减小到约0.1μm的厚度范围以形成UPS层111。UPS层111是牺牲层以保护IPO层110免受用于在接下来的工艺步骤期间蚀刻SiO2的蚀刻剂的影响。在多晶硅蚀刻工艺步骤中各项同性地回蚀刻未掺杂的多晶硅之后，可以进行氧化物蚀刻工艺以减小侧壁105A上的沟槽氧化物层116A的厚度。在该工艺步骤中，可以将沟槽侧壁105A上的沟槽氧化物层116A的部分回蚀刻到预定厚度范围，该部分在UPS层111和前表面101A之间延伸。在一个示例中，在应用回蚀刻工艺后，沟槽氧化物层的预定厚度可以约为10-20nm。在该SiO2蚀刻步骤期间，UPS层111保护下面的IPO层110。可选择预定厚度以防止在移除UPS层111期间蚀刻沟槽侧壁。
如图2I中所示，在将侧壁上的沟槽氧化物层116A的厚度减小到期望的厚度范围之后，可以使用多晶硅蚀刻步骤移除UPS层111，多晶硅蚀刻步骤暴露了IPO层110的表面。一旦暴露出IPO层110的表面，就进行另一SiO2蚀刻工艺以移除具有预定厚度的沟槽氧化物层116A，该沟槽氧化物层116A留在UPS层111和前表面101A之间延伸的侧壁105A的部分上。该蚀刻工艺步骤还可以将IPO层110的厚度减小相同的预定厚度，在该示例中该预定厚度约为20-30nm。在从栅极沟槽侧壁105A的上部清洁沟槽氧化物层116A的剩余部分(即，IPO层110上方的沟槽氧化物层116A的部分)之后，可以形成栅极氧化物层116B。
如图2J中所示，在从栅极沟槽壁的上部清洁沟槽氧化物层116A的剩余部分之后，如上所述，可以通过将栅极沟槽104的侧壁105A的已清洁的硅表面氧化来形成栅极氧化物层116B。栅极氧化物层116B可以具有10-150nm范围内的厚度并且从与IPO层110一起围绕第一多晶硅层114A的沟槽氧化物层116A(没有任何间隙)平滑地延续。沟槽氧化物层116A的该剩余部分在下文中将被称为屏蔽氧化物层116A。栅极氧化物层116B可以热生长并且包括百分之几的氯以防止MOSFET装置中的阈值电压漂移。
如图2K中所示，一旦栅极氧化物层116B在侧壁105A的上部上生长，第二多晶硅层114B就可以形成在由第一多晶硅层114A上的IPO层110和侧壁105A上的栅极氧化物层116B限定的栅极沟槽104的腔中。用于第二多晶硅层114B的多晶硅材料可以沉积在前表面101A上以填充栅极沟槽104并覆盖半导体层101的前表面101A。在下一步骤中，可以使用CMP工艺对多晶硅材料进行平坦化或将多晶硅材料回蚀刻以在栅极沟槽104中形成第二多晶硅层114B。可以使用第三掩模(掩模3)执行多晶硅的回蚀刻。第二多晶硅层114B的形成也完成栅极沟槽堆叠体109的结构。
在接下来的工艺步骤中，可以使用适当的工艺掩膜来形成第一接触区域112A(p体接触区域)、源极区域120(n+源极接触区域)、BPSG层126、第二接触区域112B(p+体接触区域)、缓冲层124、源极金属122(源极电极)和钝化层128，所有这些都在图1中示出。
图2L示出了第一接触区域112A和源极区域120的形成。在栅极沟槽104中形成栅极沟槽堆叠体109之后，通过CMP移除前表面101A上的栅极氧化物的剩余部分，可以在前表面101A上形成具有约20-30nm厚度的屏蔽氧化物(SiO2)。接着，使用第四掩膜(掩模4)或p体掩膜，可以通过穿过前表面101A向半导体层101注入p型掺杂剂(诸如硼)来形成第一接触区域112A或具有p型导电性的第一p体区域(p体)。该B离子注入的剂量可以在1E14-2E12cm-2的范围内以形成第一接触区域112A。该第一接触区域112A具有矩形截面并且形成在栅极沟槽104之间的半导体层101的部分中。如以上关于图1所解释的，第一接触区域112A的示例性深度可以在约0.3-1.0微米的范围内。
在下一工艺步骤中，可以使用第五掩模(掩模5)注入高剂量的n型源极注入(诸如P离子或As离子)，以形成在接触沟槽106和栅极沟槽104之间延伸的源极区域120。源极掩模可以是光掩模，其允许要注入的源极注入以形成源极区域120同时阻止向前表面101A上的其他位置的任何注入。源极注入的剂量可以在3E15-6E15cm-2的范围内以形成n+源极区域120。由于用于形成源极区域120的高n型掺杂剂剂量，n+可以用来表示源极区域120。
图2M示出了使用第六掩模(掩模6)或接触掩模的工艺步骤，该工艺步骤用于在有源单元区域中的接触沟槽106中形成接触体，并且用于在接触沟槽106下方形成第二接触区域112B。在形成接触体之前，可以从接触沟槽106移除氧化物层91并且可以在前表面101A上沉积BPSG层126。该BPSG层126可以具有在0.2-1μm范围内的厚度范围。可以应用接触掩模以蚀刻BPSG层126和填充接触沟槽106的氧化物层91。在接下来的工艺步骤中，可以通过注入高剂量的B或BF2离子来形成第二接触区域112B，以在接触沟槽106下方形成第二接触区域112B。由于用于形成第二接触区域112B的高p型掺杂剂剂量，p+可用于表示第二接触区域。可以穿过接触沟槽106的底壁107B注入p型掺杂剂离子以形成第二接触区域112B。
在接下来的使用第七掩膜(掩膜7)或金属掩膜的工艺步骤中，可以在BPSG层和接触沟槽106和其他接触窗口的顶部上沉积包括具有约0.1-0.2μm的厚度范围的Ti/TiN/W的缓冲金属层124。接下来，可以在缓冲金属层124的顶部上沉积包括具有约2-8μm的厚度范围的Al:Cu:Si的源极金属层122，并对该源极金属层122蚀刻以形成源极电极和栅极电极。在接下来的步骤中，可以在源极电极和栅极金属122上形成钝化层128并使用第八掩模(掩模8)或钝化掩模蚀刻钝化层128。钝化层128可以包括具有约0.8-1μm厚度的SiO2/Si3N4层或具有约3-10μm厚度的SiO2/Si3N4/聚酰亚胺层。缓冲金属层124、源极金属122和钝化层128可见于图1中。
图3以示意性截面图示出了屏蔽栅极沟槽MOSFET装置结构200的有源单元结构的另一实施例。装置结构200可以是先前实施例的屏蔽栅极沟槽MOSFET装置结构100的可选的较大单元间距版本。在该实施例中，装置结构200可以不同于先前实施例200，其中使用本发明的替代工艺来形成栅极沟槽结构。为了适应这种新的栅极沟槽堆叠体，在栅极沟槽堆叠体形成步骤期间可以扩大栅极沟槽的上部。本实施例中的大部分材料、特征、部件和结构可以与先前实施例中使用的相同；因此，下面将不再详细描述它们，并且为了清楚起见，它们将被赋予不同的数字。
在该实施例中，屏蔽栅极沟槽MOSFET装置结构200可以包括半导体层201，该半导体层201包括前表面201A或顶表面201A和后表面201B，后表面201B可以覆盖半导体衬底(未示出)。半导体层201可以是生长在n+半导体衬底上的n型外延(epi)单晶硅层。
半导体层201可以包括以交替方式形成在MOSFET装置200的有源区域208中的并且从前表面201A朝向背表面201B正交地延伸的多个栅极沟槽204和接触沟槽206的阵列。在形成多个栅极沟槽204和接触沟槽206的过程期间，栅极沟槽204和接触沟槽206在半导体层201中可以或可以不自对准，即将阵列中的每个栅极和接触沟槽分离的测量距离可以相同或不同。
栅极沟槽204可以由侧壁205A和底壁205B限定，并且接触沟槽206由侧壁207A和底壁207B限定。接触沟槽206可以对称地定位在栅极沟槽204之间(即，自对准)。可以通过穿过前表面201A向半导体层201注入p型掺杂剂来形成具有第二类型导电性的第一接触区域212A或第一p体接触区域(p体)。第一接触区域212A具有矩形截面并形成在栅极沟槽204之间的半导体层201的部分中。
在该实施例中，栅极沟槽204可以包括栅极沟槽堆叠体209，栅极沟槽堆叠体209包括通过中间多晶硅电介质层210或IPO层210来与第二多晶硅层214B或栅极多晶硅分离的第一多晶硅层214A或屏蔽多晶硅。第一多晶硅层214A可以填充栅极沟槽204的下半部分，并且第二多晶硅层214B可以填充栅极沟槽204的上半部分。通过栅极沟槽204的侧壁205A和底壁205B的氧化来形成屏蔽氧化物层216A。屏蔽氧化物层216A连同IPO层210可以电绝缘第一多晶硅层214A。栅极氧化物层216B和IPO层210可以电绝缘第二多晶硅层214B。如下面将更全面地描述，在该实施例中，栅极沟槽堆叠209包括更大的第二多晶硅层，因为在工艺期间扩大了沟槽腔的上部，因此增加了单元间距尺寸。
第一多晶硅层214A和第二多晶硅层214B两者都可以是如先前实施例中的n+多晶硅材料(n+多晶)。可以通过如先前实施例中穿过接触沟槽206的底壁207B注入第二类型导电性的p+型掺杂剂，在接触沟槽206下方形成第二接触区域212B或第二p体接触区域(p+体)。与前表面201A相邻的N+源极接触区域220或源极区域220可以在接触沟槽206和接触沟槽206的两侧的栅极沟槽204之间延伸。填充接触沟槽206的接触导体218是缓冲金属层224的部分。源极电极222可以通过穿过电介质层226并进入接触沟槽206延伸的缓冲层224，来与源极区域220、第一接触区域212A和第二接触区域212B接触。电介质层226可以是硼磷硅玻璃(BPSG)层。钝化层228可以涂覆源极电极222。缓冲层224可以是Ti/TiN/W层并且源极电极122可以是Al:Cu:Si层、Al:Si层或Al:Cu层之一。
用于形成图3中所示的SGT MOSFET装置结构200的初始工艺步骤也可以遵循图2A至图2G中所示的工艺步骤。然而，如图4A中所示，在使用第二掩模(掩模2)的该实施例中，在IPO层210上沉积的未掺杂的多晶硅材料的厚度可以减小到约0.1μm的厚度范围以形成UPS层211之后，可以进行氧化物蚀刻工艺以完全移除暴露在沟槽侧壁205A上的沟槽氧化物层216A的部分。
如图4B中所示，在移除侧壁上的沟槽氧化物层216A之后，可以使用多晶硅蚀刻步骤移除UPS层211，以暴露出IPO层210的顶面。然而，同样的蚀刻工艺也可以蚀刻大单元间距装置的硅侧壁的无氧化物部分，该蚀刻工艺导致栅极沟槽腔的上侧加宽约0.05μm到0.3μm的范围。在该配置中，虽然栅极沟槽的底部可以具有第一宽度W1，但是栅极沟槽的加宽的上部可以具有第三宽度。示例性的第三宽度可以在0.35μm到1.5μm的范围内。此外，W3与W1的示例性比率可以在约1.10-1.3μm的范围内。
如图4C中所示，一旦暴露出IPO层210的顶表面，就可以通过氧化在栅极沟槽104的上面较宽的腔部分中的侧壁的暴露的硅表面，在栅极沟槽204的侧壁205A上形成栅极氧化层216B。栅极氧化物层216B可以具有在10-150nm范围内的厚度并且从与IPO层210一起围绕第一多晶硅层214A的沟槽氧化物层216A(没有任何间隙)平滑地延续。该沟槽氧化物层216A在下文中将被称为屏蔽氧化物层216A。栅极氧化物层216B可以热生长，并且它可以包括百分之几的氯以防止MOSFET装置的阈值电压漂移。
如图4D中所示，一旦在侧壁205A上生长了栅极氧化物层216B，第二多晶硅层214B就可以沉积到由第一多晶硅层214A上的IPO层210和侧壁205A上的栅极氧化物层216B限定的栅极沟槽204的腔中。第二多晶硅层214B可以填充栅极沟槽104并覆盖半导体层201的前表面201A。在下一步骤中，可以使用CMP工艺对第二多晶硅层214B进行平坦化，也可以向下蚀刻第二多晶硅层214B以形成在栅极沟槽204中的第二多晶硅层214B。回蚀刻第二多晶硅层214A，可以使用第三掩模(掩模3)执行该工艺。在栅极沟槽104的扩大腔部分中形成第二多晶硅层214B也完成本实施例的栅极沟槽堆叠体209的结构。
在接下来的工艺步骤(类似于图2L-2M中所示的步骤)中，可以使用适当的工艺掩膜来形成第一接触区域212A(p体接触区域)、源极区域220(n+源极接触区域)、BPSG层226形成、第二接触区域212B(p+体接触区域)、缓冲层224、源极金属222(源极电极)和钝化层228，所有这些都在图3中示出。
图5A至图5B中的流程图示出了本发明的示例性工艺流程实施例300。图5B是图5A的延续。参考图5A并整体地参考附图，在一个实施例中，在步骤302中，起始晶片可以包括生长在n+硅衬底上的n硅外延层(nepi层)。在步骤304中，可以在nepi层中形成栅极沟槽和接触沟槽。在步骤306中，可以在栅极沟槽的沟槽侧壁和底壁上形成屏蔽氧化物层(SiO2)。屏蔽氧化物层可以优选生长在硅侧壁和底壁上。在步骤308中，在沟槽腔的下半部分内形成的第一n+多晶硅层完全涂覆有在步骤306中形成的屏蔽氧化物层。在步骤310中，可以在第一n+多晶硅层的顶部上形成中间多晶硅电介质层(IPO层)。IPO层是多晶硅氧化物(SiO2)层并且可以通过在第一掺杂多晶硅层上热生长多晶硅氧化物或在第一掺杂多晶硅层上沉积多晶硅氧化物来形成。在一个实施例中，IPO层的厚度可以约是步骤316中形成的栅氧化物层的厚度的1.5倍。在步骤312中，可以在IPO层上形成未掺杂的多晶硅(UPS)层。
在步骤312之后，在一个实施例中，在步骤314A中，暴露在沟槽腔的上半部分中的屏蔽氧化物层的部分的厚度可以被向下蚀刻至约20-30nm的预定厚度。在步骤314B中，可以完全蚀刻IPO层的顶部上的未掺杂的多晶硅层以暴露下面的IPO层。在步骤314C中，可以从沟槽侧壁移除具有减小的厚度的屏蔽氧化物层部分，该工艺暴露沟槽的上半部分的硅侧壁。
在替代的工艺实施例顺序中，在步骤312之后，在步骤315A中，暴露在沟槽腔的上半部分中的屏蔽氧化物层的部分可以被完全蚀刻并从沟槽侧壁被移除，该工艺暴露沟槽的上半部分的硅侧壁。在步骤315B中，可以一起蚀刻未掺杂的多晶硅层和硅侧壁的暴露部分两者，以在扩大沟槽腔的上半部分的同时完全移除UPS层。在进行步骤314A至步骤314C或步骤315A至步骤315B以遵循工艺顺序之后，在步骤316中，可以在沟槽腔的上部的暴露的硅侧壁上生长约10-150nm的栅极氧化物层。接着，在步骤317中，在沟槽腔的上半部分内以及在IPO层上形成第二n+多晶硅层。这个步骤完成了栅极沟槽堆叠体的结构。
参考图5B并整体地参考附图，在一个实施例中，在完成栅极沟槽堆叠体之后，在步骤318和步骤320中，可以通过分别在nepi层的前表面和栅极沟槽之间注入p型掺杂剂和n型掺杂剂，来形成p体区域和n+源极区域。
在步骤320之后，在一个实施例中，可以通过进行以下工艺步骤来形成自对准的p+体区域。在步骤322A中，可以在nepi层的前表面上形成BPSG层。接下来，在步骤322B中，应用硅氧化物蚀刻以移除接触沟槽中的硅氧化物，并且在接下来的步骤322C中，可以通过穿过接触沟槽注入p型掺杂剂来形成p+体区域。
在另一实施例中，在步骤320之后，可以通过进行以下工艺步骤来形成非自对准的条带或矩形p+体接触区域。当在步骤304中仅形成栅极沟槽而不形成接触沟槽时，对于该特定工艺流程是可能的。因此，在步骤324A中，可以经由掩模在栅极沟槽之间形成接触沟槽。在步骤324B中，可以通过穿过接触沟槽注入p型掺杂剂来形成p+体区域。在步骤324C中，可以在nepi层的前表面上形成BPSG层。接下来，在步骤324D中，应用硅氧化物蚀刻以移除接触沟槽中的BPSG。
在另一实施例中，在步骤320之后，可以通过进行以下工艺步骤来形成非自对准的p+体接触区域。该特定工艺流程仅在步骤304中仅形成栅极沟槽而不形成接触沟槽时才是可能的。因此，在步骤326A中，可以在nepi层的前表面上形成BPSG层。在步骤326B中，可以通过利用硅氧化物蚀刻来蚀刻BPSG层然后进行硅蚀刻，在栅极沟槽之间形成接触沟槽。在步骤326C中，可以通过穿过接触沟槽注入p型掺杂剂来形成p+体区域。
在选择进行步骤322A至步骤322C、步骤324A至步骤324D以及步骤326A至步骤326C所示的工艺顺序之一后，在步骤328中，可以在PBSG层上沉积包括Ti/TiN/W和Al:Si:Cu或AlCu或者Al:Si的金属层。在步骤330中，可以蚀刻金属层。在步骤332中，可以沉积和蚀刻钝化层。在步骤334中，可以研磨和蚀刻晶片背面。接下来，在步骤336中，可以在该背面上沉积背面金属层。
尽管这里关于某些实施例描述了本发明的方面和优点，但实施例的修改对本领域技术人员而言将是显而易见的。因此，本发明的范围不应限于前述讨论，而应由所附权利要求限定。

Claims (30)

1.一种用于形成屏蔽栅极沟道MOSFET装置的方法，包括：
提供覆盖半导体衬底的具有第一类型导电性的硅层；
在所述硅层的前表面上形成以交替方式设置在所述前表面的有源区域中的多个栅极沟槽和接触沟槽的阵列，所述栅极沟槽和所述接触沟槽的阵列从所述前表面朝向所述半导体衬底正交地延伸，
其中每个栅极沟槽限定第一深度和第一宽度并且每个接触沟槽限定第二深度和第二宽度，并且其中所述第一深度和所述第一宽度分别大于所述第二深度和所述第二宽度；
在每个栅极沟槽中形成栅极沟槽堆叠体，包括：
在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；
在所述栅极沟槽内的所述屏蔽氧化物层上形成第一掺杂多晶硅层；
在所述第一掺杂多晶硅层上形成硅氧化物层；
在所述硅氧化物层上形成未掺杂的多晶硅层；
将所述侧壁上的屏蔽氧化物层的暴露部分的厚度减小到预定厚度；
移除所述未掺杂的多晶硅层以暴露下面的所述硅氧化物层；
从所述栅极沟槽的侧壁蚀刻具有所述预定厚度的所述屏蔽氧化物层，这导致在所述硅氧化物层上方的沟槽侧壁的暴露表面，其中蚀刻具有所述预定厚度的所述屏蔽氧化物层也将所述硅氧化物层的厚度减小相同的预定厚度；
在所述沟槽侧壁和暴露的硅表面上生长栅极氧化物层；以及
在所述栅极氧化物层和所述硅氧化物层上形成第二掺杂多晶硅层并平坦化所述第二掺杂多晶硅层。
2.根据权利要求1所述的方法，其中形成所述硅氧化物层包括形成厚度等于或大于所述栅极氧化物层厚度的1.5倍的多晶硅氧化物层。
3.根据权利要求1所述的方法，其中形成所述硅氧化物层包括以下之一：在所述第一掺杂多晶硅层上热生长所述多晶硅氧化物，以及在所述第一掺杂多晶硅层上沉积二氧化硅。
4.根据权利要求1所述的方法，其中形成所述未掺杂的多晶硅层包括将未掺杂的多晶硅沉积到所述硅氧化物层上，并将所述未掺杂的多晶硅层回蚀刻到100nm至150nm范围内的厚度。
5.根据权利要求1所述的方法，其中在减小所述屏蔽氧化物层的暴露部分的厚度之后的所述预定厚度为大约20-30nm。
6.根据权利要求5所述的方法，其中使用各项同性蚀刻工艺来执行减小所述屏蔽氧化物层的暴露部分的厚度。
7.根据权利要求1所述的方法，其中生长所述屏蔽氧化物层包括生长厚度在约50-500nm范围内的屏蔽氧化物层。
8.根据权利要求1所述的方法，其中生长所述栅极氧化物层包括生长厚度在约10-150nm范围内的栅极氧化物层。
9.根据权利要求1所述的方法，其中用n+离子注入所述第一掺杂多晶硅层和所述第二掺杂多晶硅层。
10.根据权利要求1所述的方法，其中每个接触沟槽相对于所述接触沟槽的两侧的所述栅极沟槽是自对准的，从而每个接触沟槽对称地定位在所述栅极沟槽之间。
11.根据权利要求1所述的方法，其中每个接触沟槽相对于所述接触沟槽的两侧的所述栅极沟槽是非自对准的，从而每个接触沟槽不对称地定位在所述栅极沟槽之间。
12.根据权利要求1所述的方法，还包括通过向所述半导体层注入具有第二类型导电性的掺杂剂来形成第一接触区域，其中所述第一接触区域在所述阵列中的相邻栅极沟槽之间延伸，其中所述第一接触区域的深度小于所述第一深度且大于所述第二深度。
13.根据权利要求12所述的方法，还包括通过穿过每个栅极沟槽的底壁注入具有所述第二类型导电性的掺杂剂，形成至少部分地位于所述第一接触区域内和在所述接触沟槽下方的所述第二类型导电性的第二接触区域，其中所述第二接触区域具有比所述第一接触区域更高的第二类型导电性掺杂剂浓度。
14.根据权利要求13所述的方法，还包括用电介质层涂覆所述前表面。
15.根据权利要求14所述的方法，还包括在每个接触沟槽内形成接触结构，每个接触结构与源极电极电连接，其中所述第二掺杂接触区域经由所述接触结构与所述源极电极电接触。
16.根据权利要求15所述的方法，其中所述接触沟槽中的所述接触结构是所述电介质层上的导电缓冲层的整体部分。
17.根据权利要求16所述的方法，其中所述电介质层上的所述导电缓冲层包括Ti/TiN/W层。
18.根据权利要求17所述的方法，其中所述源极电极位于所述导电缓冲层上。
19.根据权利要求18所述的方法，其中所述源极电极包括Al:Cu:Si层、Al:Si层和Al:Cu层中的一者。
20.一种用于形成屏蔽栅极沟槽MOSFET装置的方法，包括：
提供覆盖半导体衬底的具有第一类型导电性的硅层；
在所述硅层的前表面上形成以交替方式设置在所述前表面的有源区域中的多个栅极沟槽和接触沟槽的阵列，所述栅极沟槽和所述接触沟槽的阵列从所述前表面朝向所述半导体衬底正交地延伸，
其中每个栅极沟槽限定第一深度和第一宽度并且每个接触沟槽限定第二深度和第二宽度，并且其中所述第一深度和所述第一宽度分别大于所述第二深度和所述第二宽度；
在每个栅极沟槽中形成栅极沟槽堆叠体，包括：
在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；
在所述栅极沟槽内的所述屏蔽氧化物层上形成第一掺杂多晶硅层；
在所述第一掺杂多晶硅层上形成硅氧化物层；
在所述硅氧化物层上形成未掺杂的多晶硅层；
从所述栅极沟槽的侧壁移除所述屏蔽氧化物层的暴露部分，这导致在所述硅氧化物层上方的沟槽侧壁的暴露表面；
蚀刻所述未掺杂的多晶硅层以暴露下面的所述硅氧化物层，其中蚀刻所述未掺杂的多晶硅层也蚀刻暴露的所述侧壁的表面，导致相对于所述硅氧化物层下方的所述栅极沟槽的第一宽度，所述栅极沟槽的宽度在所述硅氧化物层上方增加至第三宽度；
在所述沟槽侧壁的表面和所有暴露的硅表面上生长栅极氧化物层；以及
在栅极氧化物层和所述硅氧化物层上形成第二掺杂多晶硅层并平坦化所述第二掺杂多晶硅层。
21.根据权利要求20所述的方法，其中形成所述硅氧化物层包括形成厚度等于所述栅极氧化物层厚度的至少1.5倍的多晶硅氧化物层。
22.根据权利要求20所述的方法，其中形成所述硅氧化物层包括以下之一：在所述第一掺杂多晶硅层上热生长所述多晶硅氧化物，以及在所述第一掺杂多晶硅层上沉积二氧化硅。
23.根据权利要求20所述的方法，其中形成所述未掺杂的多晶硅层包括将未掺杂的多晶硅沉积到所述硅氧化物层上并将所述未掺杂的多晶硅层回蚀刻到100nm至150nm范围内的厚度。
24.根据权利要求20所述的方法，其中生长所述屏蔽氧化物层包括生长厚度在约50-500nm范围内的屏蔽氧化物层。
25.根据权利要求20所述的方法，其中生长所述栅极氧化物层包括生长厚度在约10-150nm范围内的栅极氧化物层。
26.根据权利要求20所述的方法，其中所述第一掺杂多晶硅层和所述第二掺杂多晶硅层是n+多晶硅。
27.根据权利要求20所述的方法，其中每个接触沟槽相对于所述接触沟槽的两侧的所述栅极沟槽是自对准的，从而每个接触沟槽对称地定位在所述栅极沟槽之间。
28.一种用于形成屏蔽栅极沟道MOSFET装置的方法，包括：
提供覆盖半导体衬底的具有第一类型导电性的硅层；
在所述硅层的前表面上形成设置在所述前表面的有源区域中的多个栅极沟槽的阵列，所述栅极沟槽的阵列从所述前表面朝向所述半导体衬底正交地延伸，
在每个栅极沟槽中形成栅极沟槽堆叠体，包括：
在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；
在所述栅极沟槽内的所述屏蔽氧化物层上形成第一掺杂多晶硅层；
在所述第一掺杂多晶硅层上形成硅氧化物层；
在所述硅氧化物层上形成未掺杂的多晶硅层；
将所述侧壁上的屏蔽氧化物层的暴露部分的厚度减小到预定厚度；
移除所述未掺杂的多晶硅层以暴露下面的所述硅氧化物层；
从所述栅极沟槽的侧壁蚀刻具有所述预定厚度的所述屏蔽氧化物层，这导致在所述硅氧化物层上方的沟槽侧壁的暴露表面，其中蚀刻具有所述预定厚度的所述屏蔽氧化物层也将所述硅氧化物层的厚度减小相同的预定厚度；
在所述沟槽的侧壁和所有暴露的硅表面上生长栅极氧化物层；
在所述栅极氧化物层和所述硅氧化物层上形成第二掺杂多晶硅层并平坦化所述第二掺杂多晶硅层；
形成在所述栅极沟槽之间延伸的体区域和源极区域；
在所述前表面上形成电介质层；
通过蚀刻穿过所述电介质层和蚀刻穿过所述沟槽栅极之间的所述源极区来形成体接触沟槽；以及
形成用于源极电极和栅极电极的顶部金属层。
29.根据权利要求28所述的方法，其中所述电介质层上的所述顶部金属层包括Ti/TiN/W的缓冲层。
30.根据权利要求28所述的方法，其中所述金属层下方的所述电介质层是BPSG。
CN201980093293.3A 2019-03-01 2019-05-16 制造屏蔽栅极沟槽mosfet装置的方法 Active CN113519054B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/290,834 US10998438B2 (en) 2018-03-01 2019-03-01 Self-aligned trench MOSFET structures and methods
US16/290,834 2019-03-01
US16/414,769 US10777661B2 (en) 2018-03-01 2019-05-16 Method of manufacturing shielded gate trench MOSFET devices
PCT/US2019/032757 WO2020180338A1 (en) 2019-03-01 2019-05-16 Method of manufacturing shielded gate trench mosfet devices

Publications (2)

Publication Number Publication Date
CN113519054A true CN113519054A (zh) 2021-10-19
CN113519054B CN113519054B (zh) 2024-03-26

Family

ID=72338282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093293.3A Active CN113519054B (zh) 2019-03-01 2019-05-16 制造屏蔽栅极沟槽mosfet装置的方法

Country Status (2)

Country Link
CN (1) CN113519054B (zh)
WO (1) WO2020180338A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469313B2 (en) 2020-01-16 2022-10-11 Ipower Semiconductor Self-aligned trench MOSFET and IGBT structures and methods of fabrication
CN114520146B (zh) * 2020-11-19 2024-09-17 旭矽半导体(上海)有限公司 Sgt-mosfet半导体器件的制备方法
CN112635567B (zh) * 2020-12-29 2024-03-19 苏州迈志微半导体有限公司 功率mosfet及其制造方法和电子设备
CN113013027A (zh) * 2021-03-24 2021-06-22 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN113013028A (zh) * 2021-03-24 2021-06-22 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219777A (en) * 1991-06-14 1993-06-15 Gold Star Electron Co., Ltd. Metal oxide semiconductor field effect transistor and method of making the same
US20020036319A1 (en) * 1998-10-26 2002-03-28 Baliga Bantval Jayant Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same
US20020149047A1 (en) * 2001-04-11 2002-10-17 International Business Machines Coporation TTO nitride liner for improved collar protection and TTO reliability
US20040046199A1 (en) * 2002-09-09 2004-03-11 Intelligent Sources Development Corp. Self-aligned lateral-transistor dram cell structure
EP1742257A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Method of manufacturing a semiconductor power device
US20090096018A1 (en) * 2007-09-28 2009-04-16 Rohm Co., Ltd. Semiconductor device
US20090166728A1 (en) * 2007-12-26 2009-07-02 James Pan Structure and Method for Forming Shielded Gate Trench FET with Multiple Channels
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN101615632A (zh) * 2008-06-26 2009-12-30 飞兆半导体公司 用于形成具有包括氮化层的极间电介质的屏蔽栅沟槽fet的结构和方法
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN101663760A (zh) * 2007-04-03 2010-03-03 威世硅尼克斯公司 自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法
US20110254088A1 (en) * 2010-04-20 2011-10-20 Maxpower Semiconductor Inc. Power MOSFET With Embedded Recessed Field Plate and Methods of Fabrication
US20130234241A1 (en) * 2012-03-09 2013-09-12 Brian Bowers Shielded gate mosfet device with a funnel-shaped trench
CN103904119A (zh) * 2014-03-28 2014-07-02 中国科学院微电子研究所 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法
US20140284701A1 (en) * 2012-07-31 2014-09-25 Azure Silicon LLC Power device integration on a common substrate
US20160020288A1 (en) * 2014-07-21 2016-01-21 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US20160172482A1 (en) * 2014-12-10 2016-06-16 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with mosfets

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219777A (en) * 1991-06-14 1993-06-15 Gold Star Electron Co., Ltd. Metal oxide semiconductor field effect transistor and method of making the same
US20020036319A1 (en) * 1998-10-26 2002-03-28 Baliga Bantval Jayant Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same
US20020149047A1 (en) * 2001-04-11 2002-10-17 International Business Machines Coporation TTO nitride liner for improved collar protection and TTO reliability
US20040046199A1 (en) * 2002-09-09 2004-03-11 Intelligent Sources Development Corp. Self-aligned lateral-transistor dram cell structure
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
EP1742257A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Method of manufacturing a semiconductor power device
CN101663760A (zh) * 2007-04-03 2010-03-03 威世硅尼克斯公司 自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法
US20090096018A1 (en) * 2007-09-28 2009-04-16 Rohm Co., Ltd. Semiconductor device
US20090166728A1 (en) * 2007-12-26 2009-07-02 James Pan Structure and Method for Forming Shielded Gate Trench FET with Multiple Channels
CN101615632A (zh) * 2008-06-26 2009-12-30 飞兆半导体公司 用于形成具有包括氮化层的极间电介质的屏蔽栅沟槽fet的结构和方法
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
US20110254088A1 (en) * 2010-04-20 2011-10-20 Maxpower Semiconductor Inc. Power MOSFET With Embedded Recessed Field Plate and Methods of Fabrication
US20130234241A1 (en) * 2012-03-09 2013-09-12 Brian Bowers Shielded gate mosfet device with a funnel-shaped trench
US20140284701A1 (en) * 2012-07-31 2014-09-25 Azure Silicon LLC Power device integration on a common substrate
CN103904119A (zh) * 2014-03-28 2014-07-02 中国科学院微电子研究所 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法
US20160020288A1 (en) * 2014-07-21 2016-01-21 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US20160172482A1 (en) * 2014-12-10 2016-06-16 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with mosfets

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof

Also Published As

Publication number Publication date
WO2020180338A1 (en) 2020-09-10
CN113519054B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
US10777661B2 (en) Method of manufacturing shielded gate trench MOSFET devices
US11640993B2 (en) Shielded gate trench MOSFET devices
US10998438B2 (en) Self-aligned trench MOSFET structures and methods
US20200227518A1 (en) Semiconductor Device with Stripe-Shaped Cell Trench Structures and Recessed Contacts and Method of Manufacturing Thereof
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
US9865694B2 (en) Split-gate trench power mosfet with protected shield oxide
US9214545B2 (en) Dual gate oxide trench MOSFET with channel stop trench
US9245963B2 (en) Insulated gate semiconductor device structure
US9306018B2 (en) Trench shielding structure for semiconductor device and method
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
JP4005019B2 (ja) パワー半導体デバイス
US8362548B2 (en) Contact structure for semiconductor device having trench shield electrode and method
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
US9991378B2 (en) Trench power semiconductor device
US20230087151A1 (en) Field plate arrangement for trench gate fet
TW202034405A (zh) 遮蔽閘極溝槽式金氧半導體場效電晶體元件
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
EP4421872A1 (en) Semiconductor structure with device including at least one in-well porous region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant