TWI525659B - 一種接觸孔形成方法 - Google Patents
一種接觸孔形成方法 Download PDFInfo
- Publication number
- TWI525659B TWI525659B TW100123368A TW100123368A TWI525659B TW I525659 B TWI525659 B TW I525659B TW 100123368 A TW100123368 A TW 100123368A TW 100123368 A TW100123368 A TW 100123368A TW I525659 B TWI525659 B TW I525659B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- dielectric layer
- contact hole
- opening
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明是有關於一種在半導體元件上形成接觸孔的方法,且特別是有關於一種採用雙重圖案化(double patterning)技術來形成接觸孔的方法。
隨著半導體製程的進步和微電子元件的微小化,單一晶片上的半導體元件的密度越來越大,相對地元件之間的間隔也越來越小。這使得接觸孔(contact hole)蝕刻製程的困難度越來越高。
傳統接觸孔的作法,係利用光阻層作為遮罩,對下方的內層介電(Inter layer Dielectric,ILD)層進行蝕刻。尤其在28奈米(nm)的製程下,接觸孔蝕刻的間距(pitch),即兩鄰近接觸孔中心點間之距離,必須小於110奈米,而且顯影後關鍵尺寸(after development inspect critical dimension,ADICD)則必須大約55至70奈米。就現行單一曝光圖案化(Single Exposure Patterning;SP)的黃光機台技術而言,無法於一次曝光製程中完成間距小於110奈米的接觸孔。
為了解決上述問題,目前業界常見的作法是採用雙重圖案化技術來形成接觸孔。例如,採用微影-微影-蝕刻(Litho-Litho-Etch,LLE)製程,利用兩個光罩對光阻層進行兩次曝光後,再進行一次蝕刻,藉以在下方的內層介電層中形成接觸孔。亦或是採用微影-蝕刻-微影-蝕刻(Litho-Etch
-Litho-Etch,LELE)製程,利用兩個光罩分別對兩個光阻層進行兩次曝光,及以兩次蝕刻將光阻圖案轉移至硬罩幕層中,再進行一次蝕刻,藉以在下方介電層中形成接觸孔。
然而,由於黃光製程在光阻顯影後,常因關鍵尺寸(Critical Dimension,CD)不合規格,或對準不良亦或對焦失效(defocus),而需要剝除光阻進行重工(rework),很可能因此損害第一次光阻層顯影(或蝕刻)製程在光阻或硬罩幕上所形成的圖案,進而影響後續的製程良率。
因此有需要提供一種不會受到光阻重工影響的接觸孔形成方法,以提高半導體元件的製程良率。
有鑑於此,本發明的目的就是在提供一種接觸孔形成方法,包括下述步驟:首先提供一個基材,其上依序覆蓋一個蝕刻停止層以及一個內層介電層。接著進行第一蝕刻製程,於內層介電層中形成至少一個第一開口。再於內層介電層上,形成第一含碳介電層,並藉以填充第一開口。之後,於第一含碳介電層上,依序形成第一抗反射層和第一圖案化光阻層。然後,以第一圖案化光阻層為蝕刻罩幕,進行第二蝕刻製程,於內層介電層中形成至少一個第二開口。
在本發明之一實施例中,第一抗反射層和第一圖案化光阻層的形成,可包括一光阻重工製程。
在本發明之一實施例中,第一抗反射層的形成,包含下述步驟:首先於第一含碳介電層上,形成第一底部抗反射層(Bottom Anti-Reflective Coating,BARC)。然後,於第一底部
抗反射層上形成第一介質抗反射層(Dielectric Anti-Reflective Coating,DARC)。
在本發明之一實施例中,第一開口的形成,包括下述步驟:首先於內層介電層上,依序形成第二含碳介電層、第二抗反射層以及第二圖案化光阻層。接著,以第二圖案化光阻層為蝕刻罩幕,進行第一蝕刻製程,於內層介電層中形成第一開口。
在本發明之一實施例中,形成第一開口之後,更包括剝除第二含碳介電層、第二抗反射層以及第二圖案化光阻層。
在本發明之一實施例中,第二抗反射層的形成,包含下述步驟:先於第二含碳介電層上形成第二底部抗反射層。再於第二底部抗反射層上形成第二介質抗反射層。
在本發明之一實施例中,第一介質抗反射層和第二介質抗反射層,分別是一種含矽介電層。其中,此含矽介電層的材質係選自於由二氧化矽、氮化矽、氮氧化矽、氮碳化矽以及上述之任意組合所組成之一族群。在本發明之一實施例中,第一底部抗反射層和第二底部抗反射層,皆係由含有碳氫氧(CHO)的聚合物所組成。
在本發明之一實施例中,第一開口和第二開口,皆貫穿內層介電層和蝕刻停止層,而將基材暴露於外。
根據上述實施例,本發明的實施例,提供一種使用兩次微影蝕刻製程,在半導體基材之中形成接觸孔的先進方法。其係先以第一次微影蝕刻步驟,在半導體基材的內層介電層之中先形成至少一個第一開口;再以含碳介電層填充此第一開口,並藉由黃光製程,於此一含碳介電層上,形成抗反射層以及圖案化光阻層。接著,進行第二次蝕刻製程,在內層介電層之中先形成至少一個第二開口。
由於第一次微影蝕刻製程所形成的第一開口,可被含碳介電層所覆蓋,而完全不受第二次微影蝕刻製程的影響。即便形成第二開口的黃光製程,有需要進行光阻重工步驟,也不會因此而造成第一開口的損害,或加大第一開口的關鍵尺寸。因此可防止因第二次微影蝕刻製程的光阻重工步驟,造成接觸孔關鍵尺寸增加的問題,達到提高半導體元件的製程良率的發明目的。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
本發明的目的,就是在提供一種使關鍵尺寸不會受到光阻重工影響的接觸孔形成方法,以提高半導體元件的製程良率。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉數個較佳實施例,並配合所附圖式,作詳細說明如下。
請參照圖1A至圖1D,圖1A至圖1D係根據本發明的一較佳實施例所繪示的一種在半導體元件中形成接觸孔的製程剖面圖。
其中,形成接觸孔的法包括下述步驟:首先提供一個基材101。例如,提供一晶圓(wafer)或提供一矽覆絕緣(Silicon On Isolator,SOI)等之半導體基材。
接著,在基材101上依序形成一個蝕刻停止層102以及一個內層介電層103,以覆蓋基材101。其中,內層介電層103,可利用電漿加強化學氣相沈積製程等薄膜沈積技術來形成。其材質可包含未摻雜矽氧、摻雜矽氧,如四乙氧基矽烷
(Tetetra-Ethyl-Ortho-Silicate,TEOS)矽氧、或硼磷矽玻璃、氟矽氧、磷矽氧、硼矽氧、低介電常數(Low K)材料、超低介電常數(Ultra Low K)材料或上述之任意組合。
然後,於內層介電層103上,進行一個第一蝕刻製程,以於內層介電層103中形成至少一個接觸開口109。
在本發明的較佳實施例中,進行第一蝕刻製程之前,包括:先於內層介電層103上,依序形成含碳的介電層104、抗反射層以及圖案化光阻層107。
其中圖案化光阻層107具有至少一個圖案開口108(如圖1A所繪示)。含碳介電層104,較佳是一種以電漿輔助化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition,PECVD)方式,形成於內層介電層103上的硬質罩幕(hard mask)。在本實施例之中,含碳的介電層104是採用應用材料公司所提供的先進圖膜(Advanced Patterning Film,APF)。抗反射層,則係由位於含碳的介電層104上方的底部抗反射層105,以及位於底部抗反射層105上方的介質抗反射層106共同構成。介質抗反射層106,較佳是一種含矽介電層,其材質係選自於由二氧化矽、氮化矽、氮氧化矽、氮碳化矽以及上述之任意組合所組成之一族群。底部抗反射層105係將有機材料,例如含有碳氫氧(CHO)的聚合物,旋塗(spin on)於含碳的介電層104上方,其中含有碳氫氧(CHO)的聚合物,較佳係由乳酸乙酯(ethyl lactate)或丙二醇甲醚醋酸酯,(1-Methoxy-2-propyl acetate or propylene glycol mono-methyl ether acetate)或二者之組合所組成。
另外,在本發明的另一些實施例中,形成接觸開口109的圖案化光阻層107,可以是一種三層光阻結構(tri-layer
photoresist structure),其包含依序堆疊的ArF光阻層、含矽之有機光阻層(SHB)和I-line光阻層(未繪示)。且在進行第一次蝕刻製程之前,還包括進行一個圖案轉移步驟:先藉由曝光顯影在ArF光阻層形成的圖案開口108,再以ArF光阻層為罩幕進行至少一次乾式蝕刻製程,將圖案開口108的圖案依序轉移至SHB光阻層和I-line光阻層。
接著,以圖案化光阻層107為罩幕,進行第一蝕刻製程,並於內層介電層103中形成至少一個接觸開口109。在本發明的較佳實施例之中,第一蝕刻製程是採用乾式蝕刻製程,使接觸開口109貫穿內層介電層103和蝕刻停止層102,而將基材101暴露於外。但在其他實施例之中,接觸開口109僅延伸進入內層介電層103之中,並未貫穿內層介電層103和蝕刻停止層102。
在形成接觸開口109之後,將圖案化光阻層107、底部抗反射層105和介質抗反射層106予以剝除(如圖1B所繪示)。之後,再於內層介電層103上,形成另外一個含碳介電層110,並藉以填充開口109。與含碳介電層104相同,含碳介電層110,較佳也是一種以電漿輔助化學氣相沉積所形成的硬質罩幕。在本實施例之中,含碳介電層110也是採用應用材料公司所提供的先進圖膜。但在其他實施例之中,含碳介電層104和110兩者材質可以不同。
之後,再於含碳介電層110上,依序形成底部抗反射層111、介質抗反射層112和圖案化光阻層113。其中圖案化光阻層113,還具有至少一個圖案開口114(如圖1C所繪示)。在本發明的較佳實施例中,介質抗反射層112是一種含矽介電層,其材質係選自於由二氧化矽、氮化矽、氮氧化矽、氮碳化
矽以及上述之任意組合所組成之一族群。底部抗反射層111,係將有機材料,例如含有碳氫氧(CHO)的聚合物,旋塗於含碳介電層110上。其中含有碳氫氧(CHO)的聚較佳係由乳酸乙酯、丙二醇甲醚醋酸酯或二者之組合所組成。
值得注意的是,雖然在上述施例中,介質抗反射層112、底部抗反射層111和圖案化光阻層113的材質,較佳係分別與底部抗反射層105、介質抗反射層106和圖案化光阻層107相同。但是並不限定於此,在其他實施例之中,介質抗反射層112、底部抗反射層111和圖案化光阻層113的材質,可以分別與介質抗反射層106、底部抗反射層105和圖案化光阻層107不同。由於,形成成圖案化光阻層、介質抗反射層和底部抗反射層的步驟及材料,已為該技術領域中具有通常知識者所習知,故相關步驟及材料應可不在此贅述。
接著,以圖案化光阻層113為罩幕,進行第二蝕刻製程,於內層介電層103中,形成至少一個接觸開口115(如圖1D所繪示)。在本發明的較佳實施例之中,第二蝕刻製程是採用乾式蝕刻製程,使接觸開口115貫穿內層介電層103和蝕刻停止層102,而將基材101暴露於外。但在其他實施例之中,接觸開口115僅延伸進入內層介電層103之中,並未貫穿內層介電層103和蝕刻停止層102。
之後,將餘留在內層介電層103上的含碳介電層110加以剝除,即形成如圖1E所繪示的接觸孔(接觸開口109和115)結構。
根據上述實施例,本發明的實施例,提供一種使用兩次微影蝕刻製程,在半導體基材之中形成接觸孔的先進方法。其係先以第一次微影蝕刻步驟,在半導體基材的內層介電層之中先
形成至少一個第一開口;再以含碳介電層填充此第一開口,並藉由黃光製程,於此一含碳介電層上,形成抗反射層以及圖案化光阻層。接著,進行第二次蝕刻製程,在內層介電層之中先形成至少一個第二開口。
由於第一次微影蝕刻製程所形成的第一開口,可被含碳介電層所覆蓋,而完全不受第二次微影蝕刻製程的影響。即便形成第二開口的黃光製程,有需要進行光阻重工步驟,也不會因此而造成第一開口的損害,或加大第一開口的關鍵尺寸。因此可防止因第二次微影蝕刻製程的光阻重工步驟,造成接觸孔關鍵尺寸增加的問題,達到提高半導體元件的製程良率的發明目的。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101‧‧‧基材
102‧‧‧蝕刻停止層
103‧‧‧內層介電層
104‧‧‧含碳介電層
106‧‧‧介質抗反射層
105‧‧‧底部抗反射層
107‧‧‧圖案化光阻層
108‧‧‧圖案開口
109‧‧‧接觸開口
110‧‧‧含碳介電層
112‧‧‧介質抗反射層
111‧‧‧底部抗反射層
113‧‧‧圖案化光阻層
114‧‧‧圖案開口
115‧‧‧接觸開口
圖1A至圖1D係根據本發明的一較佳實施例所繪示的一種在半導體元件中形成接觸孔的製程剖面圖。
圖1E係根據圖1A至圖1D的製程所形成的接觸孔結構剖面圖。
101‧‧‧基材
102‧‧‧蝕刻停止層
103‧‧‧內層介電層
110‧‧‧含碳介電層
112‧‧‧介質抗反射層
111‧‧‧底部抗反射層
113‧‧‧圖案化光阻層
114‧‧‧圖案開口
Claims (13)
- 一種接觸孔形成方法,包括:提供一基材,其上依序覆蓋一蝕刻停止層以及一內層介電層;進行一第一蝕刻製程,於該內層介電層中形成至少一第一開口;於該內層介電(Inter layer Dielectric,ILD)層上,形成一第一含碳介電層,並藉以填充該第一開口;於該第一含碳介電層上,形成一第一抗反射層以及一第一圖案化光阻層,以及以該第一圖案化光阻層為一蝕刻罩幕,進行一第二蝕刻製程,於該內層介電層中形成至少一第二開口,其中該第一開口與第二開口為並排形成於該內層介電層中的接觸孔。
- 如申請專利範圍第1項所述之接觸孔形成方法,其中該第一抗反射層和該第一圖案化光阻層的形成,可包括一光阻重工(rework)步驟。
- 如申請專利範圍第1項所述之接觸孔形成方法,其中形成該第一抗反射層的步驟,包含;形成一第一底部抗反射層(Bottom Anti-Reflective Coating,BARC)於該第一含碳介電層上;以及形成一第一介質抗反射層(Dielectric Anti-Reflective Coating,DARC)於該第一底部抗反射層上。
- 如申請專利範圍第3項所述之接觸孔形成方法,其中該第一底部抗反射層係由含有碳氫氧(CHO)的聚合物所組成。
- 如申請專利範圍第3項所述之接觸孔形成方法,其中該第一介質抗反射層為一含矽介電層。
- 如申請專利範圍第5項所述之接觸孔形成方法,其中該含矽介電層的材質係選自於由二氧化矽、氮化矽、氮氧化矽、氮碳化矽以及上述之任意組合所組成之一族群。
- 如申請專利範圍第1項所述之接觸孔形成方法,其中形成該第一開口的步驟,包括:於該內層介電層上,依序形成一第二含碳介電層、一第二抗反射層以及一第二圖案化光阻層;以及以該第二圖案化光阻層為一蝕刻罩幕,進行該第一蝕刻製程,於該內層介電層中形成該第一開口。
- 如申請專利範圍第7項所述之接觸孔形成方法,其中在形成該第一開口之後,更包括剝除該第二含碳介電層、該第二抗反射層以及該第二圖案化光阻層。
- 如申請專利範圍第7項所述之接觸孔形成方法,其中形成該第二抗反射層的步驟,包含;形成一第二底部抗反射層於該第二含碳介電層上;以及形成一第二介質抗反射層於該第二底部抗反射層上。
- 如申請專利範圍第9項所述之接觸孔形成方法,其中該第二底部抗反射層係由含有碳氫氧(CHO)的聚合物所組成。
- 如申請專利範圍第9項所述之接觸孔形成方法,其中該第二介質抗反射層為一含矽介電層。
- 如申請專利範圍第11項所述之接觸孔形成方法,其中該含矽介電層的材質係選自於由二氧化矽、氮化矽、氮氧化矽、氮碳化矽以及上述之任意組合所組成之一族群。
- 如申請專利範圍第1項所述之接觸孔形成方法,其中該第一開口與該第二開口,貫穿該內層介電層和該蝕刻停止層,而將該基材暴露於外。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100123368A TWI525659B (zh) | 2011-07-01 | 2011-07-01 | 一種接觸孔形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100123368A TWI525659B (zh) | 2011-07-01 | 2011-07-01 | 一種接觸孔形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201303962A TW201303962A (zh) | 2013-01-16 |
TWI525659B true TWI525659B (zh) | 2016-03-11 |
Family
ID=48138171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100123368A TWI525659B (zh) | 2011-07-01 | 2011-07-01 | 一種接觸孔形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI525659B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10529586B2 (en) | 2018-05-25 | 2020-01-07 | Nanya Technology Corporation | Method of manufacturing semiconductor device |
-
2011
- 2011-07-01 TW TW100123368A patent/TWI525659B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201303962A (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835324B2 (en) | Method for forming contact holes | |
US7799511B2 (en) | Method of forming a contact hole | |
US9508560B1 (en) | SiARC removal with plasma etch and fluorinated wet chemical solution combination | |
KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US20080064203A1 (en) | Method for fabricating a contact hole | |
KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
CN112017946B (zh) | 半导体结构的形成方法、晶体管 | |
JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
US20110254142A1 (en) | Stacked structure | |
US20240136184A1 (en) | Method for forming and using mask | |
TWI525659B (zh) | 一種接觸孔形成方法 | |
US9257279B2 (en) | Mask treatment for double patterning design | |
KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR100862315B1 (ko) | 마스크 리워크 방법 | |
US20100151685A1 (en) | Methods of removing multi-layered structure and of manufacturing semiconductor device | |
KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR20080085280A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100609234B1 (ko) | 하부 반사방지막의 얕은 트랜치 절연 형성 방법 | |
TWI485772B (zh) | 形成介層洞的方法 | |
KR100744089B1 (ko) | 반도체 소자 제조 방법 | |
KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
KR20070077392A (ko) | 반도체 소자의 제조 방법 | |
KR20090044878A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR20100076305A (ko) | 반도체 소자의 패턴 형성 방법 |