KR20090044878A - 반도체 소자의 미세패턴 형성방법 - Google Patents
반도체 소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR20090044878A KR20090044878A KR1020070111158A KR20070111158A KR20090044878A KR 20090044878 A KR20090044878 A KR 20090044878A KR 1020070111158 A KR1020070111158 A KR 1020070111158A KR 20070111158 A KR20070111158 A KR 20070111158A KR 20090044878 A KR20090044878 A KR 20090044878A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- sacrificial
- etching
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 44
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- -1 fluorocarbon compound Chemical class 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 47
- 239000007789 gas Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 DEET(Double Exposure Etch Technology) 공정시 두 번에 걸친 마스크(mask) 작업으로 인한 라인(line) 선폭의 임계치수 불균일성을 개선시킬 수 있는 반도체 소자의 미세패턴 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 피식각층 상에 식각 저지막을 형성하는 단계와, 상기 식각 저지막 상에 희생막을 피식각층 상에 희생막을 형성하는 단계와, 상기 희생막을 국부적으로 식각하여 희생 패턴을 형성하는 단계와, 상기 희생 패턴을 포함하는 상기 피식각층 상부면을 따라 절연막을 형성하는 단계와, 상기 절연막을 일부 식각하여 상기 희생 패턴의 양측벽에 스페이서를 형성하는 단계와, 상기 희생 패턴을 제거하는 단계와, 상기 스페이서를 식각 장벽층으로 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
반도체 소자, 미세패턴, DEET
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 미세패턴 형성방법에 관한 것이다.
최근에는 반도체 소자가 고집적화되어 감에 따라 40nm급 이하의 라인 앤드 스페이스(Line and Space; 이하, LS라 함)가 요구되고 있다. 하지만, 현재 개발되어 상용화된 노광장비의 한계 상 60nm급 이하의 'LS'를 형성하는 것은 매우 어려운 실정이다. 이에 따라, 현재 상용화된 노광장비를 그대로 이용하면서 60nm 이하의 미세한 'LS'를 구현하기 위하여 DEET(Double Exposure Etch Technology) 공정기술이 제안되었다.
이하, 도 1a 내지 도 1d를 결부시켜 DEET 공정을 적용한 종래기술에 따른 반도체 소자의 미세패턴 형성방법을 설명하기로 한다. 도 1a 내지 도 1d는 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 피식각층(101)이 형성된 반도체 기판(100) 상에 순차적으로 이종의 물질로 이루어진 제1 및 제2 하드 마스크(102, 103)를 형 성한다.
이어서, 제2 하드 마스크(103) 상에 감광막을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 포함하는 마스크 공정을 실시하여 감광막 패턴(104)(이하, 제1 감광막 패턴이라 함)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 제1 감광막 패턴(104)을 이용한 식각공정을 실시하여 제2 하드 마스크(103, 도 1a참조)를 식각한다. 이로써, 제2 하드 마스크 패턴(103A)이 형성된다.
이어서, 도 1c에 도시된 바와 같이, 마스크 공정을 실시하여 제2 하드 마스크 패턴(103A) 사이에 감광막 패턴(105)(이하, 제2 감광막 패턴이라 함)을 형성한다.
이어서, 도 1d에 도시된 바와 같이, 제2 하드 마스크 패턴(103A, 도 1c참조)과 제2 감광막 패턴(105, 도 1c참조)을 식각 마스크로 이용한 식각공정을 실시하여 제1 하드 마스크(102, 도 1c참조)를 식각한다. 이로써, 제1 하드 마스크 패턴(102A)이 형성된다.
이어서, 제1 하드 마스크 패턴(102A)을 식각 마스크로 이용한 식각공정을 실시하여 피식각층(101)을 식각한다. 이로써, 미세패턴(또는, 라인)(미도시)이 형성된다.
이와 같이, DEET 공정기술을 적용한 종래기술에 따른 반도체 소자의 미세패턴 형성방법에 있어서, 큰 문제점은 미세패턴의 선폭 균일성이 첫 번째와 두 번째 마스크의 정렬 정확성(overlay accuracy)에 좌우된다는 점이다. 소자 특성에 적합 한 미세패턴의 선폭 균일성을 확보하기 위해서는 첫 번째 마스크와 두 번째 마스크의 정렬이 '│Mean│+3σ' 기준으로 4nm 이하로 제어되어야 하나, 실제 노광 장비에선 아직 3σ를 7nm 정도 밖에 제어하지 못하고 있어 장비 개발이 요구되나, 기술적 한계로 구현되지 못하고 있다. 더욱이, 도 1c에 도시된 바와 같이, 제2 하드 마스크 패턴(103A)이 형성된 상태에서 마스크 공정을 통해 제2 감광막 패턴(105)을 형성함에 따라 제2 하드 마스크 패턴(103A)이 손실되어 제2 하드 마스크 패턴(103A)의 임계치수가 변형된다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, DEET 공정시 두 번에 걸친 마스크 작업으로 인한 라인 선폭의 임계치수 불균일성을 개선시킬 수 있는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 피식각층 상에 희생막을 형성하는 단계와, 상기 희생막을 국부적으로 식각하여 희생 패턴을 형성하는 단계와, 상기 희생 패턴을 포함하는 상기 피식각층 상부면을 따라 절연막을 형성하는 단계와, 상기 절연막을 일부 식각하여 상기 희생 패턴의 양측벽에 스페이서를 형성하는 단계와, 상기 희생 패턴을 제거하는 단계와, 상기 스페이서를 식각 장벽층으로 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
상기한 구성을 포함하는 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 한번의 마스크 공정만으로도 DEET 공정과 같은 미세패턴을 구현할 수 있다.
둘째, 본 발명에 의하면, 일반적인 DEET 공정시 실시되는 두번의 마스크 공정에 기인하여 발생되는 오정렬 문제에 의한 라인 임계치수의 불균일성을 개선시킬 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다.
실시예
도 2a 내지 도 2g는 본 발명의 실시예1에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위하여 도시한 공정 단면도이다. 여기서는, 일례로 게이트 전극 상부에 형성된 하드 마스크를 피식각층으로 하는 반도체 소자의 미세패턴 형성방법을 설명한다.
먼저, 도 2a에 도시된 바와 같이, 게이트 전극(미도시)이 형성된 반도체 기판(200) 상에 피식각층으로 하드 마스크(201)를 형성한다. 이때, 하드 마스크(201)는 산화막, 질화막, 산화질화막, 카본이 함유된 막(예컨대, 비정질카본막), 다결정실리콘막 또는 이들이 적층된 적층막 중 선택된 어느 하나로 형성할 수 있으며, 바 람직하게는 산화막으로 형성한다. 더욱 구체적으로, 산화막은 실리콘산화막(SiO2) 또는 PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막으로 형성하고, 질화막은 실리콘질화막(Si3N4)으로 형성하고, 산화질화막은 실리콘산화질화막(SiON)막으로 형성한다. 또한, 게이트 전극은 다결정실리콘막과 금속실리사이드층의 적층 구조로 형성한다. 예컨대, 금속실리사이드층은 전이 금속과 실리콘을 반응시켜 형성한다.
이어서, 하드 마스크(201) 상에 희생막(202)을 형성한다. 이때, 희생막(202)은 하드 마스크(201)와 높은 식각 선택비를 갖는 물질들 중에서 선택된 어느 하나를 이용하여 형성할 수 있다. 예컨대, 희생막(202)은 건식식각공정 또는 습식식각공정시 제거되는 정도, 즉 제거율에 따라 적절히 선택될 수 있다. 구체적으로, 희생막(202)은 습식식각공정을 통해 비교적 제거가 용이한 산화막(실리콘산화막) 또는 스핀 코팅막(spin coating layer)으로 형성하거나, 건식식각공정을 통해 비교적 제거가 용이한 다결정실리콘막 또는 비정질카본막으로 형성할 수 있다. 바람직하게 하드 마스크(201)가 산화막으로 형성된 경우 건식식각공정으로 제거가 용이한 다결정실리콘막으로 형성한다. 또한, 희생막(202)은 하드 마스크(201)가 충분히 식각되는 동안 식각 장벽층으로 기능할 수 있도록 500~2000Å의 두께로 형성하는 것이 바람직하다.
이어서, 희생막(202) 상에 이머젼(immersion) 감광막 패턴의 변형(deformation)과 식각 선택비 감소에 따른 패턴 불량을 개선하기 위하여 하드 마 스크(203)를 더 형성할 수도 있다. 이때, 하드 마스크(203)는 희생막(202)과 높은 식각 선택비를 갖는 물질들 중 선택된 어느 하나를 이용하여 형성할 수 있다. 또한, 하드 마스크(203)는 희생막(202)과의 식각 선택비를 고려하여 200~600Å의 두께로 형성하는 것이 바람직하며, 카본이 함유된 막, 구체적으로 비정질카본막으로 형성한다.
이어서, 하드 마스크(203) 상에 반사 방지층(206)을 형성할 수 있다. 이때, 반사 방지층(206)은 BARC(Bottom Anti-Reflective Coating)(205)의 단층막으로 형성하거나, 화학기상증착(Chemical Vapor Deposition, 이하, CVD라 함) 공정으로 증착되는 DARC(Dielectric Anti-Reflective Coating)(204)와 BARC(205)가 적층된 적층막으로 형성할 수도 있다. 여기서, CVD-DARC(204)는 굴절률(refractive index)이 1.95이고, 소화계수(extinction coefficient)가 0.53인 물질로 형성하고, BARC(205)는 유기 물질로 형성한다. 예컨대, 하드 마스크(203)가 비정질카본막(흡수계)으로 형성된 경우, CVD-DARC(204)는 간섭계 반사 방지막인 실리콘산화질화막(SiON)으로 형성한다.
이어서, 반사 방지층(206) 상에 감광막 패턴(207)을 형성한다. 이때, 감광막 패턴(207)을 형성하기 위한 노광공정은 최종 피식각층의 'LS' 비가 1:3(L:S)가 되도록 실시하며, 공정상의 변동성을 고려하여 1:2.5~1:3.5(L:S)의 범위 내에서 실시한다.
이어서, 도 2b에 도시된 바와 같이, 감광막 패턴(207, 도 2a참조)을 이용하여 반사 방지층(206, 도 2a참조)과 하드 마스크(203A)를 식각한다. 이때, 식각공정 은 희생막(202)을 식각 장벽층으로 이용하여 건식식각공정 또는 습식식각공정으로 실시할 수 있다.
이어서, 실리콘산화질화막(204) 상부에 감광막 패턴(207)과 BARC(205, 도 2a참조)가 잔류되는 경우 이들을 산소(O2) 플라즈마를 이용한 애싱(ashing) 공정으로 제거할 수도 있다.
이어서, 도 2c에 도시된 바와 같이, 하드 마스크(203A)와 하드 마스크(201)를 식각 장벽층으로 하여 희생막(202A)을 식각한다. 이때, 식각공정은 습식식각공정 또는 건식식각공정으로 실시할 수 있다. 바람직하게는 플라즈마 장비를 이용한 이방성 건식식각공정으로 하드 마스크(201)이 노출되도록 실시한다. 예컨대, 건식식각공정은 Cl2, HBr 또는 이들의 혼합가스 중 선택된 어느 하나의 가스를 사용한다.
이어서, 실리콘산화질화막(204)과, 하드 마스크(203A)를 선택적으로 제거한다. 이로써, 하드 마스크(201) 상에는 희생막(202A)으로 이루어진 희생 패턴이 형성된다.
이어서, 도 2d에 도시된 바와 같이, 희생막(202A)을 포함하는 하드 마스크(201) 상에 스페이서(spacer)용 절연막(208)을 형성한다. 이때, 절연막(208)은 희생막(202A)을 포함하는 하드 마스크(201)의 상부면을 따라 균일한 두께를 갖는 라이너 형태(liner type)로 형성하여 후속 식각공정 후 수직한 프로파일(vertical profile)을 갖도록 형성한다. 이러한 절연막(208)은 희생막(202A) 및 하드 마스 크(201)와 각각 높은 식각 선택비를 갖는 물질들 중 선택된 어느 하나로 형성할 수 있다.
예컨대, 절연막(208)은 희생막(202A)이 다결정실리콘막으로 형성되고, 하드 마스크(201)가 산화막으로 형성된 경우 질화막으로 형성한다. 구체적으로 실리콘이 함유된 질화막(SixNy)(여기서, x,y는 자연수)으로 형성한다. 바람직하게는 실리콘질화막(Si3N4)으로 형성한다. 또한, 절연막(208)은 피복성(step coverage)을 높여 라이터 형태로 형성하기 위해 ALD(Atomic Layer Deposition) 공정으로 형성하는 것이 바람직하다.
이어서, 도 2e에 도시된 바와 같이, 희생막(202A)과 하드 마스크(201)를 식각 장벽층으로 이용한 식각공정을 실시하여 희생막(202A)과 하드 마스크(201)가 노출되도록 절연막(208, 도 2d참조)을 식각한다. 이때, 식각공정은 플라즈마 식각(plasma etch) 장비를 이용한 이등방성 건식식각공정, 예컨대 에치백(etch back) 공정으로 실시할 수 있다. 예컨대, 절연막(208)이 질화막으로 형성된 경우 물리적인 식각(physical etch) 특성이 강하게 작용하도록 높은 파워(high power) 조건에서 식각하고, 그 식각 가스로는 CHF3 가스와 O2 가스가 혼합된 혼합가스를 사용하거나, CH2F2 가스를 사용한다. 이로써, 희생막(202A)의 양측벽에는 스페이서(208A)가 형성된다.
이어서, 도 2f에 도시된 바와 같이, 희생막(202A, 도 2e참조)을 선택적으로 제거한다. 이때, 제거공정은 스페이서(208A)와 하드 마스크(201)를 식각 장벽층으 로 이용하여 습식식각공정 또는 건식식각공정으로 실시한다. 예컨대, 습식식각공정의 경우 NHO3, H2O 및 HF가 혼합된 혼합용액을 사용한다. 건식식각공정의 경우 Cl2, HBr 또는 이들의 혼합가스를 사용한다. 구체적으로 HBr 플라즈마를 사용하여 실시한다. 이로써, 스페이서(208A)로 이루어진 희생 패턴이 형성된다.
이어서, 도 2g에 도시된 바와 같이, 스페이서(208B)를 식각 장벽층으로 이용하여 하드 마스크(201A)를 식각한다. 이때, 식각공정은 습식식각공정 또는 건식식각공정 모두 가능하다. 예컨대, 건식식각공정의 경우 하드 마스크(201A)가 산화막으로 형성되고, 스페이서(208B)가 질화막으로 형성된 경우 불화탄소 화합물, 즉, CxFy(여기서, x, y는 자연수), 구체적으로 C4F6, C4F8, C5F8 가스 또는 이들의 혼합가스 중 선택된 어느 하나의 가스를 주(main) 가스로 사용하거나, 이 주 가스에 더하여 O2와 Ar를 첨가하여 사용할 수도 있다. 이로써, 'LS'가 1:3인 하드 마스크(201A) 패턴이 형성된다.
한편, 도 3은 도 2c에서 희생막(202A)을 식각한 후 단면을 촬영한 SEM 사진으로서, (a)는 평면도이고, (b)는 단면도이다. 또한, 도 4는 도 2g에서 하드 마스크(201A)를 식각한 후 단면을 촬영한 SEM 사진으로서, (a)는 평면도이고, (b)는 단면도이다. 도 3 및 도 4에 도시된 바와 같이, 포토 마스크 공정시 SEET(Single Exposure Etch Technology) 공정으로 더블 패턴(double pattern)이 구현되는 것을 확인할 수 있다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기 한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 산화막으로 이루어진 피식각층으로 하드 마스크를 적용하였으나, 이는 설명의 편의를 위한 것으로, 도전층을 포함하여 반도체 소자에서 사용되는 모든 물질에 대해 적용할 수도 있다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.
도 3은 도 2c에서 희생막(202A)을 식각한 후 단면을 촬영한 SEM 사진.
도 4는 도 2g에서 하드 마스크(201A)를 식각한 후 단면을 촬영한 SEM 사진.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판
201, 201A : 하드 마스크(피식각층)
202, 202A : 희생막
203, 203A : 하드 마스크
206 : 반사 방지층
204, 204A : 실리콘산화질화막
205 : BARC
207 : 감광막 패턴
208 : 절연막
208A, 208B : 스페이서
Claims (15)
- 피식각층 상에 희생막을 형성하는 단계;상기 희생막을 국부적으로 식각하여 희생 패턴을 형성하는 단계;상기 희생 패턴을 포함하는 상기 피식각층 상부면을 따라 절연막을 형성하는 단계;상기 절연막을 일부 식각하여 상기 희생 패턴의 양측벽에 스페이서를 형성하는 단계;상기 희생 패턴을 제거하는 단계; 및상기 스페이서를 식각 장벽층으로 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 희생막은 상기 피식각층과 식각 선택비를 갖는 물질로 형성하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 희생막은 다결정실리콘막으로 형성하는 반도체 소자의 미세패턴 형성방 법.
- 제 1 항에 있어서,상기 피식각층은 산화막으로 형성하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 절연막은 질화막 또는 카본이 함유된 막으로 형성하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 절연막은 ALD(Atomic Layer Deposition) 공정으로 형성하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 희생 패턴을 제거하는 단계는 건식식각공정 또는 습식식각공정으로 실시하는 반도체 소자의 미세패턴 형성방법.
- 제 7 항에 있어서,상기 건식식각공정은 Cl2, HBr 또는 이들의 혼합가스 중 선택된 어느 하나의 가스를 사용하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 피식각층을 식각하는 단계는 불화탄소 화합물 또는 이들의 혼합가스를 주(main) 식각가스로 사용하여 실시하는 반도체 소자의 미세패턴 형성방법.
- 제 9 항에 있어서,상기 피식각층을 식각하는 단계는 상기 주 식각가스에 O2와 Ar를 첨가하여 실시하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 희생막을 형성하는 단계 후,상기 희생막 상에 하드 마스크를 형성하는 단계를 더 포함하는 반도체 소자 의 미세패턴 형성방법.
- 제 11 항에 있어서,상기 하드 마스크는 카본이 함유된 막으로 형성하는 반도체 소자의 미세패턴 형성방법.
- 제 11 항에 있어서,상기 하드 마스크를 형성하는 단계 후,상기 하드 마스크 상에 반사 방지층을 형성하는 단계를 더 포함하는 반도체 소자의 미세패턴 형성방법.
- 제 13 항에 있어서,상기 반사 방지층은 BARC(Bottom Anti-Reflective Coating)로 형성하는 반도체 소자의 미세패턴 형성방법.
- 제 13 항에 있어서,상기 반사 방지층은 DARC(Dielectric Anti-Reflective Coating)와 BARC(Bottom Anti-Reflective Coating)의 적층 구조로 형성하는 반도체 소자의 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111158A KR20090044878A (ko) | 2007-11-01 | 2007-11-01 | 반도체 소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111158A KR20090044878A (ko) | 2007-11-01 | 2007-11-01 | 반도체 소자의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090044878A true KR20090044878A (ko) | 2009-05-07 |
Family
ID=40855376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070111158A KR20090044878A (ko) | 2007-11-01 | 2007-11-01 | 반도체 소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090044878A (ko) |
-
2007
- 2007-11-01 KR KR1020070111158A patent/KR20090044878A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US7354847B2 (en) | Method of trimming technology | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| TWI471903B (zh) | 使用間隙物罩幕以倍增頻率之方法 | |
| US9472414B2 (en) | Self-aligned multiple spacer patterning process | |
| KR100858877B1 (ko) | 반도체 소자 제조 방법 | |
| US7919414B2 (en) | Method for forming fine patterns in semiconductor device | |
| KR100876892B1 (ko) | 반도체 소자의 제조방법 | |
| US20060205223A1 (en) | Line edge roughness reduction compatible with trimming | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| US8071487B2 (en) | Patterning method using stacked structure | |
| US7371695B2 (en) | Use of TEOS oxides in integrated circuit fabrication processes | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR101046747B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US7199034B1 (en) | Flash memory device and method for fabricating the same | |
| KR20090044878A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| TWI525659B (zh) | 一種接觸孔形成方法 | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR20080085280A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR20090067508A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| TWI518743B (zh) | 半導體裝置圖案化結構之製作方法 | |
| KR20090000468A (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |