CN103050480A - 硅片的背面图形化的工艺方法 - Google Patents

硅片的背面图形化的工艺方法 Download PDF

Info

Publication number
CN103050480A
CN103050480A CN2012102892926A CN201210289292A CN103050480A CN 103050480 A CN103050480 A CN 103050480A CN 2012102892926 A CN2012102892926 A CN 2012102892926A CN 201210289292 A CN201210289292 A CN 201210289292A CN 103050480 A CN103050480 A CN 103050480A
Authority
CN
China
Prior art keywords
silicon chip
back side
deep trench
silicon wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102892926A
Other languages
English (en)
Other versions
CN103050480B (zh
Inventor
王雷
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210289292.6A priority Critical patent/CN103050480B/zh
Publication of CN103050480A publication Critical patent/CN103050480A/zh
Priority to US13/966,847 priority patent/US8895404B2/en
Application granted granted Critical
Publication of CN103050480B publication Critical patent/CN103050480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种硅片的背面图形化的工艺方法，包括步骤：在硅片的正面完成正面图形化工艺；在硅片的正面沉积保护层；采用光刻刻蚀工艺在硅片正面形成深沟槽并用深沟槽定义出器件背面部分的对准标记；将硅片反转，用硅片的正面和一载片进行键合；对硅片的背面进行研磨到需要的厚度并将对准标记从硅片的背面露出；用对准标记进行对准，在硅片的背面进行背面图形化工艺；进行解键合工艺将硅片和载片解离。本发明方法中的对准标记从正面穿透到背面，能在进行背面图形化工艺时，不需要增加额外的光刻设备和工艺来实现背面图形和正面图形的对准，能够大幅度的降低生产成本，同时还兼容薄片工艺。

Description

硅片的背面图形化的工艺方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种硅片的背面图形化的工艺方法。
背景技术
对于某些功率元件，如RC-IGBT（Reverse-Conductor IGBT，反向互联IGBT），需要在硅片正面和背面同时形成器件结构，因此需要在硅片的两面都形成图形，且需要实现正面和背面图形的对准。
现有工艺方法，用于背面图形的对准的对准标记形成于硅片的正面，在硅片的正面工艺完成后，将硅片反转过来，并进行硅片的背面工艺，在进行背面工艺时是利用形成于硅片正面的对准标记来实现正面和背面图形的对准。由于形成的背面图形和对准标记不在同一个平面内，不能再采用形成正面图形时的光刻设备和工艺，而需要使用特殊的光刻设备和工艺，即背面对准工艺。进行背面对准工艺时，由于此时正面即对准标记朝下，而背面朝上，因此需要使用特殊的对准方法。按所使用的对准光源分，现有常用的方法有两种，一种为红外，一种为可见光。按照其对准的方式分，现有常用的方法也可分为两种，即反射和透射两种，现有工艺中的所有的的对准方式均为以上两种的组合。
当使用红外光进行对准时，由于其物理特性决定，红外的反射和透射都对材料有严格要求，如硅片厚度，掺杂杂质种类及其浓度，是否存在金属材料等，都会对信号产生严重影响。因此对于确定的对准方式，必须使用固定的工艺步骤，在哪步做背面光刻对工艺集成有非常严格的要求，同时对掺杂的杂质种类和浓度都有很高要求，严重限制了器件特性。所以，现有使用红外光进行对准的工艺，后续背面图形工艺，都必须要按照对准工艺的要求进行设计，这就大大限制的背面图形工艺的工艺设备、工艺条件的选择，在正面工艺的设备和工艺条件之外，还需要为背面工艺增加许多额外的工艺设备和工艺条件，这大大增加了生产成本。而对于不同的器件生产，由于对准工艺进行了变化，就必须配置不同种类的设备来就进行背面工艺的生产，因此其成本非常高昂。
当使用可见光时，因为可见光无法穿透硅片，只能采用反射式，而做背面光刻时，背面位于上方、对准标记所在的正面在下方，因此需要在硅片承载平台上打孔，把光从承载平台背面引入到硅片的正面，而硅片承载平台同时又要吸附硅片，因此其打孔的位置和大小均有限定，因此对于电路版图设计有很严格的要求。同时为了保护正面已经形成的图形，需要贴膜保护，由于使用的可见光，因此要求贴膜必须透明且光学性质均匀稳定，因此对贴膜又提出了很高的要求。
因此无论使用哪种方法，其设备都是特制的，其成本很高，而且背面工艺也要与对准标记匹配，导致该类型的器件生产成本长期居高不下。同时对于其他背面工艺，如背面注入，金属化等，也都需要使用特殊设备，因此最好可以避免使用背面工艺。
同时对于某些特定器件，其硅片的厚度与其击穿电压密切相关，对于硅材料而言，其击穿电压约为10V/μm，因此对于常用的民用消费级电子产品而言，其工作电压为110V-380V的交流电，因此其典型击穿电压为600V左右，如果采用硅基集成器件，其硅片厚度通常<100μm，典型的为50μm～60μm，无法采用正常的硅片加工工艺进行。必须使用载片，按载片的类型分，大致为有机薄膜，玻璃，硅片，金属等。而载片又大大制约了后续加工工艺，如有机薄膜和玻璃无法静电吸附，必须整条生产线都换用特殊的吸附设备；金属和硅片不透光，无法做背面工艺等等。因此目前没有有效的适合大规模生产的薄片双面图形工艺的方法，其中薄片为厚度<150μm的硅片。
Taiko研磨工艺方式为薄硅片的研磨方式之一，其特点是仅研磨硅片中心部分，而在硅片边缘留3mm～5mm的区域不做研磨，从而在硅片边缘形成一个比器件硅片厚度要厚得多的支撑环，从而薄硅片可以在后续的传送，制造和搬运中不发生形变和破裂。
发明内容
本发明所要解决的技术问题是提供一种硅片的背面图形化的工艺方法,进行背面图形化工艺时，不需要增加额外的光刻设备和工艺来实现背面图形和正面图形的对准，即本发明方法的所有的背面图形形成过程中所使用到的设备，均可以和正面工艺兼容，不需要单独限定背面工艺使用，从而能够大幅度的降低生产成本，同时还兼容薄片工艺，
为解决上述技术问题，本发明提供的硅片的背面图形化的工艺方法包括如下步骤：
步骤一、提供一硅片，在所述硅片的正面完成所有正面图形化工艺，所述正面图形化工艺包括器件正面部分的形成工艺以及器件正面互联工艺。
步骤二、在完成所有所述正面图形化工艺的所述硅片的正面沉积保护层。
步骤三、形成所述保护层后，采用光刻刻蚀工艺在所述硅片正面形成深沟槽，所述深沟槽穿过所述保护层进入到所述硅片的本体中，所述深沟槽在所述硅片的本体中的深度大于器件所需的硅片厚度，所述器件所需的硅片厚度为所述器件正面部分加上后续形成的器件背面部分的厚度；所述深沟槽定义出背面图形的对准标记。
步骤四、将所述硅片反转，用所述硅片的正面和一载片进行键合，键合后，使所述硅片的背面向上。
步骤五、对所述硅片的背面进行研磨，研磨后所述硅片的本体的厚度为所述器件所需的硅片厚度，所述对准标记从研磨后的所述硅片的背面露出。
步骤六、用所述对准标记进行对准，在所述硅片的背面进行背面图形化工艺，所述背面图形化工艺包括所述器件背面部分的形成工艺，所述器件背面部分和所述器件正面部分通过所述对准标记进行对准并组成完整的器件。
步骤七、进行解键合工艺将形成有完整的器件的所述硅片和所述载片解离。
进一步的改进是，步骤四中所述载片的材质为玻璃，陶瓷，蓝宝石。
进一步的改进是，步骤五中的所述研磨工艺采用Taiko研磨工艺，采用Taiko研磨工艺后，在所述硅片的边缘部分形成一厚度大于所述硅片中间区域的支撑环，所述硅片中间区域的本体的厚度为所述器件所需的硅片厚度。
进一步的改进是，在步骤七的所述解键合工艺之后还包括所述支撑环的去除步骤。
进一步的改进是，步骤二中所述保护层的厚度为所述保护层的材料为SiO2，SiN，SiON或其他Si，O，C，N的化合物。
进一步的改进是，所述保护层的厚度为1μm～10μm。
进一步的改进是，步骤三中形成的所述深沟槽中不填充材料，直接以中空结构的所述深沟槽作为所述对准标记。
进一步的改进是，步骤三中在形成所述深沟槽之后，紧接着在用介质材料完成填充所述深沟槽，由填充有介质材料的所述深沟槽作为所述对准标记；所述介质材料为Si，O，N，C组合形成的无机非金属化合物。
进一步的改进是，所述介质材料为SiN，SiON，SiO2。
进一步的改进是，步骤三中在形成所述深沟槽之后，紧接着在用金属材料完成填充所述深沟槽，由填充有金属材料的所述深沟槽作为所述对准标记；所述金属材料为Al，Cu，W。
进一步的改进是，步骤七的所述解键合工艺的方法包括激光照射，化学溶解，热分解。
进一步的改进是，步骤六中所述背面图形化工艺的工艺条件和其它产品的所述正面图形化工艺的工艺条件相同的部份能够实现兼容，使所述背面图形化工艺和对应使用相同的工艺条件的其它产品的所述正面图形化工艺同时采用相同的设备和工艺条件进行生产。
本发明通过在正面图形化工艺完成之后，形成一穿透硅片本体的深沟槽并用深沟道定义出对准标记，在硅片背面研磨之后，对准标记就能直接暴露于硅片背面表面，从而使得在进行背面图形化工艺时，对准标记和所要形成的背面图形都位于同一表面上，相对于现有技术中对准标记和背面图形分别位于正面和背面的情形，本发明不需要为了实现不同面的标记和背面图形的对准而增加额外的光刻设备以及其它额外的工艺条件，如不需要使用同时测量正面与反面图形进行对准的光刻工艺及相关设备，而采用和现有正面图形化工艺相同的光刻设备以及不需要增加额外的工艺条件就能实现正面图形和背面图形的对准以及形成背面图形，这样本发明就能大大幅度的降低生产成本，同时还能兼容薄片工艺；同时本发明方法形成的光刻对准标记也能作为其它设备进行硅片位置校准的标记，临时键合后的硅片可以和正常硅片即较厚硅片进行正面工艺一样，在所有光刻、刻蚀、成膜、清洗、测量等设备中进行作业，而无需和传统工艺一样，需要使用特殊设备，
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例一方法的流程图；
图2A-图2H是本发明实施例一方法的各步骤中器件结构图；
图3A-图3C是本发明实施例二方法的各步骤中器件结构图。
具体实施方式
本发明实施例一方法中以额定击穿电压为1200V左右的RC-IGBT为例，所述器件所需的硅片2厚度为80μm～100μm，正面需要形成IGBT器件，背面在IGBT器件图形下方需要形成P/N分布。本发明实施例硅片2的背面图形化的工艺方法包括如下步骤：
步骤一、如图2A所示，提供一硅片2，所述硅片2的初始厚度为725μm。在所述硅片2的正面完成所有正面图形化工艺，所述正面图形化工艺包括器件正面部分的形成工艺以及器件正面互联工艺，最后形成正面图形1。所述硅片2的正面为A1所示平面、背面为A2所示平面。本发明实施例中器件正面部分为IGBT器件。
步骤二、如图2A所示，在完成所有所述正面图形化工艺的所述硅片2的正面沉积保护层12。所述保护层12的厚度为
Figure BDA00002010823900051
本发明实例中为0.8μm～7μm。
所述保护层12的材料为SiO2，SiN，SiON，SiO2和SiN组成的多层膜，SiO2和SiN和SiON组成的多层膜，或其它Si，O，C，N的化合物；本发明实施例选用SiO2。
步骤三、如图2A所示，形成所述保护层12后，采用光刻刻蚀工艺在所述硅片2正面形成深沟槽33，所述深沟槽33穿过所述保护层12进入到所述硅片2的本体中，所述深沟槽33在所述硅片2的本体中的深度大于器件所需的硅片2厚度，所述器件所需的硅片2厚度为所述器件正面部分加上后续形成的器件背面部分的厚度。所述器件所需的硅片2厚度与需要形成的器件的击穿电压密切相关，和击穿电压的关系约为10V/μm；本发明实施例中所述器件所需的硅片2厚度为80μm～100μm。所述深沟槽33的深度设置为100μm～150μm。
所述深沟槽33的形成区域要避开形成有正面图形1的区域，所述深沟槽33定义出背面图形的对准标记。
如图2B所示，在形成所述深沟槽33之后，紧接着在用介质材料完成填充所述深沟槽33，由填充有介质材料的所述深沟槽33作为所述对准标记；所述介质材料为Si，O，N，C组合形成的无机非金属化合物，较优选择为，所述介质材料为SiN，SiON，SiO2；本发明实施例选用SiO2。所述介质材料填充后，还需要对硅片2表面进行平坦化，平坦化之后要保证在硅片2正面的所述保护层12的厚度大于0.3μm。
在其它实施例中，所述深沟槽33中不填充材料，直接以中空结构的所述深沟槽33作为所述对准标记。
在其它实施例中，也能在形成所述深沟槽33之后，紧接着在用金属材料完成填充所述深沟槽33，由填充有金属材料的所述深沟槽33作为所述对准标记；所述金属材料为Al，Cu，W。
步骤四、如图2C所示，将所述硅片2反转，用所述硅片2的正面和一载片5进行键合，键合后，使所述硅片2的背面向上。所述载片5的材质为玻璃，陶瓷，蓝宝石。
本发明实施例中以热分离键合/解键合方式为例，键合工艺中使用的胶水厚度20μm～50 μm；该胶水要求解键合时的加热温度为65℃～300℃，时间3分钟-10分钟。其他能用激光照射或化学溶解方式进行解键合的键合工艺也能使用。
步骤五、如图2D所示，对所述硅片2的背面进行研磨，研磨后所述硅片2的本体的厚度为所述器件所需的硅片2厚度即80μm～100μm。
所述研磨工艺采用Taiko研磨工艺，所述Taiko研磨工艺仅对所述硅片2的中间区域进行研磨，对所述硅片2的边缘部分不研磨。
在Taiko研磨工艺之前先要对所述硅片2进行预研磨，预研磨之后使所述硅片2的本体厚度为400μm～500μm。之后在进行Taiko研磨，采用Taiko研磨工艺后，在所述硅片2的边缘部分形成一厚度大于所述硅片2中间区域的支撑环，所述硅片2中间区域的本体的厚度为所述器件所需的硅片2厚度即80μm～100μm。所述支撑环的宽度为3mm～4mm。
由于由所述深沟槽33定义的所述对准标记的深度已经超过了所述器件所需的硅片2厚度，故研磨后所述对准标记会从所述硅片2的背面露出；同时所述深沟槽33中填充的SiO2能作为研磨阻挡层，保证对准标记不被一并磨去。所述对准标记由于是从所述硅片2的正面穿透到背面，故能作为正面图形和背面图形的公用的对准标记，能实现正面图形和背面图形一起对准。
为了加强对准标记的效果，可以追加一个采用HF药液为主的SiO2的湿法刻蚀，使所述深沟槽33中的SiO2界面低于所述硅片2的背面表面
Figure BDA00002010823900061
以上。
步骤六、如图2E所示，用所述对准标记进行对准，在所述硅片2的背面进行背面图形化工艺，最后形成背面图形31和32。所述背面图形化工艺包括所述器件背面部分的形成工艺，所述器件背面部分和所述器件正面部分通过所述对准标记进行对准并组成完整的器件。本发明实施例中所述器件背面部分为背面P型和N型注入区域，所述器件背面部分的形成工艺包括对应的背面P型和N型注入区域的光刻图形化定义以及相应的注入工艺。
所述背面图形化工艺的工艺条件和其它产品的所述正面图形化工艺的工艺条件相同的部份能够实现兼容，使所述背面图形化工艺和对应使用相同的工艺条件的其它产品的所述正面图形化工艺同时采用相同的设备和工艺条件进行生产。如本发明实施例中的背面P型和N型注入区域的光刻图形化定义以及相应的注入工艺能和其它也需要制备所述P型和N型注入区域的产品采用相同的光刻设备以及离子注入设备、以及采用相同的工艺条件进行。
步骤七、如图2F所示，在背面图形化工艺全部完成之后，进行解键合（De-Bonding）工艺将形成有完整的器件的所述硅片2和所述载片5解离。所述解键合工艺为热分离解键合工艺，解键合时的加热温度为65℃～300℃，时间3分钟-10分钟。当采用其它键合胶水时，也能采用激光照射或化学溶解进行解键合。
如图2G所示，所述解键合工艺完成之后，对所述支撑环去除（ring cut）。
如图2H所示，将所述保护层12去除。
如图3A-图3C所示，是本发明实施例二方法的各步骤中器件结构图；本发明实施例二方法和本发明实施例二方法的步骤一至步骤四都相同。
如图3A所示，本发明实施例二的步骤五和本发明实施例一的区别为：本发明实施例二的步骤五中放入对所述硅片2的背面进行的研磨工艺不是采用Taiko研磨工艺，而是对所述硅片2进行全面研磨，直至研磨后所述硅片2的本体的厚度为所述器件所需的硅片2厚度即80μm～100μm。如图3A所示，步骤五的研磨工艺之后并没有在所述硅片2的周围形成支撑环。
如图3B所示，本发明实施例二的步骤六和本发明实施例一的相同。
如图3C所示，本发明实施例二的步骤七和本发明实施例一的区别为：本发明实施例二的步骤七中在所述解键合工艺完成之后，没有对所述支撑环去除的步骤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种硅片的背面图形化的工艺方法，其特征在于，包括如下步骤：
步骤一、提供一硅片，在所述硅片的正面完成所有正面图形化工艺，所述正面图形化工艺包括器件正面部分的形成工艺以及器件正面互联工艺；
步骤二、在完成所有所述正面图形化工艺的所述硅片的正面沉积保护层；
步骤三、形成所述保护层后，采用光刻刻蚀工艺在所述硅片正面形成深沟槽，所述深沟槽穿过所述保护层进入到所述硅片的本体中，所述深沟槽在所述硅片的本体中的深度大于器件所需的硅片厚度，所述器件所需的硅片厚度为所述器件正面部分加上后续形成的器件背面部分的厚度；所述深沟槽定义出背面图形的对准标记；
步骤四、将所述硅片反转，用所述硅片的正面和一载片进行键合，键合后，使所述硅片的背面向上；
步骤五、对所述硅片的背面进行研磨，研磨后所述硅片的本体的厚度为所述器件所需的硅片厚度，所述对准标记从研磨后的所述硅片的背面露出；
步骤六、用所述对准标记进行对准，在所述硅片的背面进行背面图形化工艺，所述背面图形化工艺包括所述器件背面部分的形成工艺，所述器件背面部分和所述器件正面部分通过所述对准标记进行对准并组成完整的器件；
步骤七、进行解键合工艺将形成有完整的器件的所述硅片和所述载片解离。
2.如权利要求1所述的方法，其特征在于：步骤四中所述载片的材质为玻璃，陶瓷，蓝宝石。
3.如权利要求1所述的方法，其特征在于：步骤五中的所述研磨工艺采用Taiko研磨工艺，采用Taiko研磨工艺后，在所述硅片的边缘部分形成一厚度大于所述硅片中间区域的支撑环，所述硅片中间区域的本体的厚度为所述器件所需的硅片厚度。
4.如权利要求3所述的方法，其特征在于：在步骤七的所述解键合工艺之后还包括所述支撑环的去除步骤。
5.如权利要求1所述的方法，其特征在于：步骤二中所述保护层的厚度为 所述保护层12的材料为SiO2，SiN，SiON，SiO2和SiN组成的多层膜，SiO2和SiN和SiON组成的多层膜，或其它Si，O，C，N的化合物。
6.如权利要求5所述的方法，其特征在于：所述保护层的厚度为1μm～10μm。
7.如权利要求1所述的方法，其特征在于：步骤三中形成的所述深沟槽中不填充材料，直接以中空结构的所述深沟槽作为所述对准标记。
8.如权利要求1所述的方法，其特征在于：步骤三中在形成所述深沟槽之后，紧接着在用介质材料完成填充所述深沟槽，由填充有介质材料的所述深沟槽作为所述对准标记；所述介质材料为Si，O，N，C组合形成的无机非金属化合物。
9.如权利要求8所述的方法，其特征在于：所述介质材料为SiN，SiON，SiO2。
10.如权利要求1所述的方法，其特征在于：步骤三中在形成所述深沟槽之后，紧接着在用金属材料完成填充所述深沟槽，由填充有金属材料的所述深沟槽作为所述对准标记；所述金属材料为Al，Cu，W。
11.如权利要求1或2所述的方法，其特征在于：步骤七的所述解键合工艺的方法包括激光照射，化学溶解，热分解。
12.如权利要求1所述的方法，其特征在于：步骤六中所述背面图形化工艺的工艺条件和其它产品的所述正面图形化工艺的工艺条件相同的部份能够实现兼容，使所述背面图形化工艺和对应使用相同的工艺条件的其它产品的所述正面图形化工艺同时采用相同的设备和工艺条件进行生产。
CN201210289292.6A 2012-08-14 2012-08-14 硅片的背面图形化的工艺方法 Active CN103050480B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210289292.6A CN103050480B (zh) 2012-08-14 2012-08-14 硅片的背面图形化的工艺方法
US13/966,847 US8895404B2 (en) 2012-08-14 2013-08-14 Method of back-side patterning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210289292.6A CN103050480B (zh) 2012-08-14 2012-08-14 硅片的背面图形化的工艺方法

Publications (2)

Publication Number Publication Date
CN103050480A true CN103050480A (zh) 2013-04-17
CN103050480B CN103050480B (zh) 2015-08-19

Family

ID=48063073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210289292.6A Active CN103050480B (zh) 2012-08-14 2012-08-14 硅片的背面图形化的工艺方法

Country Status (2)

Country Link
US (1) US8895404B2 (zh)
CN (1) CN103050480B (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN103531510A (zh) * 2013-10-24 2014-01-22 华东光电集成器件研究所 一种半导体电路p+外延图形的转移对准光刻方法
CN104576310A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 应用于半导体背面对准和导通的制作方法
CN104576482A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法
CN104655006A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆正面的器件图形与背面的背孔对准的检测方法
CN104916535A (zh) * 2014-03-13 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种激光诱导热生长氧化硅的方法
CN104934331A (zh) * 2014-03-18 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种保护晶圆接合焊盘的方法
CN104934295A (zh) * 2014-03-18 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种晶圆正面的保护方法
CN105502284A (zh) * 2015-12-10 2016-04-20 上海集成电路研发中心有限公司 一种晶圆背面对准的工艺集成方法
CN105990123A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN106206395A (zh) * 2016-08-01 2016-12-07 上海华虹宏力半导体制造有限公司 改善igbt背面应力的方法
CN106653578A (zh) * 2016-12-05 2017-05-10 歌尔股份有限公司 一种晶圆的加工方法
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法
CN107452716A (zh) * 2016-05-25 2017-12-08 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN107546104A (zh) * 2016-06-28 2018-01-05 昇阳国际半导体股份有限公司 一种晶圆薄化制备工艺
CN107777658A (zh) * 2016-08-27 2018-03-09 深圳市诺维创科技有限公司 一种背面深反应离子蚀刻的方法
CN108022836A (zh) * 2016-10-31 2018-05-11 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
CN109712926A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN110767593A (zh) * 2019-10-14 2020-02-07 芯盟科技有限公司 一种半导体结构及其形成方法
CN110854053A (zh) * 2019-11-19 2020-02-28 上海华力微电子有限公司 键合标记的制备方法、晶圆键合方法、键合标记及半导体器件
CN111446164A (zh) * 2020-03-31 2020-07-24 绍兴同芯成集成电路有限公司 一种边缘缓坡状/阶梯状晶圆的制造方法
CN113161293A (zh) * 2020-12-30 2021-07-23 上海朕芯微电子科技有限公司 新型功率器件及其划片方法、芯片级封装方法和封装结构
CN113410175A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种tsv导电通孔结构制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10605859B2 (en) 2016-09-14 2020-03-31 Qualcomm Incorporated Visible alignment markers/landmarks for CAD-to-silicon backside image alignment
CN112018082B (zh) * 2019-05-31 2022-06-24 芯恩（青岛）集成电路有限公司 套刻对准标记的制备方法及其结构
CN111446165A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种晶圆热处理工艺以及晶圆双面电镀工艺
US11694968B2 (en) 2020-11-13 2023-07-04 Samsung Electronics Co., Ltd Three dimensional integrated semiconductor architecture having alignment marks provided in a carrier substrate
CN112786448B (zh) * 2021-03-15 2022-05-31 绍兴同芯成集成电路有限公司 一种igbt晶圆的加工工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452912A (zh) * 2007-12-06 2009-06-10 台湾积体电路制造股份有限公司 在背面表面形成对准标记的装置与方法
US20100109060A1 (en) * 2008-11-06 2010-05-06 Omnivision Technologies Inc. Image sensor with backside photodiode implant
CN101785085A (zh) * 2007-06-05 2010-07-21 旭明光电股份有限公司 半导体晶圆组件的处理方法
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
CN102082121A (zh) * 2009-10-28 2011-06-01 株式会社迪思科 晶片的加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
US7113258B2 (en) * 2001-01-15 2006-09-26 Asml Netherlands B.V. Lithographic apparatus
US6768539B2 (en) * 2001-01-15 2004-07-27 Asml Netherlands B.V. Lithographic apparatus
US6861186B1 (en) * 2003-09-25 2005-03-01 International Business Machines Corporation Method for backside alignment of photo-processes using standard front side alignment tools
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785085A (zh) * 2007-06-05 2010-07-21 旭明光电股份有限公司 半导体晶圆组件的处理方法
CN101452912A (zh) * 2007-12-06 2009-06-10 台湾积体电路制造股份有限公司 在背面表面形成对准标记的装置与方法
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US20100109060A1 (en) * 2008-11-06 2010-05-06 Omnivision Technologies Inc. Image sensor with backside photodiode implant
CN102082121A (zh) * 2009-10-28 2011-06-01 株式会社迪思科 晶片的加工方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN104576310A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 应用于半导体背面对准和导通的制作方法
CN104576310B (zh) * 2013-10-16 2017-08-08 上海华虹宏力半导体制造有限公司 应用于半导体背面对准和导通的制作方法
CN104576482A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法
CN103531510A (zh) * 2013-10-24 2014-01-22 华东光电集成器件研究所 一种半导体电路p+外延图形的转移对准光刻方法
CN104655006B (zh) * 2013-11-19 2017-09-22 中芯国际集成电路制造(上海)有限公司 晶圆正面的器件图形与背面的背孔对准的检测方法
CN104655006A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆正面的器件图形与背面的背孔对准的检测方法
CN104916535A (zh) * 2014-03-13 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种激光诱导热生长氧化硅的方法
CN104916535B (zh) * 2014-03-13 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种激光诱导热生长氧化硅的方法
CN104934331A (zh) * 2014-03-18 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种保护晶圆接合焊盘的方法
CN104934295A (zh) * 2014-03-18 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种晶圆正面的保护方法
CN105990123A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN105990123B (zh) * 2015-02-27 2019-05-28 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法
CN105502284A (zh) * 2015-12-10 2016-04-20 上海集成电路研发中心有限公司 一种晶圆背面对准的工艺集成方法
US10727126B2 (en) 2016-05-25 2020-07-28 Infineon Technologies Ag Methods for forming a semiconductor device and semiconductor devices
CN107452716A (zh) * 2016-05-25 2017-12-08 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN107546104A (zh) * 2016-06-28 2018-01-05 昇阳国际半导体股份有限公司 一种晶圆薄化制备工艺
CN106206395A (zh) * 2016-08-01 2016-12-07 上海华虹宏力半导体制造有限公司 改善igbt背面应力的方法
CN107777658A (zh) * 2016-08-27 2018-03-09 深圳市诺维创科技有限公司 一种背面深反应离子蚀刻的方法
CN108022836A (zh) * 2016-10-31 2018-05-11 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
CN108022836B (zh) * 2016-10-31 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
CN106653578A (zh) * 2016-12-05 2017-05-10 歌尔股份有限公司 一种晶圆的加工方法
CN106653578B (zh) * 2016-12-05 2020-01-14 歌尔股份有限公司 一种晶圆的加工方法
CN109712926B (zh) * 2017-10-25 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109712926A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN110767593A (zh) * 2019-10-14 2020-02-07 芯盟科技有限公司 一种半导体结构及其形成方法
CN110854053A (zh) * 2019-11-19 2020-02-28 上海华力微电子有限公司 键合标记的制备方法、晶圆键合方法、键合标记及半导体器件
CN111446164A (zh) * 2020-03-31 2020-07-24 绍兴同芯成集成电路有限公司 一种边缘缓坡状/阶梯状晶圆的制造方法
CN113161293A (zh) * 2020-12-30 2021-07-23 上海朕芯微电子科技有限公司 新型功率器件及其划片方法、芯片级封装方法和封装结构
CN113410175A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种tsv导电通孔结构制备方法
CN113410175B (zh) * 2021-06-15 2023-06-02 西安微电子技术研究所 一种tsv导电通孔结构制备方法

Also Published As

Publication number Publication date
US8895404B2 (en) 2014-11-25
CN103050480B (zh) 2015-08-19
US20140051224A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
CN103050480B (zh) 硅片的背面图形化的工艺方法
CN103811407B (zh) 硅片的背面图形化的工艺方法
TWI645464B (zh) Wafer processing method
CN103165442B (zh) 背面图形化的方法
US8173518B2 (en) Method of wafer bonding
WO2012173790A3 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
KR20130136503A (ko) 템플릿 지원형 웨이퍼 결합 방법 및 시스템
CN103441103A (zh) 晶圆切割方法
US8987923B2 (en) Semiconductor seal ring
CN103377912A (zh) 浅沟槽隔离化学机械平坦化方法
US8754532B2 (en) Semiconductor device and manufacturing method thereof
US8772136B2 (en) Method for fabricating semiconductor device
CN104576310A (zh) 应用于半导体背面对准和导通的制作方法
CN106800273A (zh) 一种在基片背面形成标记的方法
CN105097990B (zh) 半导体结构的制造方法
JP2013161944A (ja) ダイシング方法
TWI555061B (zh) Semiconductor device manufacturing method and semiconductor device
CN102130048A (zh) 半导体管芯切单方法
CN105990100A (zh) 半导体装置的制造方法
KR20110077485A (ko) 웨이퍼 가공 방법
CN104282549A (zh) 一种背面结构的保护方法
CN105529322B (zh) 化学机械抛光工艺后光刻对准标记的制作方法
TW201602712A (zh) 曝光罩之製造方法
KR20160007395A (ko) 노광 마스크의 제조 방법
CN104934480B (zh) 鳍式场效应晶体管结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant