CN108022836B - 一种多层堆叠晶圆的研磨方法 - Google Patents
一种多层堆叠晶圆的研磨方法 Download PDFInfo
- Publication number
- CN108022836B CN108022836B CN201610929793.4A CN201610929793A CN108022836B CN 108022836 B CN108022836 B CN 108022836B CN 201610929793 A CN201610929793 A CN 201610929793A CN 108022836 B CN108022836 B CN 108022836B
- Authority
- CN
- China
- Prior art keywords
- wafer
- grinding
- cover
- polishing
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000000227 grinding Methods 0.000 title claims abstract description 49
- 238000005520 cutting process Methods 0.000 claims abstract description 26
- 230000005496 eutectics Effects 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000009966 trimming Methods 0.000 claims abstract description 8
- 238000004026 adhesive bonding Methods 0.000 claims abstract description 5
- 238000005498 polishing Methods 0.000 claims description 27
- 239000000126 substance Substances 0.000 claims description 6
- 238000012805 post-processing Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 14
- 230000001070 adhesive effect Effects 0.000 abstract description 14
- 239000003292 glue Substances 0.000 abstract description 12
- 235000012431 wafers Nutrition 0.000 description 176
- 238000005336 cracking Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- -1 gallium arsenide Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0104—Chemical-mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种多层堆叠晶圆的研磨方法，所述方法包括以下步骤：提供第一晶圆和第二晶圆，并对两者进行熔胶键合，其中所述第二晶圆位于所述第一晶圆的上方；对所述第二晶圆的边缘进行切边处理；研磨所述第二晶圆；在所述第二晶圆上方提供第三覆盖晶圆，并将所述第二晶圆与其进行共熔键合；研磨所述第一晶圆；研磨所述第三覆盖晶圆；同时切割所述第三覆盖晶圆、所述第二晶圆和所述第一晶圆。采用本发明的方法，省略了胶黏剂的填充、固化和残留物去除的工序，简化了工艺流程，降低了成本；避免研磨时因胶黏剂残留导致晶圆边缘出现碎裂，研磨后残胶污染晶圆的问题；避免切割时，刀片被胶包裹而钝化，影响切割品质并发生偏移。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种多层堆叠晶圆的研磨方法。
背景技术
为了满足超大规模集成电路(VLSI)发展的需要，新颖的3D堆叠式封装技术应运而生。它用最小的尺寸和最轻的重量，采用多种技术将不同性能的芯片集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术，与以往的IC封装键合和使用凸点的叠加技术不同，所述的封装互连技术是采用TSV(穿硅通孔)代替了2D-Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。例如，一些微机电系统(Micro-electromechanical System，MEMS)的器件包括三层晶圆，即将三片晶圆通过键合的方式堆叠在一起进行切割形成。
MEMS是一种基于微电子技术和微加工技术的一种高科技领域，MEMS技术将机械构件、驱动部件、电控系统、数字处理系统等集成为一个整体的微型单元。MEMS器件具有微型、智能、可执行、可集成、工艺兼容性好、成本低等诸多优点。MEMS技术的发展开辟了一个全新的技术领域和产业，利用MEMS技术制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事、互联网以及其他领域都有着十分广阔的应用前景。
在多层堆叠晶圆级封装中，往往都需要对各层晶圆进行研磨处理，而现有技术中，在对多层晶圆研磨的过程中很容易造成边缘碎裂，目前常用补胶作业方式来避免研磨时产生的边缘碎裂，但整个工艺流程冗长，且在研磨过程中，残留胶也会导致晶圆边缘碎裂，研磨后残胶还会污染晶圆，且在切割过程中刀片会被胶包裹而钝化，容易引发切割偏移现象。
本发明的目的在于提供一种多层堆叠晶圆的研磨方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种多层堆叠晶圆的研磨方法，所述方法包括：提供第一晶圆和第二晶圆，并对两者进行熔胶键合，其中所述第二晶圆位于所述第一晶圆的上方；对所述第二晶圆的边缘进行切边处理；研磨所述第二晶圆；在所述第二晶圆上方提供第三覆盖晶圆，并将所述第二晶圆与其进行共熔键合；研磨所述第一晶圆；研磨所述第三覆盖晶圆；同时切割所述第三覆盖晶圆、所述第二晶圆和所述第一晶圆。
进一步，所述第一晶圆上形成有CMOS，所述第二晶圆上形成有MEMS。
进一步，在研磨所述第二晶圆后，还包括对所述第二晶圆进行后序处理工艺。
进一步，研磨所述第二晶圆的工艺为化学机械研磨。
进一步，研磨所述第一晶圆的工艺为化学机械研磨。
进一步，研磨所述第三覆盖晶圆时仅对所述第三覆盖晶圆的中心区域进行研磨，不对所述第三覆盖晶圆的边缘区域进行研磨，进而在所述第三覆盖晶圆的边缘区域形成凸起的环状结构。
进一步，所述第三覆盖晶圆、第二晶圆和第一晶圆的切割方法是物理切割。
进一步，所述第二晶圆的切边宽度为2‐2.5mm。
进一步，所述第二晶圆的研磨后的厚度为20‐60μm。
进一步，所述第一晶圆的研磨后的厚度为150‐250μm。
进一步，所述环状结构的宽度为2‐2.2mm，研磨后，所述第三覆盖晶圆的中心区域的厚度为200‐300μm。
综上所述，根据本发明的研磨方法，省略了胶黏剂的填充、固化和残留物去除的工序，简化了工艺流程，降低了成本；避免研磨时因胶黏剂残留导致晶圆边缘出现碎裂，研磨后残胶污染晶圆的问题；避免切割晶圆时，刀片被胶包裹而钝化，影响切割品质并导致切割发生偏移现象；而且，本发明可应用于MEMS与TSV的堆叠与互联。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术的多层堆叠晶圆的研磨方法的主要工艺流程示意图；
图2A‐2K为根据现有技术的研磨方法依次实施的步骤分别获得多层堆叠晶圆的示意性剖面图；
图3为本发明的多层堆叠晶圆的研磨方法的主要工艺流程示意图。
图4A‐4G为根据本发明的示例性实施例的研磨方法依次实施的步骤分别获得多层堆叠晶圆的示意性剖面图；
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的一种多层堆叠晶圆的研磨方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现有技术中，多层堆叠晶圆的研磨方法如图1所示，主要包括以下步骤：执行步骤S101，提供第一晶圆和第二晶圆，并对两者进行熔胶键合(fusion bonding)，其中所述第二晶圆位于所述第一晶圆的上方；执行步骤S102，对所述第二晶圆的边缘进行切边处理；执行步骤S103，研磨所述第二晶圆；执行步骤S104，在所述第二晶圆上方提供第三覆盖晶圆，并将所述第二晶圆与其进行共熔键合(eutectic bonding)；执行步骤S105，在所述第二晶圆的边缘填充胶黏剂；执行步骤S106，研磨所述第三覆盖晶圆；执行步骤S107，切割所述第三覆盖晶圆；执行步骤S108，在所述第三覆盖晶圆上方采用层压法形成保护胶带；执行步骤S109，研磨所述第一晶圆；执行步骤S110，剥离所述保护胶带；执行步骤S111，切割所述第一晶圆。
图2A‐图2K为根据现有技术的研磨方法依次实施的步骤分别获得多层堆叠晶圆的示意性剖面图，首先，提供第一晶圆201和第二晶圆202，并对两者进行熔胶键合，其中所述第二晶圆位于所述第一晶圆的上方，所述第一晶圆上形成有CMOS(Complementary MetalOxide Semiconductor，互补氧化物半导体)，所述第二晶圆上形成有MEMS，如图2A所示；其次，对所述第二晶圆202的边缘进行切边处理，如图2B所示；然后，研磨所述第二晶圆202，如图2C所示；接着，在所述第二晶圆202上方提供第三覆盖晶圆203，并将所述第二晶圆202与其进行共熔键合，如图2D所示；然后，在所述第二晶圆202的边缘填充胶黏剂204，如图2E所示；接着，如图2F所示，研磨所述第三覆盖晶圆203；接着，切割所述第三覆盖晶圆203和所述第二晶圆202，如图2G所示；接着，在第三覆盖晶圆203上方采用层压法形成保护胶带205，如图2H所示；然后，将所述第一晶圆201、第二晶圆202和第三覆盖晶圆203翻转，研磨位于上方的所述第一晶圆201，如图2I所示；接着，将所述第一晶圆201、第二晶圆202和第三覆盖晶圆203再次翻转，剥离所述保护胶带205，如图2J所示；最后，切割所述第一晶圆201，如图2K所示。根据现有技术中对多层堆叠晶圆的研磨方法，采用补胶作业方式来避免减薄时产生的边缘碎裂，但整个工艺流程冗长，且在研磨过程中，残留胶也会导致晶圆边缘碎裂，研磨后残胶还会污染晶圆，且在切割过程中刀片会被胶包裹而钝化，容易引发切割偏移现象。
鉴于上述问题的存在，本发明提出了一种多层堆叠晶圆的研磨方法，如图3所示，其包括以下主要步骤：
执行步骤S301，提供第一晶圆和第二晶圆，并对两者进行熔胶键合，其中所述第二晶圆位于所述第一晶圆的上方；
执行步骤S302，对所述第二晶圆的边缘进行切边处理；
执行步骤S303，研磨所述第二晶圆；
执行步骤S304，对所述第二晶圆进行后序处理工艺；
执行步骤S305，在所述第二晶圆上方提供第三覆盖晶圆，并将所述第二晶圆与其进行共熔键合；
执行步骤S306，研磨所述第一晶圆；
执行步骤S307，研磨所述第三覆盖晶圆；
执行步骤S308，同时切割所述第三覆盖晶圆、所述第二晶圆和所述第一晶圆。
根据本发明的研磨方法，省略了胶黏剂的填充、固化和残留物去除的工序，简化了工艺流程，降低了成本；避免研磨时因胶黏剂残留导致晶圆边缘出现碎裂，研磨后残胶污染晶圆的问题；避免切割晶圆时，刀片被胶包裹而钝化，影响切割品质并导致切割发生偏移现象；而且，本发明可应用于MEMS与TSV的堆叠与互联。
示例性实施例
参照图4A‐图4G，其中示出了根据本发明的示例性实施例的研磨方法依次实施的步骤分别获得多层堆叠晶圆的示意性剖面图。
首先，如图4A所示，提供第一晶圆401和第二晶圆402，并对两者进行熔胶键合，其中第二晶圆402位于所述第一晶圆401的上方。所述第一晶圆上形成有CMOS，所述第二晶圆上形成有MEMS。所述第一晶圆中形成有CMOS控制电路，所述CMOS控制电路用于给MEMS器件提供控制信号，并接受和处理MEMS器件产生的电信号，所述CMOS控制电路采用现有的CMOS制作工艺形成。在熔胶键合时，先对第一晶圆的正面与第二晶圆的正面进行化学处理，使两者之间产生吸附力，再进行键合。键合时，所述第二晶圆位于所述第一晶圆的正上方，控制其对准偏差不大于0.1mm。具体工艺参数参照现有技术中的熔胶键合参数，在此不再赘述。
接下来，如图4B所示，对所述第二晶圆402的边缘进行切边处理。由于常规晶圆的边缘为弧形，切边可以防止上述弧形导致的晶圆研磨过程中所出现的碎裂问题。所述第二晶圆402的切边宽度为2‐2.5mm，该数值仅作为示例，可根据具体的器件进行合适的调整。
接着，如图4C所示，研磨所述第二晶圆402。研磨的目的是减小MEMS器件的尺寸。所述研磨方法为化学机械研磨，具体研磨工艺参照现有技术中的研磨工艺，在此不再赘述。研磨后的所述第二晶圆402的厚度为20‐60μm，该数值仅作为示例，可根据具体的器件进行合适的调整。然后，对所述第二晶圆402进行后序处理工艺。所述第二晶圆402的后序处理工艺包括：制作穿硅通孔；制作焊垫；采用光刻、干法刻蚀法形成凸起；采用光刻、干法刻蚀法形成可动电极。其中采用光刻、干法刻蚀法形成可动电极的步骤包括：在所述第二晶圆的正面自下而上至少依次形成研磨终止层、牺牲层、器件层，采用光刻、干法刻蚀法去除所述器件层的部分区域以形成可动电极。具体工艺过程参照现有技术中的工艺，在此不再赘述。
接着，在所述第二晶圆402上方提供第三晶圆作为第三覆盖晶圆403，并将所述第二晶圆402与其进行共熔键合，如图4D所示。所述第三覆盖晶圆403只具有半导体衬底，材质为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ‐Ⅴ族化合物，优选单晶硅。键合时，所述第三覆盖晶圆403位于所述第二晶圆402的正上方，控制其对准偏差不大于0.1mm。所述第三覆盖晶圆403与所述第二晶圆402接合，以在两者之间形成封闭的空间，所述封闭空间用于密封所述MEMS器件。共熔键合的具体工艺参数参照现有技术中的共熔键合参数，在此不再赘述。
然后，研磨所述第一晶圆401，如图4E所示。研磨所述第一晶圆401的工艺为化学机械研磨。所述第一晶圆401的研磨后的厚度为150‐250μm。该数值仅作为示例，可根据具体的器件进行合适的调整。
接着，研磨所述第三覆盖晶圆403，如图4F所示。研磨所述第三覆盖晶圆403时仅对所述第三覆盖晶圆403的中心区域进行研磨，不对所述第三覆盖晶圆403的边缘区域进行研磨，进而在所述第三覆盖晶圆403的边缘区域形成凸起的环状结构。所述环状结构的宽度为2‐2.2mm，研磨后，所述第三覆盖晶圆的中心区域的厚度为200‐300μm。采用这种研磨方法，针对晶圆的有效区域进行研磨，可以有效避免研磨晶圆边缘时引发的边缘碎裂。例如，可以用Taiko研磨工艺进行研磨。Taiko研磨工艺之前先要对所述第三覆盖晶圆403进行预研磨，之后再进行Taiko研磨。采用Taiko研磨工艺后，在所述第三覆盖晶圆403的边缘部分形成一个厚度大于所述第三覆盖晶圆403中心区域的支撑环，所述第三覆盖晶圆403中心区域的本体的厚度为所需的第三覆盖晶圆403厚度。
接下来，同时切割所述第三覆盖晶圆403、所述第二晶圆402和所述第一晶圆401，如图4G所示。采用切割的方法将每一个器件分离开，形成已封装的、电路体系完整的器件。所述切割方法是物理切割。通过十字型的切割对准标记可以精准地对准切割道，对准之后再进行切割。具体工艺参照现有技术中的切割工艺，在此不再赘述。完成MEMS器件切割之后还需要对所述MEMS器件进行去离子水清洗，以冲洗掉切割带来的残留物。
综上所述，根据本发明的研磨方法，省略了胶黏剂的填充、固化和残留物去除的工序，简化了工艺流程，降低了成本；避免研磨时因胶黏剂残留导致晶圆边缘出现碎裂，研磨后残胶污染晶圆的问题；避免切割晶圆时，刀片被胶包裹而钝化，影响切割品质并导致切割发生偏移现象；而且，本发明可应用于MEMS与TSV的堆叠与互联。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种多层堆叠晶圆的研磨方法，其特征在于，包括以下步骤：
提供第一晶圆和第二晶圆，并对两者进行熔胶键合，其中所述第二晶圆位于所述第一晶圆的上方；
对所述第二晶圆的边缘进行切边处理；
研磨所述第二晶圆；
在所述第二晶圆上方提供第三覆盖晶圆，并将所述第二晶圆与其进行共熔键合；
研磨所述第一晶圆；
研磨所述第三覆盖晶圆，研磨所述第三覆盖晶圆时仅对所述第三覆盖晶圆的中心区域进行研磨，不对所述第三覆盖晶圆的边缘区域进行研磨，进而在所述第三覆盖晶圆的边缘区域形成凸起的环状结构；
同时切割所述第三覆盖晶圆、所述第二晶圆和所述第一晶圆。
2.根据权利要求1所述的方法，其特征在于，所述第一晶圆上形成有CMOS，所述第二晶圆上形成有MEMS。
3.根据权利要求1所述的方法，其特征在于，在研磨所述第二晶圆后，还包括对所述第二晶圆进行后序处理工艺。
4.根据权利要求1所述的方法，其特征在于，研磨所述第二晶圆的工艺为化学机械研磨。
5.根据权利要求1所述的方法，其特征在于，研磨所述第一晶圆的工艺为化学机械研磨。
6.根据权利要求1所述的方法，其特征在于，所述第三覆盖晶圆、第二晶圆和第一晶圆的切割方法是物理切割。
7.根据权利要求1所述的方法，其特征在于，所述第二晶圆的切边宽度为2-2.5mm。
8.根据权利要求1所述的方法，其特征在于，所述第二晶圆的研磨后的厚度为20-60μm。
9.根据权利要求1所述的方法，其特征在于，所述第一晶圆的研磨后的厚度为150-250μm。
10.根据权利要求1所述的方法，其特征在于，所述环状结构的宽度为2-2.2mm，研磨后，所述第三覆盖晶圆的中心区域的厚度为200-300μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610929793.4A CN108022836B (zh) | 2016-10-31 | 2016-10-31 | 一种多层堆叠晶圆的研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610929793.4A CN108022836B (zh) | 2016-10-31 | 2016-10-31 | 一种多层堆叠晶圆的研磨方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108022836A CN108022836A (zh) | 2018-05-11 |
| CN108022836B true CN108022836B (zh) | 2021-04-06 |
Family
ID=62069739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610929793.4A Active CN108022836B (zh) | 2016-10-31 | 2016-10-31 | 一种多层堆叠晶圆的研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108022836B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113701702A (zh) * | 2021-08-11 | 2021-11-26 | 山东钢铁集团日照有限公司 | 一种评价免中涂汽车面板波纹度的预成型试样制样方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399195A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄方法 |
| CN102820218A (zh) * | 2011-06-08 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 晶片的减薄方法 |
| CN103050480A (zh) * | 2012-08-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 硅片的背面图形化的工艺方法 |
| CN103222057A (zh) * | 2011-11-17 | 2013-07-24 | 富士电机株式会社 | 半导体器件以及半导体器件的制造方法 |
| CN103413772A (zh) * | 2013-06-25 | 2013-11-27 | 上海华力微电子有限公司 | 一种晶圆减薄的方法 |
| CN103579127A (zh) * | 2012-07-20 | 2014-02-12 | 上海华虹Nec电子有限公司 | 硅片的键合方法 |
| JP5422907B2 (ja) * | 2008-04-11 | 2014-02-19 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN104124176A (zh) * | 2013-04-24 | 2014-10-29 | 万国半导体股份有限公司 | 制备应用在倒装安装工艺上的半导体器件的方法 |
| CN105448650A (zh) * | 2014-08-14 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105513943A (zh) * | 2014-09-22 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN105502280A (zh) * | 2014-09-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的形成方法 |
| CN105565262A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080242052A1 (en) * | 2007-03-30 | 2008-10-02 | Tao Feng | Method of forming ultra thin chips of power devices |
| FR2964048B1 (fr) * | 2010-08-30 | 2012-09-21 | Commissariat Energie Atomique | Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère |
-
2016
- 2016-10-31 CN CN201610929793.4A patent/CN108022836B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399195A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄方法 |
| JP5422907B2 (ja) * | 2008-04-11 | 2014-02-19 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN102820218A (zh) * | 2011-06-08 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 晶片的减薄方法 |
| CN103222057A (zh) * | 2011-11-17 | 2013-07-24 | 富士电机株式会社 | 半导体器件以及半导体器件的制造方法 |
| CN103579127A (zh) * | 2012-07-20 | 2014-02-12 | 上海华虹Nec电子有限公司 | 硅片的键合方法 |
| CN103050480A (zh) * | 2012-08-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 硅片的背面图形化的工艺方法 |
| CN104124176A (zh) * | 2013-04-24 | 2014-10-29 | 万国半导体股份有限公司 | 制备应用在倒装安装工艺上的半导体器件的方法 |
| CN103413772A (zh) * | 2013-06-25 | 2013-11-27 | 上海华力微电子有限公司 | 一种晶圆减薄的方法 |
| CN105448650A (zh) * | 2014-08-14 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105513943A (zh) * | 2014-09-22 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN105502280A (zh) * | 2014-09-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的形成方法 |
| CN105565262A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108022836A (zh) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110574151B (zh) | 用于形成微电子系统或器具的方法 | |
| US9922956B2 (en) | Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration | |
| TW202004976A (zh) | 用於簡化的輔具晶圓的dbi至矽接合 | |
| KR102181666B1 (ko) | 상이한 두께의 다이에 대한 웨이퍼 접합 방법 | |
| WO2017112396A1 (en) | System and method for providing 3d wafer assembly with known-good-dies | |
| WO2012121344A1 (ja) | 半導体装置の製造方法 | |
| JP2004534375A (ja) | パケージ集積回路およびその製造方法 | |
| CN105632911A (zh) | 降低边缘应力的晶圆级封装方法 | |
| US20130256842A1 (en) | Semiconductor device packaging structure and packaging method | |
| CN111834296A (zh) | 半导体器件和方法 | |
| CN108022836B (zh) | 一种多层堆叠晶圆的研磨方法 | |
| CN105513943A (zh) | 一种半导体器件的制作方法 | |
| US8129805B2 (en) | Microelectromechanical system (MEMS) device and methods for fabricating the same | |
| CN108609577B (zh) | 一种mems器件的制作方法 | |
| US9824912B2 (en) | Method of transforming an electronic device | |
| KR102670600B1 (ko) | 박리 방법 | |
| TW202242976A (zh) | 層積元件晶片的製造方法 | |
| CN114628250A (zh) | 晶圆划片方法 | |
| CN114649219A (zh) | 半导体器件及其制造方法 | |
| TWI594342B (zh) | 製造半導體封裝的方法 | |
| CN103871911B (zh) | 器件晶片的加工方法 | |
| CN108122838A (zh) | 半导体器件制备工艺 | |
| CN102145874A (zh) | 微机电装置及其制造方法 | |
| JPWO2012121344A1 (ja) | 半導体装置の製造方法 | |
| TW201140749A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |