TWI594342B - 製造半導體封裝的方法 - Google Patents
製造半導體封裝的方法 Download PDFInfo
- Publication number
- TWI594342B TWI594342B TW105111664A TW105111664A TWI594342B TW I594342 B TWI594342 B TW I594342B TW 105111664 A TW105111664 A TW 105111664A TW 105111664 A TW105111664 A TW 105111664A TW I594342 B TWI594342 B TW I594342B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- conductive via
- etching
- layer
- conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 71
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052732 germanium Inorganic materials 0.000 claims description 34
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 238000000227 grinding Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 77
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012536 packaging technology Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明是關於一種用以製造半導體封裝的方法。
半導體產業中，透過持續地降低最小特徵尺寸，不斷改善各式各樣的電子元件(例如電晶體、二極體、電阻、電容等)的積體密度，這使得在一預定區域內可以整合愈來愈多的元件。於部分應用上，這些小型電子元件需要小型的封裝，以相較於以往的封裝佔據較小的面積。
晶圓級封裝技術是一門先進的封裝技術，在晶圓上製作並測試晶粒，其後將晶圓切割單個化以用於表面安裝線的組裝。由於晶圓級封裝技術將整個晶圓視為一物件，而非單一個晶片或晶粒，因此，在執行切割程序之前，已經完成封裝與測試；更甚者，晶圓級封裝是如此先進的技術，其可以省略導線接合、晶粒安裝以及底部填充。藉由晶圓級封裝技術，可以降低成本與製造時間，且晶圓級封裝的所得結構可能與晶粒相等；因此，此技術符合電子裝置微小化的需求。
雖然上述的晶圓封裝技術具有多種優勢，但仍存有許多爭議而影響晶圓極封裝技術的接受程度。舉例而言，積
體散出型晶圓級封裝(Integrated Fan-Out Wafer-Level Packaging；InFO-WLP)是一種正在發展的晶圓極封裝技術，其中晶圓級封裝之結構與母板之間的材料的熱膨脹係數的差異(不匹配)是一種與結構機械穩定性相關的關鍵因素。CoWoS(Chip-on-wafer-on-substrate)是另一種正在發展的晶圓極封裝技術，其中晶圓可能太薄而不容易以在封裝程序中處理，需要暫時性的貼合程序，其帶來額外的問題，例如殘膠或額外的成本與製造時間。
本發明之多個實施方式提供一種用以製造半導體封裝的方法。在此方法的多個步驟中，形成了外圍部份作為把手，以在製程中支撐薄的晶圓。由於此方法並不採用暫時性貼合技術，因此幾乎沒有使用黏膠。此外，由於此方法並未採用成模技術，因此熱膨脹係數的差異(不匹配)幾乎不產生影響。
本發明之部分實施方式提供一種用以製造半導體封裝的方法。該方法包含在晶圓中形成至少一導電通孔，其中導電通孔具有第一端與相對第一端的第二端，其中晶圓具有第一表面與相對第一表面的第二表面，且導電通孔的第一端露出於晶圓的第一表面；研磨晶圓的第二表面以形成內部份與環繞內部份的外圍部份，其中內部份的厚度薄於外圍部份的厚度；以及蝕刻內部份以露出導電通孔的第二端。
於本發明之一或多個實施方式中，晶圓包含矽基
板、上矽層以及內埋介質層。矽基板鄰近晶圓之第二表面。上矽層鄰近晶圓之第一表面。內埋介質層設置於矽基板與上矽層之間，其中在研磨之前，導電通孔延伸經過上矽層與內埋介質層。
於本發明之一或多個實施方式中，在研磨之前，導電通孔更延伸至矽基板之一部分。
於本發明之一或多個實施方式中，研磨晶圓的第二表面包含研磨晶圓之矽基板。
於本發明之一或多個實施方式中，蝕刻內部份包含蝕刻矽基板之剩餘部分，其中內埋介質層為蝕刻停止層。
於本發明之一或多個實施方式中，內埋介質層是由二氧化矽所組成。
於本發明之一或多個實施方式中，導電通孔包含導電柱以及環繞導電柱之絕緣層，其中方法更包含在蝕刻內部份之後，蝕刻導電通孔之絕緣層。
於本發明之一或多個實施方式中，導電通孔之絕緣層的厚度薄於晶圓之內埋介質層的厚度。
於本發明之一或多個實施方式中，絕緣層與內埋介質層皆由二氧化矽所組成。
於本發明之一或多個實施方式中，以濕蝕刻方式蝕刻晶圓之內部份以及蝕刻導電通孔之絕緣層。
於本發明之一或多個實施方式中，採用不同的濕蝕刻溶液蝕刻晶圓之內部份以及蝕刻導電通孔之絕緣層。
於本發明之一或多個實施方式中，用以製造半導
體封裝的方法更包含在晶圓之第一表面上形成一圖案化金屬層，其中圖案化金屬層電性連接導電通孔。
於本發明之一或多個實施方式中，用以製造半導體封裝的方法更包含在晶圓之第一表面上形成一焊接塊，其中焊接塊電性連接導電通孔。
於本發明之一或多個實施方式中，用以製造半導體封裝的方法更包含在蝕刻內部份時，經研磨之第二表面受到蝕刻，且方法更包含：在晶圓之經蝕刻之第二表面上，形成至少一焊接球，其中焊接球電性連接導電通孔。
於本發明之一或多個實施方式中，用以製造半導體封裝的方法更包含將至少一封裝元件與晶圓之第一表面結合，其中封裝元件透過焊接塊電性連接導電通孔。
於本發明之一或多個實施方式中，用以製造半導體封裝的方法更包含移除晶圓之外圍部份；以及將晶圓切割成多個微型裝置，其中每個微型裝置包含封裝元件以及焊接球。
於本發明之一或多個實施方式中，用以製造半導體封裝的方法更包含透過焊接球，將微型裝置之至少一者與一基板結合。
於本發明之一或多個實施方式中，導電通孔設置對應於晶圓之內部份。
於本發明之一或多個實施方式中，導電通孔透過雷射鑽孔、蝕刻、沉積或其組合而形成。
於本發明之一或多個實施方式中，內部份的厚度在大約30微米至大約200微米之間，且外圍部份的厚度在大約
300微米至大約800微米之間。
100‧‧‧晶圓
100A‧‧‧微型裝置
110‧‧‧矽基板
112‧‧‧內剩餘部份
114‧‧‧外圍剩餘部份
120‧‧‧內埋介質層
130‧‧‧上矽層
140‧‧‧導電通孔
142‧‧‧導電柱
300‧‧‧基板
510‧‧‧磨石
520‧‧‧砂輪
E1‧‧‧第一端
E2‧‧‧第二端
S1‧‧‧第一表面
S2‧‧‧第二表面
S2’‧‧‧第二表面
S2”‧‧‧第二表面
144‧‧‧絕緣層
150‧‧‧第一圖案化金屬層
160‧‧‧焊接塊
170‧‧‧保護膜
180‧‧‧第二圖案化金屬層
190‧‧‧焊接球
200‧‧‧封裝元件
T1‧‧‧第一通孔
T2‧‧‧第二通孔
R1‧‧‧凹槽
IP‧‧‧內部份
RP‧‧‧外圍部份
ST1~ST4‧‧‧步驟
第1圖為根據本發明之一實施方式之用以製作半導體封裝之方法之流程圖。
第2A圖至第2L圖為根據本發明之一實施方式之於製作半導體封裝之多個階段的之示意圖。
以下將以圖式揭露本發明之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。儘可能地，圖式與敘述中中相同的標記數值用以表示相同或相似的部件。
當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。
第1圖為根據本發明之一實施方式之用以製作半導體封裝之方法之流程圖。本方法簡明地以步驟ST1~ST4描述。於一或多個實施方式中，用以製作半導體封裝的方法可以在沒有步驟ST4的狀況下執行，且步驟可以其他加入第1圖之步驟ST1~ST4中。
第2A圖至第2L圖為根據本發明之一實施方式之
於製作半導體封裝之多個階段的之示意圖。以下搭配第2A圖至第2L圖以及第1圖中的步驟ST1~ST4詳細描述半導體封裝之製作程序。
參照第2A圖。第2A圖是晶圓100的剖面圖。晶圓100可以是絕緣上覆矽(silicon-on-insulator；SOI)晶圓，其包含矽基板110、內埋介質層120以及上矽層130。上矽層130鄰近晶圓100之第一表面S1。矽基板110鄰近晶圓100之第二表面S2，其中第一表面S1與第二表面S2相對。內埋介質層120設置於矽基板110與上矽層130之間。於一或多個實施方式中，內埋介質層120是由二氧化矽所組成，且矽基板110與上矽層130是由矽所組成。
同時參照第1圖與第2B圖。於步驟ST1，至少一導電通孔140形成於晶圓100內。於一或多個實施方式中，導電通孔140具有第一端E1與相對第一端E1的第二端E2。導電通孔140的第一端E1露出於晶圓100的第一表面S1。導電通孔140延伸經過上矽層130與內埋介質層120。於一或多個實施方式中，導電通孔140更延伸至矽基板110之一部分。
於一或多個實施方式中，導電通孔140的位置是根據半導體封裝的結構而設計。由於晶圓100將切割形成複數個半導體封裝且晶圓100的外圍將被移除，導電通孔140可以設置均勻地位於晶圓100中，而不在晶圓100的外圍。詳細而言，導電通孔140對應於晶圓100的內部份IP(稍後第2E圖中將繪示)設置。
實際上，在導電通孔140的形成過程中，可以先
在晶圓100中形成第一通孔T1。第一通孔T1可穿過上矽層130、內埋介質層120以及一部分的矽基板110。接著，第一通孔T1可以填入介電材料。然候，在介電材料中形成第二通孔T2。第二通孔T2相比於第一通孔T1可具有較短的深度與直徑。最後，將導電材料填入第二通孔T2中。據此，導電通孔140包含導電柱142以及環繞並覆蓋導電柱142的絕緣層144。可以透過雷射鑽孔、蝕刻、沉積或其組合而形成導電通孔140。此外，在形成導電通孔140的過程中，亦可以採用額外的步驟，例如化學機械平坦化(Chemical Mechanical Planarization；CMP)製程。
於一或多個實施方式中，導電柱142是由導電材料所組成，例如鈦、鉬、鉻、銥、鋁、銅、銀、金或其組合或合金。絕緣層144是由介電材料所組成，例如氮化矽、氧化矽、氮氧化矽或其組合。
參考第1圖與第2C圖。第一圖案化金屬層150形成於晶圓100之第一表面S1上。第一圖案化金屬層150連接導電通孔140之第一端E1，因此與導電柱142電性連接。
於一或多個實施方式中，第一圖案化金屬層150是由導電材料所組成，例如銅、鈦、銀。可以透過各種製程形成第一圖案化金屬層150，例如微影、蝕刻以及其他已知的技術。
同時參照第1圖與第2D圖。至少一焊接塊160形成於晶圓100之第一表面S1。詳細而言，於部份實施方式中，焊接塊160是形成於第一圖案化金屬層150上。於此，焊接塊
160可以是或不是形成於導電通孔140的上表面。於一實施方式中，透過第一圖案化金屬層150，焊接塊160可以間接地與導電柱142電性連接。於另一實施方式中，焊接塊160可以直接地電性連接導電柱142。
於一或多個實施方式中，焊接塊160可以由焊接劑所組成，焊接劑是一種易熔的金屬合金，用以連接多個金屬工作件，且具有相較於該工作件更低的熔點。舉例而言，焊接塊160可以由銅、鎳、無鉛焊接劑或含或不含銀的錫鉛合金所組成。
於一實施方式中，保護膜170可以接著形成於第一表面S1上，以暫時性地覆蓋並保護第一圖案化金屬層150與焊接塊160，以免在後續製程中刮傷與毀壞。保護膜170可由聚合物薄膜所組成，例如聚乙稀(polyethylene；PE)或乙烯-乙酸乙烯酯共聚物(ethylene-vinyl acetate；EVA)。於部份實施方式中，可以省略保護膜170，且在後續製程中露出第一圖案化金屬層150與焊接塊160。
然後，將第2D圖中的晶圓100上下翻轉，而以第二表面S2朝上。同時參照第1圖、第2E圖以及第2F圖。在步驟ST2中，研磨第2D圖中的晶圓100的第二表面S2，以形成晶圓100的內部份IP與環繞內部份IP的外圍部份RP。內部份IP的厚度薄於外圍部份RP的厚度。據此，晶圓100中形成凹槽R1，其中內部份IP作為凹槽R1的底部，外圍部份RP作為凹槽R1的牆壁。
具體而言，在研磨過程中，內埋介質層120以及
上矽層130維持其狀態，晶圓100之矽基板110之一部份被研磨且移除，留下矽基板110之內剩餘部份112與外圍剩餘部份114。外圍剩餘部份114環繞內剩餘部份112，且外圍剩餘部份114的厚度大於內剩餘部份112的厚度。因此，矽基板110之內剩餘部份112以及一部分之內埋介質層120與上矽層130形成內部份IP，矽基板110之外圍剩餘部份114以及另一部分之內埋介質層120與上矽層130形成外圍部份RP。
於此，實際應用上，採用具有粗操表面且尺寸小於晶圓100的磨石510。磨石510牢牢地固定於砂輪520之下表面，其中砂輪520可上下移動並旋轉。如此一來，當砂輪520降低並旋轉時，磨石510將與半導體晶圓100之第二表面S2接觸以進行研磨。於部分實施方式中，可以不採用磨石510，而改以刀片形成凹槽R1。
於一或多個實施方式中，內部份IP的厚度在大約30微米至大約200微米之間，且外圍部份RP的厚度在大約300微米至大約800微米之間。
如此一來，晶圓100之內部份IP具有適用於微型封裝的薄厚度。於後續製程中，雖然具有該薄厚度的晶圓100之內部份IP可能容易損壞且難以持握，但外圍部份RP可以支撐內部份IP並作為晶圓100之握把。外圍部份RP使晶圓100可以在後續製程中處理，且不必將晶圓100貼附至任何支撐板。因此，半導體封裝的製程可以不遺留殘膠。
於此，在研磨製程後，晶圓100可以具有粗糙的經研磨之第二表面S2’。有鑒於外圍部份RP使化學機械平坦化
製程難以進行，此時，可以進行蝕刻製程以使晶圓100之第二表面S2’平坦。
同時參照第1圖與第2G圖。在步驟ST3中，蝕刻內部份IP(如第2E圖所示)以露出導電通孔140的第二端E2。詳細而言，蝕刻經研磨之第二表面S2’。於本實施方式中，蝕刻並移除矽基板110之內剩餘部份112(如第2E圖所示)，且內埋介質層120與導電通孔140之絕緣層144作為蝕刻停止層，防止對上矽層130與導電柱142造成毀壞。因此，在蝕刻製程後，晶圓可具有平坦的第二表面S2”，且導電通孔140的第二端E2露出於此第二表面S2”。
於本實施方式中，執行濕蝕刻。可將用於矽蝕刻的蝕刻液，例如氫氧化鉀、氫氧化四甲基銨(tetramethyl ammonium hydroxide；TMAH)或EDP(ethylenediamene pyrocatecol)，注入凹槽R1，以蝕刻矽基板110(如第2E圖所示)。於部分實施方式中，內埋介質層120與絕緣層144可以由氧化矽、氮化矽或其組合所組成，其可以對抗上述用於矽蝕刻的蝕刻液。
同時參照第1圖以及第2H圖。步驟ST4中，蝕刻導電通孔140的絕緣層144。詳細而言，移除導電通孔140的上部分以露出導電柱142。於本實施方式中，採用濕蝕刻方式，且將用於蝕刻絕緣層144的蝕刻液注入凹槽R1，以移除絕緣層144。
於一實施方式中，導電通孔140的絕緣層144與內埋介質層120由相同材料所組成，例如氧化矽。蝕刻液可以是
由氟化銨或氫氟酸所組成。絕緣層144與內埋介質層120可以同時蝕刻。於此，設計絕緣層144的厚度比內埋介質層120的厚度更薄，以使當絕緣層144被蝕刻以露出導電柱142時，仍有一部份的內埋介質層120維持不變。然而，不應以此限制本發明之範圍，於部分實施方式中，導電通孔140的絕緣層144與內埋介質層120可由不同材料所組成。
參照第2I圖。於一或多個實施方式中，第二圖案化金屬層180可以形成於內埋介質層120上。如此一來，第二圖案化金屬層180電性連接於導電通孔140，更確切而言，電性連接於導電柱142。
於一或多個實施方式中，第二圖案化金屬層180由導電材料，例如銅、鈦、銀等等所組成。各種製程，例如微影、蝕刻以及其他已知的技術可用以形成第二圖案化金屬層180。
參照第2J圖。至少一焊接球190形成於經蝕刻的第二表面S2”。於本實施方式中，焊接球190形成於第二圖案化金屬層180上。透過第二圖案化金屬層180，焊接球190電性連接於導電通孔140。
於一或多個實施方式中，焊接球190可由焊接劑所組成，焊接劑是一種易熔的金屬合金，用以連接多個金屬工作件，且具有相較於該工作件更低的熔點。舉例而言，焊接球190可以由無鉛焊接劑或含或不含銀的錫鉛合金所組成。
參照第2K圖。將第2J圖之保護膜170從晶圓100之第一表面S1上移除。接著，透過焊接塊160，將至少一封裝
元件200貼合至第一圖案化金屬層150。
據此，焊接塊160將封裝元件200內的電路與晶圓100之第一圖案化金屬層150電性耦接。封裝元件200可以是包含邏輯電路、存儲電路或類似結構的裝置晶粒。或者，封裝元件200可包含各種封裝，包含貼合至各個中介層、封裝基板以及/或相似元件的晶粒。
如此一來，在製程過程中，將外圍部份RP當作晶圓100的把手，可以達到「晶圓上晶片(chip-on-wafer)」。
於一實施方式中，多個封裝元件200可以陣列排列於支撐基板上。晶圓100可以放置於支撐基板上，其中第一表面朝向封裝元件200，且可以進行焊接程序以將晶圓100與封裝元件200接合。
於另一實施方式中，第2J圖中的晶圓100可以上下翻轉，然後將多個封裝元件直接放置於晶圓100上，且可以進行焊接程序以將晶圓100與封裝元件200接合。
參考第2L圖。將第2K圖中的外圍部份RP從晶圓100上移除；將晶圓100切割成多個微型裝置100A，其中每個微型裝置100A包含至少一封裝元件200以及至少一焊接球190。接著，微型裝置100A之一可透過焊接球190與基板300接合。如此一來，形成一種「CoWoS(Chip-on-wafer-on-substrate)」的結構。
於一或多個實施方式中，基板300可以是有機基板，例如電路板(printed circuit board；PCB)或軟性電路板(flexible printed circuit board；FPCB)，但不應以此限制本
發明之範圍。於部分實施方式中，基板300也可以是無機基板，例如玻璃基板。
本發明之多個實施方式提中一種用以製造半導體封裝的方法。在此方法的多個步驟中，形成了外圍部份作為把手，以在製程中支撐薄的晶圓。由於此方法並不採用暫時性貼合技術，因此幾乎沒有使用黏膠。此外，由於此方法並未採用成模技術，因此熱膨脹係數的差異(不匹配)幾乎不產生影響。
雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶圓
140‧‧‧導電通孔
142‧‧‧導電柱
144‧‧‧絕緣層
150‧‧‧第一圖案化金屬層
160‧‧‧焊接塊
200‧‧‧封裝元件
S1‧‧‧第一表面
RP‧‧‧外圍部份
Claims (18)
- 一種用以製造半導體封裝的方法，包含：在一晶圓中形成至少一導電通孔，其中該晶圓具有一第一表面與一相對該第一表面的第二表面，該晶圓包含一矽基板、一上矽層以及一內埋介質層，該矽基板鄰近該晶圓之該第二表面，該上矽層鄰近該晶圓之該第一表面，該內埋介質層設置於該矽基板與該上矽層之間，且該導電通孔延伸經過該上矽層與該內埋介質層，且該導電通孔具有一第一端與一相對該第一端的第二端，該導電通孔的該第一端露出於該晶圓的該第一表面；從該晶圓的該第二表面研磨該晶圓之該矽基板以形成一內部份與環繞該內部份的一外圍部份，其中該內部份的厚度薄於該外圍部份的厚度；以及蝕刻該內部份以露出該導電通孔的該第二端。
- 如請求項1所述之方法，其中在該研磨之前，該導電通孔更延伸至該矽基板之一部分。
- 如請求項1所述之方法，其中蝕刻該內部份包含：蝕刻該矽基板之一剩餘部分，其中該內埋介質層為一蝕刻停止層。
- 如請求項3所述之方法，其中該內埋介質層是由二氧化矽所組成。
- 如請求項1所述之方法，其中該導電通孔包含一導電柱以及一環繞該導電柱之絕緣層，其中該方法更包含：在蝕刻該內部份之後，蝕刻該導電通孔之該絕緣層。
- 如請求項5所述之方法，其中該導電通孔之該絕緣層的厚度薄於該晶圓之該內埋介質層的厚度。
- 如請求項5所述之方法，其中該絕緣層與該內埋介質層皆由二氧化矽所組成。
- 如請求項5所述之方法，其中蝕刻該晶圓之該內部份以及蝕刻該導電通孔之該絕緣層是透過濕蝕刻方式進行。
- 如請求項5所述之方法，其中蝕刻該晶圓之該內部份以及蝕刻該導電通孔之該絕緣層是採用不同的濕蝕刻溶液進行。
- 如請求項1所述之方法，更包含：在該晶圓之該第一表面上形成一圖案化金屬層，其中該圖案化金屬層電性連接該導電通孔。
- 如請求項1所述之方法，更包含： 在該晶圓之該第一表面上形成一焊接塊，其中該焊接塊電性連接該導電通孔。
- 如請求項11所述之方法，其中在蝕刻該內部份時，該經研磨之第二表面受到蝕刻，且該方法更包含：在該晶圓之該經蝕刻之第二表面上，形成至少一焊接球，其中該焊接球電性連接該導電通孔。
- 如請求項12所述之方法，更包含：將至少一封裝元件與該晶圓之該第一表面結合，其中該封裝元件透過該焊接塊電性連接該導電通孔。
- 如請求項13所述之方法，更包含：移除該晶圓之該外圍部份；以及將該晶圓切割成複數個微型裝置，其中每個該些微型裝置包含該封裝元件以及該焊接球。
- 如請求項14所述之方法，更包含：透過焊接球，將該些微型裝置之至少一者與一基板結合。
- 如請求項1所述之方法，其中該導電通孔設置對應於該晶圓之該內部份。
- 如請求項1所述之方法，其中該導電通孔透過雷射鑽孔、蝕刻、沉積或其組合而形成。
- 如請求項1所述之方法，其中該內部份的厚度在大約30微米至大約200微米之間，且該外圍部份的厚度在大約300微米至大約800微米之間。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/002,405 US9748106B2 (en) | 2016-01-21 | 2016-01-21 | Method for fabricating semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201727779A TW201727779A (zh) | 2017-08-01 |
| TWI594342B true TWI594342B (zh) | 2017-08-01 |
Family
ID=59359125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105111664A TWI594342B (zh) | 2016-01-21 | 2016-04-14 | 製造半導體封裝的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9748106B2 (zh) |
| CN (1) | CN106992126A (zh) |
| TW (1) | TWI594342B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3944290A1 (en) * | 2020-07-21 | 2022-01-26 | Infineon Technologies Austria AG | Chip-substrate composite semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070231929A1 (en) * | 2006-03-29 | 2007-10-04 | Disco Corporation | Processing method for wafer |
| US20080064187A1 (en) * | 2006-09-13 | 2008-03-13 | Mark Brown | Production Method for Stacked Device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904978A (en) * | 1988-04-29 | 1990-02-27 | Solartron Electronics, Inc. | Mechanical sensor for high temperature environments |
| DE4433845A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
| DE4433833A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten |
| EP2270845A3 (en) * | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
| US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| JP3340333B2 (ja) * | 1996-12-26 | 2002-11-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2976929B2 (ja) * | 1997-05-30 | 1999-11-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3895595B2 (ja) * | 1999-05-27 | 2007-03-22 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 背面接触により電気コンポーネントを垂直に集積する方法 |
| US6322903B1 (en) * | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| DE60035994T2 (de) * | 2000-10-04 | 2008-06-05 | Qimonda Ag | Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung |
| US6498381B2 (en) * | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
| US6717254B2 (en) * | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| US6730540B2 (en) * | 2002-04-18 | 2004-05-04 | Tru-Si Technologies, Inc. | Clock distribution networks and conductive lines in semiconductor integrated circuits |
| US6897148B2 (en) * | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| US6897125B2 (en) * | 2003-09-17 | 2005-05-24 | Intel Corporation | Methods of forming backside connections on a wafer stack |
| US7060601B2 (en) * | 2003-12-17 | 2006-06-13 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| US7049170B2 (en) * | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| US7851272B2 (en) * | 2007-05-30 | 2010-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-project wafer and method of making same |
| DE102007044685B3 (de) * | 2007-09-19 | 2009-04-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems |
| KR101932660B1 (ko) * | 2012-09-12 | 2018-12-26 | 삼성전자 주식회사 | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 |
-
2016
- 2016-01-21 US US15/002,405 patent/US9748106B2/en active Active
- 2016-04-14 TW TW105111664A patent/TWI594342B/zh active
- 2016-04-18 CN CN201610239981.4A patent/CN106992126A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070231929A1 (en) * | 2006-03-29 | 2007-10-04 | Disco Corporation | Processing method for wafer |
| US20080064187A1 (en) * | 2006-09-13 | 2008-03-13 | Mark Brown | Production Method for Stacked Device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992126A (zh) | 2017-07-28 |
| TW201727779A (zh) | 2017-08-01 |
| US20170213740A1 (en) | 2017-07-27 |
| US9748106B2 (en) | 2017-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI478282B (zh) | 半導體元件的形成方法 | |
| US7833895B2 (en) | TSVS having chemically exposed TSV tips for integrated circuit devices | |
| TWI227910B (en) | Semiconductor device, circuit substrate and electronic instrument | |
| US8816501B2 (en) | IC device including package structure and method of forming the same | |
| TWI525720B (zh) | 半導體裝置及其形成方法 | |
| TWI556349B (zh) | 半導體裝置的結構及其製造方法 | |
| TWI717580B (zh) | 封裝結構及其製造方法 | |
| CN102163559B (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
| US8110900B2 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| TW201935630A (zh) | 製造半導體元件的方法 | |
| KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| US20140183719A1 (en) | Electronic assembly includes a composite carrier | |
| TW201719480A (zh) | 指紋感測器裝置與方法 | |
| TW201539678A (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
| KR20200036697A (ko) | 센서 패키지 및 방법 | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| TWI539538B (zh) | 半導體裝置及其製造方法 | |
| JP2010147281A (ja) | 半導体装置およびその製造方法 | |
| KR20160059738A (ko) | 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법 | |
| TW200834769A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2010225701A (ja) | 三次元積層型半導体集積回路及びその製造方法 | |
| TWI760831B (zh) | 半導體裝置及其製造方法 | |
| TWI635584B (zh) | 半導體封裝與其製造方法 | |
| JP5409084B2 (ja) | 半導体装置の製造方法 | |
| JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 |