TW201539678A - 封裝半導體裝置以及形成封裝半導體裝置之方法 - Google Patents

封裝半導體裝置以及形成封裝半導體裝置之方法 Download PDF

Info

Publication number
TW201539678A
TW201539678A TW103145536A TW103145536A TW201539678A TW 201539678 A TW201539678 A TW 201539678A TW 103145536 A TW103145536 A TW 103145536A TW 103145536 A TW103145536 A TW 103145536A TW 201539678 A TW201539678 A TW 201539678A
Authority
TW
Taiwan
Prior art keywords
wafer
sidewall
interconnect structure
layer
semiconductor substrate
Prior art date
Application number
TW103145536A
Other languages
English (en)
Other versions
TWI588950B (zh
Inventor
Yu-Peng Tsai
Wen-Hsiung Lu
Hui-Min Huang
Wei-Hung Lin
Ming-Da Cheng
Chung-Shi Liu
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201539678A publication Critical patent/TW201539678A/zh
Application granted granted Critical
Publication of TWI588950B publication Critical patent/TWI588950B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在此揭露一種封裝及切割半導體裝置的方法以及一種封裝半導體裝置。在某些實施方式中，封裝及切割半導體裝置的方法包含在晶圓上進行第一切割製程，以形成溝槽貫穿過切割線區域中之鈍化層及互連結構，並穿過切割線區域中一部分的半導體基材。接著，在晶圓的前側上形成模塑化合物層而填充溝槽。在晶圓的背側進行研磨製程以薄化半導體基材之後，於晶圓上進行第二切割製程以分離各個晶片。第二切割製程切穿溝槽中之模塑化合物層以及溝槽之下的半導體基材。

Description

封裝及切割半導體裝置之方法及其構造
本發明是有關於一種封裝及切割半導體裝置的方法以及一種封裝半導體裝置。
現代的積體電路是由數百萬個諸如電晶體和電容器等主動元件所形成。這些裝置起初是彼此隔絕的，但後來被互連在一起而形成具有功能的電路。典型的互連結構包含諸如金屬線(佈線)之橫向互連結構以及諸如通孔及接觸結構之垂直互連結構。互連結構決定現代積體電路的性能限制及密度之重要性日益增加。互連結構的頂部上，形成有連接墊，且連接墊暴露在各晶片的表面上。電性連接是藉由連接墊將晶片連接到封裝基板或另一個晶片。連接墊可以用在引線連接或覆晶接合中。覆晶晶片封裝利用凸塊建立晶片之輸入/輸出(I/O)墊與基材或封裝引線框(lead frame)之間的電性接觸。在結構上，凸塊結構通常是指凸塊以及位於凸塊和I/O墊之間的「凸塊下冶金」(under bump metallurgy,UBM)。因為晶圓級晶片尺寸封裝(WLCSP)的低成本以及相對簡單的製程，所以目 前正廣泛地被使用，而WLCSP技術中使用球放置(ball placement)或球滴(ball drop)製程。
半導體裝置被使用在各種電子應用中，例如 個人電腦、手機、數位相機等電子設備之示例。通常製造半導體裝置是依序沉積絕緣層或介電層、導電層以及半導體層等材料於半導體基材上，並使用微影蝕刻製程圖案化各種材料層，而在其上形成電路組件及元件。數十或數百個積體電路被製造在單一個半導體晶圓上。通常沿著切割線對積體電路進行鋸切，而將各晶片單獨化。然後，舉例而言，將獨立的晶片各自分開封裝，或者封裝在多晶片模組中或其它類型的封裝結構中。
半導體工業藉由持續降低最小特徵尺寸，讓 更多的組件集成到一個給定的區域中，而持續提高各種電子元件(例如，電晶體、二極體、電阻、電容等)的集成密度。在某些應用中，這些更小的電子元件，例如積體電路晶片，也需要更小的封裝，這種更小的封裝利用的面積比以往的封裝結構更小。晶圓級晶片尺寸封裝(WLCSP)是用於半導體裝置的一種更小的封裝裝置，其中在晶片仍是晶圓的形態下進行封裝，然後被單獨化。
根據本發明之各種實施方式，係提供一種形 成封裝半導體裝置之方法。此方法包含：(i)接收一晶圓，其包含一第一晶片區域、一第二晶片區域以及位於第一晶 片區域與第二晶片區域之間的一切割線區域，其中晶圓包含位於一半導體基材上的一互連結構、在互連結構上的多個接觸墊、一鈍化層位於互連結構上並覆蓋所述多個接觸墊、一保護層位於鈍化層上、多個後鈍化互連(PPI)結構位於保護層上並電性連接所述多個接觸墊、以及至少一凸塊實體上接觸所述多個後鈍化互連結構中的至少一個；(ii)在晶圓上進行一第一切割製程，以形成一溝槽，貫穿鈍化層、互連結構以及位於切割線區域中之半導體基材的一部分；(iii)形成一模塑化合物層於晶圓的一前側上，以覆蓋保護層和後鈍化互連結構，並填充溝槽及圍繞至少一凸塊；(iv)在晶圓的一背側進行一研磨製程，以薄化半導體基材；以及(v)在晶圓上執行一第二切割製程，以將第一晶片區域與第二晶片區域分開，其中第二切割製程切穿溝槽中的模塑化合物層以及溝槽之下的半導體基材。
根據本發明之另外各種實施方式，係提供一 種形成封裝半導體裝置之方法。此方法包含：(i)接收一晶圓，其包含一第一晶片區域、一第二晶片區域以及位於第一晶片區域與第二晶片區域之間的一切割線區域，其中晶圓包含位於一半導體基材上的一互連結構、在互連結構上的多個接觸墊、一鈍化層位於互連結構上並覆蓋所述多個接觸墊、一保護層位於鈍化層上、多個後鈍化互連(PPI)結構位於保護層上並電性連接所述多個接觸墊、以及至少一凸塊實體接觸所述多個後鈍化互連結構中的至少一個；(ii)形成一模塑化合物層於晶圓的一前側上，以覆蓋保護 層和後鈍化互連結構，並圍繞凸塊；(iii)在晶圓的一背側進行一研磨製程，以薄化半導體基材；以及(iv)在晶圓上執行一晶片單獨化製程，以將第一晶片區域與第二晶片區域分開，其中晶片單獨化製程切穿位於切割線區域上的模塑化合物層、鈍化層、互連結構以及半導體基材。
根據本發明之另外各種實施方式，係提供一 種封裝半導體裝置。此裝置包含：一半導體基材、一互連結構、一接觸墊、一鈍化層、一聚合物層、一後鈍化互連結構、一凸塊以及一模塑化合物層。半導體基材包含一第一側壁鄰接半導體基材之一前側以及一第二側壁鄰接半導體基材之一背側。互連結構位於半導體基材上，且包含一側壁鄰接半導體基材的第一側壁。接觸墊位於互連結構上。鈍化層位於互連結構上，並覆蓋接觸墊的一部分，且包含一側壁鄰接互連結構的側壁。聚合物層位於鈍化層上，且具有一開口暴露出接觸墊。後鈍化互連結構位於聚合物層上，且經由聚合物層的開口電性連接接觸墊。凸塊實體接觸後鈍化互連結構。模塑化合物層位於後鈍化互連結構上，且圍繞凸塊的一下部。模塑化合物層覆蓋半導體基材的第一側壁、互連結構的側壁以及鈍化層的側壁。
100‧‧‧半導體晶圓
10A、10B‧‧‧積體電路晶片
12‧‧‧切割線區域
14、14”‧‧‧半導體基材
16‧‧‧電路系統
18‧‧‧互連結構
18L‧‧‧介電層
18M‧‧‧金屬線
18V‧‧‧金屬通孔
20‧‧‧接觸墊
22‧‧‧鈍化層
24‧‧‧保護層
26‧‧‧後鈍化互連結構
28‧‧‧凸塊
28L‧‧‧下部
28U‧‧‧上部
29‧‧‧第一切割製程(預切割製程)
30‧‧‧溝槽
30S‧‧‧側壁部
32‧‧‧模塑化合物層
32S‧‧‧側壁
34‧‧‧研磨製程
36‧‧‧第二切割製程(晶片單獨化製程)
200‧‧‧封裝半導體裝置
202‧‧‧波紋
300‧‧‧流程圖
302、304、306、308、310‧‧‧步驟
400‧‧‧流程圖
402、404、406、408‧‧‧步驟
I、II‧‧‧晶片區域
D1‧‧‧深度
d1‧‧‧長度
S14A、S14B、S14C‧‧‧側壁
S18、S22、S24‧‧‧側壁
第1圖繪示根據本說明書某些實施方式之半導體晶圓的上視圖。
第2至5圖繪示第1圖中線段A-A的剖面圖，以說 明根據某些實施方式之封裝及切割半導體裝置之方法的不同階段的剖面圖。
第6至7圖是根據某些實施方式之封裝半導體裝置之一部分的光學顯微影像照片。
第8圖繪示根據某些實施方式之封裝及切割半導體裝置之方法的流程圖。
第9至11圖繪示根據某些實施方式之封裝及切割半導體裝置之方法在不同階段下的剖面示意圖。
第12至13圖繪示根據某些實施方式之封裝及切割半導體裝置之方法在不同階段下的剖面示意圖。
第14至15圖繪示根據某些實施方式之封裝及切割半導體裝置之方法在不同階段下的剖面示意圖。
第16至17圖繪示根據某些實施方式之封裝及切割半導體裝置之方法在不同階段下的剖面示意圖。
第18圖呈現根據某些實施方式之完成第17圖所示的封裝及切割製程之後，半導體裝置的側壁影像照片。
第19圖繪示根據某些實施方式之封裝及切割半導體裝置之方法的流程圖。
以下說明書內容提供了許多不同的實施方式 或示例，用以實現在此提供之發明的標的不同特徵。下文詳細敘述元件及配置的具體實施例，以簡化本說明書。這些當然僅是示例，並且不旨在限制本發明。例如，在說明書中敘述在第二特徵上或之上形成第一特徵，可以包含第 一及第二特徵是以直接接觸的方式形成之實施方式，也可以包含有附加特徵形成在第一及第二特徵之間的實施方式，從而使得第一及第二特徵不直接接觸。此外，本說明書在各種實施方式中使用重複的元件編號及/或字母。這種重複是為了簡化及清楚之目的，並非用以指出所討論之各種實施方式及/或配置之間的關係。
此外，在本文中使用空間相對用語，例如「下 方」、「之下」、「下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的關係，如圖中所示。空間的相對用語的意義包含圖中繪示的方位以外的其他使用或操作中之裝置的不同方位。裝置可以使用其他方位的配置(旋轉90度或者其它方位)，並且本文中所使用的空間上的相對敘述也應同樣地據此進行解釋。
本說明書中實施方式提供的新穎的封裝及切 割半導體裝置的方法及其結構，其中使用雷射來切割晶片的至少一部分。在某些實施方式中，配置在晶片上的封裝材料也使用雷射進行切割。新穎的雷射切割製程產生很少的、或根本沒有裂縫及碎片形成，並避免晶片上的材料層剝離或脫離。
首先參照第1圖，其繪示根據本說明書某些實 施方式之半導體晶圓100的上視圖，半導體晶圓100包含形成在其上的多個積體電路晶片(或芯片)10A及10B。在半導體晶圓100上，陣列中晶片10A及10B被兩組交錯的切割 線區域12分開。一組切割線區域12沿第一方向延伸，並且另一組切割線區域12沿著第二方向延伸，第二方向垂直於第一方向。根據一實施方式，晶片10A及10B具有實質上相同的結構。
第2至5圖繪示沿第1圖中線段A-A的剖面 圖，以說明根據某些實施方式之封裝及切割半導體裝置之方法的不同階段。
參照第2圖，剖面圖繪示出形成在第一晶片區 域I的第一晶片10A以及形成於第二晶片區域II的第二晶片10B，並且晶片區域I及II是被切割線區域12分開。在製造晶片區域I及II中的晶片10A及10B時，在半導體基材14上進行半導體製程，以形成電路系統16、互連結構18、接觸墊20、鈍化層22、保護層24、後鈍化互連(post-passivation interconnect,PPI)結構26以及凸塊28。在至少一實施方式中，形成互連結構18及層22延伸到切割線區域12中。
半導體基材14可以包含例如摻雜或未摻雜的 塊狀矽、或半導體上絕緣體(SOI)基材的主動層。其它例如多層或梯度基材也可以使用於本發明中。形成在半導體基材14的電路系統16可以是適用於特定應用之任何類型的電路。在某些實施方式中，電路系統16包含具有一或多層介電層覆蓋於其上的多個電子元件。金屬層可以形成在介電層之間，以連接電子元件之間的電信號。電子元件也可以形成在一或多層的介電層之中。例如，電路系統可包 含各種N型金屬氧化物半導體(NMOS)及/或P型金屬氧化物半導體(PMOS)元件，例如電晶體、電容、電阻、二極體、光電二極體、熔絲、以及類似的元件，這些元件相互連接以執行一或多個功能。上述功能可以包含存儲器結構、處理結構、感測器、放大器、功率分配、輸入/輸出電路或類似的結構。上述實施例只是為了提供說明，以進一步闡述某些說明性之實施方式的應用。當適合於給定的應用時，也可以使用其他的電路。
互連結構18包含多層的介電層18L以及形成 在介電層18L中的金屬線18M及/或金屬通孔18V，以提供電性連接至半導體基材14中的電路系統16。介電層18L可由低介電常數(低介電係數)的介電材料所形成，例如磷矽酸鹽玻璃(PSG)、硼磷矽玻璃(BPSG)、氟矽玻璃(FSG)、SiOxCy、旋轉塗佈玻璃、旋轉塗佈聚合物、碳化矽材料、上述的化合物、上述的複合物、上述的組合、或類似物，介電層18L可以藉由例如旋轉塗佈方式、化學氣相沉積(CVD)及/或電漿輔助化學氣相(PECVD)等任何適當的方法來形成。在某些實施方式中，介電層16中可以形成金屬線及/或通孔(未繪示)，以提供電性連接到半導體基材14中的電路系統。在某些實施方式中，最上層的介電層是由例如氮化矽、氧化矽、摻雜的矽玻璃、及上述類似物等介電材料所形成。
接觸墊20形成在互連結構18的最上層介電層 上，以電性連接到介電層18L內部的金屬線18M或金屬通 孔18V。在某些實施方式中，接觸墊20由鋁、鋁銅(aluminum copper)、鋁合金、銅、銅合金或類似材料所製成。一或多個鈍化層24形成在互連結構18之最上層介電層上，並且被圖案化而形成開口，這些開口分別暴露出接觸墊20的一部分。在某些實施方式中，鈍化層22是由介電材料所形成，例如非摻雜矽酸鹽玻璃、氮化矽、氧化矽、氮氧化矽或非多孔性的材料，鈍化層22可以藉由任何合適的方法來形成，例如CVD、PVD或類似的方式。在一實施方式中，形成鈍化層22覆蓋各接觸墊20的外圍部分，並藉由鈍化層22的開口暴露出每個接觸墊20的中央部分。保護層24形成在鈍化層22上方，並且被圖案化以分別暴露出接觸墊20的一部分。在某些實施方式中，保護層24是聚合物層，並被圖案化而形成開口，經由這些開口讓接觸墊20露出。在某些實施方式中，聚合物層是由聚合物材料所形成，例如環氧樹脂、聚醯亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)或類似材料，然而也能夠使用其它相對較軟的介電材料(通常是有機物)。形成的方法包含旋轉塗佈或其它方法。
後鈍化互連結構26形成在保護層24上，並分 別經由保護層24中的開口電性連接到接觸墊20。後鈍化互連結構26可以作為互連層、電源線、重新分佈線(RDL)、電感、電容或任何被動元件的功能。在某些實施方式中，後鈍化互連結構26藉由沉積一層金屬化層於保護層24上，並填充保護層24的開口，然後再使用微影及蝕刻 製程來圖案化金屬層，從來形成後鈍化互連結構26。例如，金屬化層可由銅、鋁、銅合金、鋁合金、或其他可變導電材料(mobile conductive materials)所形成，金屬化層可使用電鍍、化學鍍、濺鍍、配合光阻遮罩之化學氣相沉積、或其它適當的方法來形成。在一實施方式中，後鈍化互連結構26形成在晶片區域10I及10II中，但是不延伸到切割線區域12。在某些實施方式中，可以根據電路設計及製程控制，讓後鈍化互連結構26形成在晶片區域10I及10II，而且延伸到切割線區域12。
凸塊28形成在後鈍化互連結構26上。凸塊28 可以是導電材料所形成的球形凸塊或柱形凸塊，導電材料可包含至少一諸如銅、鎳或金的焊料。在一實施方式中，凸塊28是焊料凸塊，焊料凸塊是藉由將焊料球附著到後鈍化互連結構26上，然後將材料加熱回流而形成。在一實施方式中，焊料凸塊是藉由電鍍一層焊料層並使用微影蝕刻技術，接著進行回流製程而形成。在一實施方式中，焊料凸塊的直徑大於約200微米。在某些實施方式中，焊料凸塊包含無鉛的預焊料層(SnAg)或包含錫、鉛、銀、銅、鎳、鉍之合金或上述之組合的焊料材料。
參照第3圖，在半導體晶圓100上執行第一切 割製程29，以在切割線區域12上形成溝槽30。在一實施方式中，第一切割製程29也可稱為預切割製程29，第一切割製程29移除切割線區域12中的材料，被移除的材料包含一部分的保護層24、一部分的鈍化層22、互連結構18中一部 分的介電層18L、互連結構18中一部分的金屬線18M以及一部分的基材，從而形成層24、22的側壁S24、S22以及互連結構18和半導體基材14的側壁S18、S14A。側壁S24、S22、S18及S14A是連續地形成，而成為溝槽30的側壁部30S。預切割製程29不貫穿半導體基材14，並且溝槽30的底部30b到達半導體基材14的深度D1。在一實施方式中，深度D1等於或大於約10微米。例如，D1為約10μm~15μm。
根據一實施方式，晶圓100上的溝槽30是以連 續的方式形成在切割線區域12中，使得溝槽30的平面佈局實質上類似於交錯的切割線區域12。在某些實施方式中，晶圓100上的溝槽30是以不連續的方式形成在切割線區域12中，且彼此之間分開一距離。預切割製程29可以使用雷射切割、雷射微射流切割(laser micro-jet cutting)、斜角切割(bevel cutting)、刀片鋸切(blade sawing)、或類似方式。溝槽30的側壁部30S可形成為彎曲或垂直的側壁，並且依據預切割製程29所採用的切割方法，側壁部30S可具有光滑或粗糙的表面。在一實施方式中，使用雷射切割的方式形成溝槽30，雷射切割方法使用雷射光束照射切割線區域12，並且溝槽30的側壁部30S成為一個具有粗糙表面的彎曲側壁。
接著，如第4圖所示，在第3圖繪示的結構上 塗佈模塑化合物層32，而覆蓋後鈍化互連結構26及保護層24，並填充在溝槽30中，其中每個凸塊28部分地埋在模塑 化合物層32中。在一實施方式中，每個凸塊28包含下部28L及上部28U，且模塑化合物層32實體上接觸凸塊28的下部28L，但凸塊28的上部28U露出並從模塑化合物層32的頂表面32A突出。在某些實施方式中，模塑化合物層32的厚度介於凸塊28高度的約四分之一到約四分之三。在一實施方式中，模塑化合物層32是藉由塗佈液體模塑材料，以及進行硬化製程將液體模塑材料硬化及固化，而形成模塑化合物層32。在某些實施方式中，可以在液體模塑材料上施加或塗佈一離型膜或軟性材料。在液體模塑材料上的離型膜上方施加壓力，從而使部分的凸塊28被壓入離型膜。此外，在離型膜上施加壓力，可能會推擠一些液體模塑材料向下。當施加壓力到離型膜，並向凸塊及液體模塑材料推擠時，可以進行硬化製程而將液態模塑材料固化及硬化。之後，將模塑化合物層32上的離型膜剝離。在某些實施方式中，在形成模塑化合物層32之後，進行電漿清潔製程。舉例而言，基於後續接合製程的考量，進行電漿清潔製程是為了確保凸塊28是清潔的，而且沒有模塑化合物。在某些實施方式中，可以不進行電漿清潔製程。
接著，在晶圓100的背側進行研磨製程34，以 薄化半導體基材14的厚度，然後在切割線區域12進行第二切割製程36(或稱為晶片單獨化製程36)以從晶圓100分離出各自獨立的封裝半導體裝置200，如第5圖所示。在一實施方式中，將晶圓100上下翻轉倒置，並附著到膠帶上，然後在半導體基材14的背側進行研磨製程34，以薄化半導 體基材14的厚度。研磨製程34不會將溝槽30的底部30b暴露出來，因此已被薄化的基材14”之厚度大於溝槽30的深度D1。然後，在切割線區域12進行晶片單獨化製程36，以移除溝槽30中的模塑化合物層32，從而形成側壁32S。 進行晶片單獨化製程36還會移除溝槽30下方的已薄化基材14”，而形成側壁S14B鄰接已薄化之基材14”的背側14b。在一實施方式中，側壁S14B實質上與側壁32S對齊，並且側壁S14B是實體上連接側壁S14A；側壁S14A是在預切割製程29形成的，並且鄰接半導體基材14的前側14a。 一實施例之單個封裝裝置200包含有模塑化合物層32，其覆蓋凸塊28之下部28L、後鈍化互連結構26的表面及保護層24以及側壁S24、S22、S18及S14A，但是側壁S14B是暴露出的。晶片單獨化製程36可以使用機械鋸切製程、雷射切割製程、雷射微射流切割製程、或類似的方式進行。 在一實施方式中，使用機械鋸切製程完全切割晶圓100及模塑化合物層32，例如在晶圓100之切割線區域12上的刀片切鋸製程。在某些實施方式中，使用刀片在先前的預切割製程29之大致相同的位置上進行切割。
第6圖是根據某些實施方式之封裝半導體裝 置200之一部分的光學顯微影像照片。半導體基材14具有由預切割製程29所形成的側壁S14A，以及由晶片單獨化製程36所形成的側壁S14B。在一實施方式中，當在預切割製程29中採用雷射切割製程時，側壁S14A形成彎曲的側壁並具有粗糙表面，例如曲折的巨觀階梯表面(zigzag macro-step surface)。類似地，當預切割製程29採用雷射切割製程時，側壁S24、S22及S18形成彎曲的側壁並具有粗糙表面。在某些實施方式中，當晶片單獨化製程36採用機械鋸切製程時，側壁S14B形成實質上垂直的側壁並具有平坦表面。
第7圖是根據某些實施方式之封裝半導體裝 置200之一部分的光學顯微影像照片。在一實施方式中，在預切割製程29及/或晶片單獨化製程36中使用雷射微射流切割製程，因為採用雷射切割與水射流，所以在側壁S14B及/或S14A的矽表面上可觀察到多個波紋202。舉例而言，波紋202的分佈大約為矽表面的20%至約95%，並且在某些實施方式中波紋202可避免應力集中。在某些實施方式中，上述多個波紋202的長度d1為約30微米至約230微米。例如，d1為約150微米。
第8圖繪示根據某些實施方式之封裝及切割 半導體裝置之方法的流程圖300。在步驟302中，在接收的晶圓上執行凸塊製程(參見第1圖及第2圖)。在步驟304中，在晶圓的前側進行第一切割製程，以於晶圓的切割線區域上形成溝槽(參見第3圖)。第一切割製程是預切割的製程，能夠使用雷射切割製程、雷射微射流切割製程、機械鋸切製程、刀片鋸切製程或類似的方式進行第一切割製程。在步驟306中，在晶圓的前側形成模塑化合物以填充溝槽(參見第4圖)。在步驟308中，在晶圓背側進行研磨製程。在步驟310中，進行第二切割製程，從已模塑的晶圓 中分離出各自獨立的封裝半導體裝置(參見第5圖)。第二切割製程是晶片單獨化製程，可以使用雷射切割製程、雷射微射流切割製程、機械鋸切製程、刀片鋸切製程或類似的製程。
在此揭露之封裝及切割方法採用具有開槽功 能的預切割製程，可避免微裂紋以及斷裂的潛在風險，並且防止裂痕，以及防止晶片與模塑化合物材料之間的剝離。增強晶片角落處之凸塊的保護，並且避免發生側壁上的微裂紋，微裂紋在溫度循環之後會導致晶片及晶片介面下方發生剝離。在此揭露之封裝及切割方法可以增加製程窗口(process window)，並提高晶圓級晶片尺寸封裝(WLCSPs)結構的可靠使用壽命。達成縮小受熱影響區域，這能夠降低產率的損失。在某些實施方式中，在晶圓上的晶片包含低介電係數的材料，其介電常數小於二氧化矽，低介電係數材料可能包含相對脆弱的材料或多孔性的材料，此材料很容易被損壞及剝離。在使用雷射來執行預切割製程的實施方式中，優點在於可以防止或降低晶片單獨化製程對於低介電係數材料的損傷。雷射同時移除晶片的低介電係數材料，並且減少受熱影響區域以及裂縫的發生。在某些實施方式中，在對晶圓級晶片尺寸封裝結構進行機械鋸切製程之前，使用雷射作為開槽工具。在配置模塑化合物材料之前對晶片進行開槽，對於熱循環(TC)試驗而言，獲得了改善的製程窗口。舉例而言，在某些實施方式中，測試結果顯示改善TC測試的製程窗口達約50%。
第9到11圖繪示根據某些實施方式之封裝及 切割半導體裝置之方法在不同階段下的剖面示意圖。除非有特別說明，在這些實施方式中，元件編號表示類似於第1~5圖繪示之實施方式的元件。
參照第9圖，在製造晶片區域I及II中的晶片 10A及10B時，所形成的互連結構18及層結構22延伸到切割線區域12，但是後鈍化互連結構26及保護層24未形成在切割線區域12中。在後續的預切割製程29中，如第10圖所示，切割線區域12中被移除的材料包含一部分的鈍化層22、一部分的互連結構18以及一部分的半導體基材14，而以連續的方式形成側壁S22、S18及S14A，從而形成溝槽30的側壁部30S。因此，保護層24的側壁S24與鈍化層22的側壁S22並未對齊。
請參照第11圖，於第10圖繪示的結構上形成 模塑化合物層32之後，在切割線區域12上進行晶片單獨化製程36，以從晶圓100中分離出單獨的封裝半導體裝置200。根據某些實施方式，在進行晶片單獨化製程36之前，可以進行電漿清潔製程以及晶圓背側的研磨製程。在封裝半導體裝置200中，模塑化合物層32覆蓋後鈍化互連結構26及保護層24，並且還覆蓋側壁S24、S22、S18及S14A，但是側壁S14B是露出的。
第12到13圖繪示根據某些實施方式之封裝及 切割半導體裝置之方法在不同階段下的剖面示意圖。除非有特別說明，在這些實施方式中，元件編號表示類似於第 1~5圖繪示之實施方式的元件。
參照第12圖，在半導體晶圓100上執行預切割 製程29，以在切割線區域12上形成溝槽30。在一實施方式中，預切割製程29是機械鋸切製程，其中使用刀片移除切割線區域12內的材料，包含一部分的鈍化層22、一部分的互連結構18以及一部分的半導體基材14，而以連續的方式形成側壁S22、S20、S18及S14A，從而形成溝槽30的側壁部30S。溝槽30的底部30b到達半導體基材14的深度D1，但不貫穿半導體基材14。在一實施方式中，溝槽30的側壁部30S是實質上垂直的平滑表面。在某些實施方式中，溝槽30的底部30b是實質上平整的平滑表面。
參照第13圖，在第12圖繪示的結構上塗佈模 塑化合物層32，覆蓋後鈍化互連結構26及保護層24，並填充在溝槽30中，其中每個凸塊28部分地埋在模塑化合物層32中。在某些實施方式中，在形成模塑化合物層32之後，進行電漿清潔製程。在對晶圓100的背側進行研磨製程34之後，在切割線區域12進行晶片單獨化製程36，以從晶圓100分離出單獨的封裝半導體裝置200。晶片單獨化製程36移除溝槽30中的模塑化合物層32，從而形成模塑化合物層32的側壁32S。晶片單獨化製程36還會移除溝槽30下方的已薄化基材14，而形成已薄化基材14”的側壁S14B。在一實施方式中，晶片單獨化製程36是在晶圓100的切割線區域12上使用機械鋸切製程，因此側壁32S大致對齊並且實體上連接到側壁S14B，並且側壁S14B形成實質上垂直 的側壁並有平坦表面。
第14到15圖繪示根據某些實施方式之封裝及 切割半導體裝置之方法在不同階段下的剖面示意圖。除非有特別說明，在這些實施方式中，元件編號表示類似於第12~13圖繪示之實施方式的元件。封裝及切割半導體裝置的方法被應用在一個已成形的結構上，此結構中切割線區域12上方不形成後鈍化互連結構26及保護層24，因此保護層24的側壁S24並不會對齊鈍化層22的側壁S22。在預切割製程29及晶片單獨化製程36使用機械鋸切製程的實施方式中，溝槽30的側壁部30S是大致上垂直並具有平滑表面，並且側壁S14B是實質上垂直的平面。在封裝半導體裝置200中，模塑化合物層32覆蓋後鈍化互連結構26及保護層24，並且還覆蓋側壁S24、S22、S18及S14A，但側壁S14B是露出的。
第16~17圖繪示根據某些實施方式之封裝及 切割半導體裝置之方法在不同階段下的剖面示意圖。除非有特別說明，在這些實施方式中，元件編號表示類似於第1~5圖繪示之實施方式的元件。
參照第16圖，在製造晶片區域I及II中的晶片 10A及10B時，在半導體基材14上進行半導體製程，以形成電路系統16、互連結構18、接觸墊20、鈍化層22、保護層24、後鈍化互連結構26以及凸塊28。在至少一實施方式中，形成互連結構18及層結構22並延伸到切割線區域12中。塗佈模塑化合物層32以覆蓋後鈍化互連結構26、保護 層24及鈍化層22，其中每個凸塊28是部分地埋設在模塑化合物層32中。在某些實施方式中，在形成模塑化合物層32之後，進行電漿清潔製程。
接著，在晶圓100的背側進行研磨製程34之 後，在切割線區域12進行晶片單獨化製程38，而從晶圓100分離出各自獨立的封裝半導體裝置200，如第17圖所示。 晶片單獨化製程38移除切割線區域12中的模塑化合物層32，從而形成模塑化合物層32的側壁32S。晶片單獨化製程38還會移除切割線區域12中的基材14，而形成側壁S14C。在封裝半導體裝置200中，模塑化合物層32的側壁32S實質上與側壁S24、S22、S18及S14C對齊。
晶片單獨化製程38可使用機械鋸切製程、雷 射切割製程、雷射微射流切割製程或類似的製程。在一實施方式中，使用雷射切割製程將晶圓100及模塑化合物層32完全地切開。雷射切割製程發射出雷射光束，以提供完整的雷射切割貫穿切割線區域12中的材料。在某些實施方式中，雷射切割製程使用雷射微射流切割方法。
第18圖呈現根據某些實施方式之完成第17圖 所示的封裝及切割製程之後，模塑化合物層32與矽基材14的側壁影像照片。在使用雷射切割製程的實施方式中，側壁32S及S14C包含不同的形狀而得到懸崖結構，此懸崖結構能夠以可忽略的機械力釋放應力集中。模塑化合物層32的側壁32S包含一個相對於側壁32S向內凹的曲面。例如，側壁32S的曲面的角度θ為約10度至約90度，在某些實施 方式中，這有利於避免應力集中。在使用具有水射流的雷射切割製程的實施方式中，在進行晶片單獨化製程38之後，側壁S14C的矽表面上可觀察到多個波紋202。在某些實施方式中，舉例而言，這些波紋202的分佈為矽表面的約20%至約95%。在某些實施方式中，上述多個波紋202的長度d1為約30微米至約230微米。例如，d1為約150微米。
第19圖繪示根據某些實施方式之封裝及切割 半導體裝置之方法的流程圖400。在步驟402中，在接收的晶圓上進行凸塊製程(參見第16圖)。在步驟404中，在晶圓的前側形成模塑化合物(參見第16圖)。在步驟406中，在晶圓背側進行研磨製程。在步驟408中，進行晶片單獨化製程，從已模塑的晶圓中分離出各自獨立的封裝半導體裝置(參見第17圖)。
此封裝及切割方法在切割製程中採用雷射切 割製程用以完全切割，由於移除模塑化合物層32與半導體基材14造成不同的形狀，而在剖面圖中形成懸崖結構，這是因為材料性質的差異而發生的。懸崖結構降低晶片側壁的損壞，晶片側壁的損壞可能會發生在使用機械鋸切片中，而且在此不會形成階梯結構，這消除了側壁中的脆弱點。懸崖結構更以幾乎可忽略的機械力而釋放應力集中。 實驗結果顯示，利用雷射對於晶圓級晶片尺寸封裝結構的完全切割獲致無碎屑，且沒有裂痕形成在晶片與模塑化合物層的介面。本說明書的實施方式能夠減少或消弭因切割 製程所生的碎屑及裂紋。因為在切割製程中引入較少的應力，所以將雷射用於晶圓級晶片尺寸封裝結構的完全切割能夠降低或防止模塑化合物層在熱循環中從晶片剝離。此方法及結構在雷射開槽時不須要預防性或保護的層結構，獲致成本的節省。實現了更高的產出及改善的切割品質。 此外，在此所述之新穎的封裝及切割方法以及結構，能夠很容易的實現於製造及封裝製程的流程中。
在某些實施方式中，一種形成封裝半導體裝 置的方法包含以下步驟。首先，接收晶圓，此晶圓具有第一晶片區域、第二晶片區域以及位於第一晶片區域與第二晶片區域之間的切割線區域。在一實施方式中，晶圓包含位於半導體基材上的互連結構、在互連結構上的多個接觸墊、鈍化層位於半導體基材上並覆蓋所述多個接觸墊、保護層位於鈍化層上、多個後鈍化互連(PPI)結構位於保護層上並電性連接所述多個接觸墊、以及至少一凸塊實體上接觸所述多個後鈍化互連結構中的至少一個。然後，在晶圓上進行第一切割製程，以形成一溝槽，貫穿切割線區域中之鈍化層及互連結構以及切割線區域中之半導體基材的一部分。接著，形成模塑化合物層於晶圓的前側上，以覆蓋保護層和後鈍化互連結構，並填充溝槽及圍繞凸塊。在晶圓的背側進行研磨製程薄化半導體基材之後，在晶圓上執行第二切割製程，以將第一晶片區域與第二晶片區域分開。第二切割製程切穿溝槽中的模塑化合物層以及溝槽之下的半導體基材。
在某些實施方式中，一種形成封裝半導體元 件的方法包含在一個接收的晶圓上進行下列的步驟。在一實施方式中，晶圓包含第一晶片區域、第二晶片區域以及位於第一晶片區域與第二晶片區域之間的切割線區域。晶圓包含位於半導體基材上的互連結構、在互連結構上的多個接觸墊、鈍化層位於半導體基材上並覆蓋所述多個接觸墊、保護層位於鈍化層上、多個後鈍化互連(PPI)結構位於保護層上並電性連接所述多個接觸墊、以及至少一凸塊實體接觸所述多個後鈍化互連結構中的至少一個。首先，形成模塑化合物層於晶圓的前側上，以覆蓋保護層和後鈍化互連結構，並圍繞凸塊。然後，在晶圓的背側進行研磨製程，以薄化半導體基材。接著，在晶圓上執行晶片單獨化製程，以將第一晶片區域與第二晶片區域分開。晶片單獨化製程切穿位於切割線區域上的模塑化合物層、鈍化層、互連結構以及半導體基材。
在其他實施方式中，封裝半導體裝置包含一 半導體基材，具有一第一側壁鄰接半導體基材之前側以及一第二側壁鄰接半導體基材之背側；一互連結構，位於半導體基材上，且包含一側壁鄰接半導體基材的第一側壁；一接觸墊，位於互連結構上；一鈍化層，位於互連結構上，並覆蓋接觸墊的一部分，且包含一側壁鄰接互連結構的側壁；一聚合物層，位於鈍化層上，且具有一開口暴露出接觸墊；一後鈍化互連結構，位於聚合物層上，且經由聚合物層的開口電性連接接觸墊；一凸塊，實體接觸後鈍化互 連結構；以及一模塑化合物層，位於後鈍化互連結構上，且圍繞凸塊的下部。模塑化合物層覆蓋半導體基材的第一側壁、互連結構的側壁以及鈍化層的側壁。
本說明書所揭露之實施例，對於任何在本領 域熟悉此技藝者，將很快可以理解上述之優點。在閱讀完說明書內容後，任何在本領域熟悉此技藝者，得以廣義之方式作適當的更動和替換。雖然各種實施方式的特徵體現在請求項之間的某些組合，可以預期的是，這些特徵可以被設置成任何組合及順序。因此，本發明之保護範圍當視後附之請求項及其均等範圍所界定者為準。
300‧‧‧流程圖
302、304、306、308、310‧‧‧步驟

Claims (20)

  1. 一種形成封裝半導體裝置之方法，包含：接收一晶圓，其包含一第一晶片區域、一第二晶片區域以及位於該第一晶片區域與該第二晶片區域之間的一切割線區域，其中該晶圓包含位於一半導體基材上的一互連結構、在該互連結構上的多個接觸墊、一鈍化層位於互連結構上並覆蓋所述多個接觸墊、一保護層位於該鈍化層上、多個後鈍化互連(PPI)結構位於該保護層上並電性連接所述多個接觸墊、以及至少一凸塊實體上接觸所述多個後鈍化互連結構中的至少一個；在晶圓上進行一第一切割製程，以形成一溝槽，貫穿該鈍化層、該互連結構以及位於該切割線區域中之該半導體基材的一部分；形成一模塑化合物層於該晶圓的一前側上，以覆蓋保護層和後鈍化互連結構，並填充該溝槽及圍繞該至少一凸塊；在該晶圓的一背側進行一研磨製程，以薄化該半導體基材；以及在該晶圓上執行一第二切割製程，以將該第一晶片區域與該第二晶片區域分開，其中該第二切割製程切穿該溝槽中的該模塑化合物層以及溝槽之下的半導體基材。
  2. 如請求項1所述的方法，其中該第一切割製程包含一雷射切割製程，以及該第二切割製程包含一機械鋸切製程。
  3. 如請求項2所述的方法，其中該第一切割 製程形成該溝槽之一彎曲側壁部。
  4. 如請求項3所述的方法，其中該彎曲側壁部包含一粗糙表面。
  5. 如請求項2所述的方法，其中該第二切割製程切穿該溝槽下方的該半導體基材，以形成一實質上垂直的側壁。
  6. 如請求項1所述的方法，其中該第一切割製程包含刀片鋸切製程，並且該第二切割製程包含一刀片鋸切製程。
  7. 如請求項6所述的方法，其中該第一切割製程形成該溝槽之一實質上垂直的側壁部。
  8. 如請求項6所述的方法，其中該第二切割製程切穿該溝槽下方的該半導體基材，以形成一實質上垂直的側壁。
  9. 如請求項1所述的方法，其中第一切割製程切穿該切割線區域中的保護層。
  10. 如請求項1所述的方法，其中該互連結構包含一低介電係數介電層和一金屬線，並且該第一切割製程切穿該切割線區域中的該低介電係數介電層以及該金屬線。
  11. 一種形成封裝半導體裝置之方法，包含：接收一晶圓，其包含一第一晶片區域、一第二晶片區域以及位於該第一晶片區域與該第二晶片區域之間的一切割線區域，其中該晶圓包含位於一半導體基材上的一互連結構、在該互連結構上的多個接觸墊、一鈍化層位於互連 結構上並覆蓋所述多個接觸墊、一保護層位於該鈍化層上、多個後鈍化互連(PPI)結構位於該保護層上並電性連接所述多個接觸墊、以及至少一凸塊實體接觸所述多個後鈍化互連結構中的至少一個；形成一模塑化合物層於該晶圓的一前側上，以覆蓋保護層和後鈍化互連結構，並圍繞該凸塊；在該晶圓的一背側進行一研磨製程，以薄化該半導體基材；以及在晶圓上執行一晶片單獨化製程，以將該第一晶片區域與該第二晶片區域分開，其中該晶片單獨化製程切穿位於該切割線區域上的該模塑化合物層、該鈍化層、該互連結構以及半導體基材。
  12. 如請求項11所述的方法，其中該晶片單獨化製程包含一雷射切割製程。
  13. 如請求項12所述的方法，其中該晶片單獨化製程切穿該模塑化合物層，以形成具有一向內彎曲的側壁。
  14. 如請求項11所述的方法，其中該晶片單獨化製程包含一雷射微射流切割製程。
  15. 如請求項14所述的方法，其中該晶片單獨化製程切穿該半導體基材，以形成一側壁以及該側壁上之多個波紋。
  16. 一種封裝半導體裝置，包含：一半導體基材，包含一第一側壁鄰接該半導體基材之一前側以及一第二側壁鄰接該半導體基材之一背側； 一互連結構，位於該半導體基材上，且包含一側壁鄰接該半導體基材的該第一側壁；一接觸墊，位於該互連結構上；一鈍化層，位於該互連結構上，並覆蓋該接觸墊的一部分，且包含一側壁鄰接該互連結構的該側壁；一聚合物層，位於該鈍化層上，且具有一開口暴露出該接觸墊；一後鈍化互連結構，位於該聚合物層上，且經由該聚合物層的該開口電性連接該接觸墊；一凸塊，實體接觸後鈍化互連結構；以及一模塑化合物層，位於該後鈍化互連結構上，且圍繞該凸塊的一下部；其中該模塑化合物層覆蓋該半導體基材的該第一側壁、該互連結構的該側壁以及該鈍化層的該側壁。
  17. 如請求項16所述的封裝半導體裝置，其中該模塑化合物層包含一側壁，對齊該半導體基材的該第二側壁。
  18. 如請求項16所述的封裝半導體裝置，其中該半導體基材的該第一側壁、該互連結構的該側壁以及該鈍化層的該側壁是以連續方式形成之彎曲的側壁。
  19. 如請求項16所述的封裝半導體裝置，其中該半導體基材的該第二側壁是實質上垂直的側壁。
  20. 如請求項16所述的封裝半導體裝置，其中該半導體基材的該第一側壁包含一粗糙表面。
TW103145536A 2014-01-24 2014-12-25 封裝半導體裝置以及形成封裝半導體裝置之方法 TWI588950B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461931425P 2014-01-24 2014-01-24
US14/448,932 US9559005B2 (en) 2014-01-24 2014-07-31 Methods of packaging and dicing semiconductor devices and structures thereof

Publications (2)

Publication Number Publication Date
TW201539678A true TW201539678A (zh) 2015-10-16
TWI588950B TWI588950B (zh) 2017-06-21

Family

ID=53679695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145536A TWI588950B (zh) 2014-01-24 2014-12-25 封裝半導體裝置以及形成封裝半導體裝置之方法

Country Status (2)

Country Link
US (1) US9559005B2 (zh)
TW (1) TWI588950B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621231B (zh) * 2016-12-13 2018-04-11 南茂科技股份有限公司 晶片封裝結構的製作方法與基板結構
TWI625993B (zh) * 2016-06-02 2018-06-01 欣興電子股份有限公司 線路板結構的製造方法
US10070536B2 (en) 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure
TWI689072B (zh) * 2015-10-29 2020-03-21 美商英特爾公司 針對用於半導體封裝的矽橋的傳導墊層之交替表面
TWI701773B (zh) * 2016-07-13 2020-08-11 台灣積體電路製造股份有限公司 晶片封裝結構及其製造方法
TWI713184B (zh) * 2016-05-18 2020-12-11 南韓商愛思開海力士有限公司 包含直通模製球連接體的半導體封裝以及其製造方法
TWI757127B (zh) * 2021-02-19 2022-03-01 南亞科技股份有限公司 製造半導體裝置的方法
TWI763564B (zh) * 2021-03-24 2022-05-01 台灣積體電路製造股份有限公司 半導體封裝及其形成方法
TWI778632B (zh) * 2021-03-26 2022-09-21 台灣積體電路製造股份有限公司 半導體封裝以及其製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
CN107516648B (zh) * 2016-06-15 2020-10-16 欣兴电子股份有限公司 线路板结构的制造方法
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
KR102399356B1 (ko) 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
DE102018106434B4 (de) 2017-06-30 2023-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US11121050B2 (en) * 2017-06-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
DE102017122650B4 (de) * 2017-09-28 2023-02-09 Infineon Technologies Ag Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
CN107611095A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107910295B (zh) * 2017-12-27 2023-12-05 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
KR102378837B1 (ko) 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
KR102600001B1 (ko) 2018-10-18 2023-11-08 삼성전자주식회사 스크라이브 레인을 포함하는 반도체 칩
US11532551B2 (en) * 2018-12-24 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with chamfered semiconductor device
KR20210022402A (ko) * 2019-08-20 2021-03-03 삼성전자주식회사 저유전율 절연층을 가지는 반도체 칩
US11322464B2 (en) * 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
CN112786435A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体结构及其制备方法
WO2021166963A1 (ja) * 2020-02-21 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 個片化方法
KR20210148743A (ko) 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
KR20220006931A (ko) * 2020-07-09 2022-01-18 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
KR20220070641A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 반도체 장치
US20220399234A1 (en) * 2021-06-15 2022-12-15 Nxp B.V. Semiconductor die singulation
WO2023058510A1 (ja) * 2021-10-08 2023-04-13 三星ダイヤモンド工業株式会社 半導体装置
CN116994967A (zh) * 2023-08-31 2023-11-03 荣耀终端有限公司 芯片及其制备方法、电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US7160756B2 (en) * 2004-10-12 2007-01-09 Agency For Science, Techology And Research Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
US7863742B2 (en) * 2007-11-01 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Back end integrated WLCSP structure without aluminum pads
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8048778B1 (en) * 2010-12-10 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of dicing a semiconductor structure
US9275924B2 (en) * 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689072B (zh) * 2015-10-29 2020-03-21 美商英特爾公司 針對用於半導體封裝的矽橋的傳導墊層之交替表面
TWI713184B (zh) * 2016-05-18 2020-12-11 南韓商愛思開海力士有限公司 包含直通模製球連接體的半導體封裝以及其製造方法
TWI625993B (zh) * 2016-06-02 2018-06-01 欣興電子股份有限公司 線路板結構的製造方法
US10070536B2 (en) 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure
TWI701773B (zh) * 2016-07-13 2020-08-11 台灣積體電路製造股份有限公司 晶片封裝結構及其製造方法
TWI621231B (zh) * 2016-12-13 2018-04-11 南茂科技股份有限公司 晶片封裝結構的製作方法與基板結構
TWI757127B (zh) * 2021-02-19 2022-03-01 南亞科技股份有限公司 製造半導體裝置的方法
TWI763564B (zh) * 2021-03-24 2022-05-01 台灣積體電路製造股份有限公司 半導體封裝及其形成方法
US11854927B2 (en) 2021-03-24 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming same
TWI778632B (zh) * 2021-03-26 2022-09-21 台灣積體電路製造股份有限公司 半導體封裝以及其製造方法

Also Published As

Publication number Publication date
US9559005B2 (en) 2017-01-31
US20150214077A1 (en) 2015-07-30
TWI588950B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US10964667B2 (en) Stacked integrated circuit structure and method of forming
US10854567B2 (en) 3D packages and methods for forming the same
US10847383B2 (en) Stacked semiconductor devices and methods of forming same
CN110660766B (zh) 半导体器件和形成半导体器件的方法
KR101817839B1 (ko) 팬아웃 상호 접속 구조 및 그 형성 방법
TWI550787B (zh) 晶粒中的環狀結構
TWI525720B (zh) 半導體裝置及其形成方法
US10068844B2 (en) Integrated fan-out structure and method of forming
US9786514B2 (en) Semiconductor package with sidewall-protected RDL interposer
TWI533422B (zh) 半導體裝置及其製造方法
TW201824483A (zh) 封裝結構的形成方法
KR20130061037A (ko) 칩-온-웨이퍼 구조 및 이를 제조하는 방법
US11043481B2 (en) Method of manufacturing semiconductor package structure
US20230013491A1 (en) Package and method of manufacturing the same