JP6254509B2 - 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 - Google Patents
電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 Download PDFInfo
- Publication number
- JP6254509B2 JP6254509B2 JP2014226537A JP2014226537A JP6254509B2 JP 6254509 B2 JP6254509 B2 JP 6254509B2 JP 2014226537 A JP2014226537 A JP 2014226537A JP 2014226537 A JP2014226537 A JP 2014226537A JP 6254509 B2 JP6254509 B2 JP 6254509B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- sealing
- base material
- substrate
- support base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/20—Adhesives in the form of films or foils characterised by their carriers
- C09J7/22—Plastics; Metallised plastics
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/20—Adhesives in the form of films or foils characterised by their carriers
- C09J7/29—Laminated material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
- C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
- C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2400/00—Presence of inorganic and organic materials
- C09J2400/10—Presence of inorganic materials
- C09J2400/16—Metal
- C09J2400/163—Metal in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
また、前記支持基材付封止材により封止された封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、前記封止後半導体素子搭載基板及び前記封止後半導体素子形成ウエハを個片化した電磁波シールド性半導体装置を提供することを目的とする。
半導体素子を搭載した基板の半導体素子搭載面又は半導体素子を形成したウエハの半導体素子形成面を一括封止するための支持基材付封止材であって、
前記支持基材付封止材が、100MHz〜1,000MHzの範囲において20dB以上の電磁波シールド性を有する支持基材に、封止材として熱硬化性樹脂層を積層したものである電磁波シールド性支持基材付封止材を提供する。
半導体素子を搭載した基板の半導体素子搭載面又は半導体素子を形成したウエハの半導体素子形成面を一括封止するための支持基材付封止材であって、
前記支持基材付封止材が、100MHz〜1,000MHzの範囲において20dB以上、好ましくは30dB以上の電磁波シールド性を有する支持基材に、封止材として熱硬化性樹脂層を積層した電磁波シールド性支持基材付封止材である。
以下、本発明の支持基材付封止材の有する支持基材及び熱硬化性樹脂層について詳述する。
本発明の電磁波シールド性を有する支持基材付封止材に用いられる支持基材の電磁波シールド性は、100MHz〜1,000MHzの範囲において20dB以上である。下記測定方法で試験した。
測定方法:KEC法(KEC:関西電子工業振興センターの略称)
測定条件:測定周波数 ;100MHz〜1,000MHz
発信部と受信部の距離;10mm
試験室の温湿度 ;20℃/65%RH
本発明の電磁波シールド性支持基材付封止材の支持基材は、電磁波シールド性を有する。電磁波シールド性を有する支持基材として下記に示すように電磁波シールド性を有する樹脂を含有するもの、樹脂と繊維基材を含有し、それらのいずれか一方もしくは両方が電磁波シールド性を有するもの、金属からなる層を含有するもの、及びこれらの組み合わせからなるものがある。
[電磁波シールド性を有する樹脂]
本発明の電磁波シールド性支持基材付封止材の支持基材としては、電磁波シールド性を有する樹脂を含有するものを一例として挙げることができる。電磁波シールド性を有する樹脂とは、熱硬化性樹脂に電磁波シールド性を付与する充填材を配合したもので、例えば導電性フィラーとしてAu、Ag、Ni、Cu、ステンレス、カーボンブラック、グラファイト、酸化チタン−酸化スズ系、導電性亜鉛華、Au−Ag複合系、Ni−Ag複合系、Agコートガラスビーズ、カーボンバルーンなどの粉体や、ステンレスフレーク、ニッケルフレーク、アルミニウムフレークなどのフレーク状の金属、また炭素繊維、アルミニウムリボン、アルミニウムコートガラスファイバー、金属繊維などの導電性繊維の短繊維などが挙げられる。透磁性フィラーとしてパーマロイ、ミューメタル、Moパーマロイ、スーパーマロイ、センダストなどの合金、Mn−Zn、Ni−Zn系や扁平なFe−Al−Si合金粉末等のフェライト系の粉体が例示できる。
特に、カーボンブラック、炭素繊維のミルドファイバー、Agコートガラスビーズ、AuコートCuなどの導電性フィラーを配合したものが好ましい。
以下詳細に説明する。
エポキシ樹脂としては、特に制限はされないが、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、3,3’,5,5’−テトラメチル−4,4’−ビフェノール型エポキシ樹脂又は4,4’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温(25℃)で固体や液状の公知のエポキシ樹脂が挙げられる。また、必要に応じて、上記以外のエポキシ樹脂を一定量併用することができる。
シリコーン樹脂としては、熱硬化性のシリコーン樹脂等が使用可能である。特に、付加硬化型シリコーン樹脂組成物が望ましい。付加硬化型シリコーン樹脂組成物としては、(A)非共役二重結合を有する有機ケイ素化合物、(B)オルガノハイドロジェンポリシロキサン、及び(C)白金系触媒を必須成分とするものが特に好ましい。以下、これら(A)〜(C)成分について説明する。
非共役二重結合を有する有機ケイ素化合物は、シリコーン樹脂組成物のベースポリマー(主剤)として作用するものであり、この(A)成分としては、下記一般式(1)で示されるオルガノポリシロキサンが例示できる。
R1’R2’R3’SiO−(R4’R5’SiO)a−(R6’R7’SiO)b−SiR1’R2’R3’ ・・・(1)
(式中、R1’は非共役二重結合含有一価炭化水素基を示し、R2’〜R7’はそれぞれ同一又は異種の一価炭化水素基を示し、a及びbは0≦a≦500、0≦b≦250、かつ0≦a+b≦500を満たす整数である。)
(B)成分としては、一分子中にケイ素原子に結合した水素原子(SiH基)を2個以上有するオルガノハイドロジェンポリシロキサンが好ましい。一分子中にケイ素原子に結合した水素原子(SiH基)を2個以上有するオルガノハイドロジェンポリシロキサンであれば、架橋剤として作用し、(B)成分中のSiH基と(A)成分のビニル基、アルケニル基等の非共役二重結合含有基とが付加反応することにより、硬化物を形成することができる。
(C)成分には、白金系触媒が用いられる。白金系触媒としては、例えば塩化白金酸、アルコール変性塩化白金酸、キレート構造を有する白金錯体等が挙げられる。これらは1種単独でも、2種以上の組み合わせでも使用することができる。
前記混成樹脂に含まれるエポキシ樹脂とシリコーン樹脂としては、前述のエポキシ樹脂と前述のシリコーン樹脂が挙げられる。
シアネートエステル樹脂の成分としては、(A’)シアネートエステル化合物又はそのオリゴマーのシアネート基1モルに対して、(B’)フェノール化合物又はジヒドロキシナフタレンもしくは両方の水酸基を0.05〜0.4モルの割合で配合した樹脂組成物を好ましく用いることができる。以下、(A’)成分及び(B’)成分について説明する。
(シアネートエステル化合物又はそのオリゴマー)
本発明で用いるシアネートエステル樹脂の(A’)成分として、下記一般式(2)で示されるシアネートエステル化合物又はそのオリゴマーを好ましく用いることができる。
本発明で用いるシアネートエステル樹脂は、硬化剤として(B’)成分を含有するものであることが好ましい。一般に、シアネートエステル化合物の硬化剤や硬化触媒としては、金属塩、金属錯体や活性水素を持つフェノール性水酸基や一級アミン類などが用いられるが、本発明では、フェノール化合物やジヒドロキシナフタレン化合物といったものが好適に用いられる。
(B’)成分として、下記一般式(3)で示される1分子中に2個以上の水酸基を持つフェノール化合物を好ましく用いることができる。
融点が130℃の1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレンは非常に反応性が高く、少量でシアネート基の環化反応を促進する。融点が200℃以上の1,5−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレンは比較的反応が抑制される。
本発明の電磁波シールド性支持基材付封止材の支持基材としては、繊維基材と熱硬化性樹脂とを含有するものであり、それらのいずれか一方もしくは両方が電磁波シールド性を有する支持基材を一例として挙げることができる。この支持基材の組み合わせとして、下記に示すように、電磁波シールド性を有さない樹脂、または電磁波シールド性を有する樹脂、及び、電磁波シールド性を有さない繊維基材、または電磁波シールド性を有する繊維基材の組み合わせからなるものがある。
電磁波シールド性を有さない樹脂としては、前述したエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂が例示され、通常半導体素子の封止基材に使用される熱硬化性の樹脂であれば特に制限はされない。
電磁波シールド性を有する樹脂としては、前述したエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂に前記電磁波シールド性を付与する充填材を配合したものが例示される。
繊維基材として使用することができるものとしては、例えば炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等が例示され、製品特性に応じていかなるものも使用することができる。
また、電磁波シールド性を有する支持基材を有利に作製することから、最も好ましい繊維基材は導電性を有する繊維基材である。
このうちの繊維基材への有機ケイ素化合物の塗布方法としては、一般的なガラス繊維への塗布方法(コーティング方式)が適用できる。代表的なコーティング方式としては、ダイレクトグラビアコーター、チャンバードクターコーター、オフセットグラビアコーター、一本ロールキスコーター、リバースキスコーター、バーコーター、リバースロールコーター、スロッタダイ、エアードクターコーター、正回転ロールコーター、ブレードコーター、ナイフコーター、含浸コーター、MBコーター、MBリバースコーターなどがある。中でもダイレクトグラビアコーター、オフセットコーター、含浸コーター塗布方式が本発明の支持基材の製造には好ましい。
これら縮合触媒の中では、有機チタン化合物が特に好ましい。
上記繊維基材のうち特に、電磁波シールド性を有する繊維基材として使用することができるものとしては、例えば炭素繊維、炭素繊維の金属コート繊維、金属繊維やAgコートナイロン繊維等の導電性繊維がある。また、ガラス繊維、石英ガラス繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等の絶縁性繊維の表面にAgコートやNiコートした導電性繊維やCu合金、Fe系合金、SUSなどの繊維が、十分な電磁波シールド性が得られる好ましい繊維基材である。
本発明の支持基材は、金属からなる層を有する支持基材であることが好ましい。金属からなる層とは、例えば、金属箔、金属板、金属含有ペーストまたは金属メッキ等が挙げられるが、これらに限定されるものではない。特に、金属箔を用いることで、支持基材の可撓性が維持された電磁波シールド性支持基材付封止材を得ることができる。一方、金属板を用いることで、基板の放熱性が高まり、電磁波シールド性とともに高耐熱性の基板を得ることができる。また、金属メッキを用いることで、金属層の厚みが制御された電磁波シールド性支持基材付封止材を得ることができる。
前述した1から3の組み合わせからなる支持基材であれば、特に優れた電磁波シールド性を有する支持基材を得ることができる。
本発明の電磁波シールド性支持基材付封止材は熱硬化性樹脂層を有し、その熱硬化性樹脂層は未硬化あるいは半硬化であるものが好ましい。該熱硬化性樹脂層は前記支持基材の片面上に積層した、封止材に相当する熱硬化性樹脂層からなるものである。前記熱硬化性樹脂層は、半導体素子を封止するための樹脂層となる。
エポキシ樹脂としては、特に制限はされないが、前記エポキシ樹脂からなる熱硬化性樹脂層は、半導体素子を封止する樹脂層となることから、塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、イオン交換水50mlに試料10gを添加し、密封して120℃のオーブン中に20時間静置した後、加熱抽出する方法を挙げることができ、120℃での抽出でいずれのイオンも10ppm以下であることが望ましい。
シリコーン樹脂としては、熱硬化性の付加硬化型シリコーン樹脂等が使用可能である。前記付加硬化型シリコーン樹脂からなる熱硬化性樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂と同様であり、120℃での抽出でいずれのイオンも10ppm以下であることが望ましい。
エポキシ樹脂とシリコーン樹脂からなる混成樹脂としては、前述のエポキシ樹脂と前述のシリコーン樹脂が挙げられる。前記混成樹脂からなる熱硬化性樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂及びシリコーン樹脂と同様であり、120℃での抽出でいずれのイオンも10ppm以下であることが望ましい。
シアネートエステル樹脂としては、前述のシアネートエステル樹脂が挙げられる。前記シアネートエステル樹脂からなる熱硬化性樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂及びシリコーン樹脂及びそれらからなる混成樹脂と同様であり、120℃での抽出でいずれのイオンも10ppm以下であることが望ましい。
本発明の電磁波シールド性支持基材付封止材の熱硬化性樹脂層は無機充填材を含むことができ、無機充填材としては、従来知られている各種の無機充填材を用いることができる。具体的には、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。これら無機充填材の平均粒径や形状は特に限定されない。
本発明の電磁波シールド性支持基材付封止材の断面図の一例を図1に示す。
本発明の電磁波シールド性支持基材付封止材10は、電磁波シールド性を有する支持基材1と、該支持基材の片面上に、封止材に相当する熱硬化性樹脂層2を積層したものとを有するものである。
電磁波シールド性支持基材を使用して本発明の電磁波シールド性支持基材付封止材を作製する方法としては、例えば電磁波シールド性支持基材1の片面上に、室温で固体のエポキシ熱硬化性樹脂やシリコーン付加硬化型熱硬化性樹脂等を加熱しながら加圧成形する方法やエポキシ樹脂組成物にアセトン等の極性溶剤を適量添加することで液状化し印刷やディスペンス等で薄膜を形成し、溶剤を減圧下で加熱するなどの方法で除去することで、均一に電磁波シールド性支持基材の片面上に熱硬化性樹脂層2を形成することができる。また、支持基材の表面にプラズマ処理が施されたものを使用すると、支持基材と熱硬化性樹脂層との濡れ性、接着性、密着性が向上することから更に好ましい。また、コロナ処理も効果がある。
本発明の電磁波シールド性支持基材付封止材を用いて、半導体素子を搭載した基板の半導体素子搭載面、及び半導体素子を形成したウエハの半導体素子形成面を一括封止することができる。半導体素子を搭載した基板としては、例えば図2(a)中の一個以上の半導体素子3を接着剤4で無機、金属あるいは有機基板5上に搭載した基板が挙げられる。また、半導体素子を形成したウエハとしては、例えば図2(b)中のウエハ7上に半導体素子6が形成されたウエハが挙げられる。なお、前記半導体素子を搭載した基板とは、半導体素子を搭載し配列等した半導体素子アレイを含むものである。
本発明の電磁波シールド性支持基材付封止材により封止された封止後半導体素子搭載基板及び封止後半導体素子形成ウエハの断面図の一例を図2(a)及び(b)に示す。本発明の封止後半導体素子搭載基板11は、前記支持基材付封止材10の熱硬化性樹脂層2(図1参照)により、半導体素子3を搭載した基板5の半導体素子搭載面を被覆し、前記熱硬化性樹脂層2(図1参照)を加熱、硬化することで硬化後の熱硬化性樹脂層2’とし、前記電磁波シールド性支持基材付封止材10により一括封止されたものである(図2(a))。また、本発明の封止後半導体素子形成ウエハ12は、前記電磁波シールド性支持基材付封止材10の熱硬化性樹脂層2(図1参照)により半導体素子6を形成したウエハ7の半導体素子形成面を被覆し、前記熱硬化性樹脂層2(図1参照)を加熱、硬化することで硬化後の熱硬化性樹脂層2’とし、前記支持基材付封止材10により一括封止されたものである(図2(b))。
本発明の半導体装置の一例を図3(a)、(b)に示す。本発明の半導体装置13、14は前記封止後半導体素子搭載基板11(図2参照)又は前記封止後半導体素子形成ウエハ12(図2参照)をダイシングして、個片化したものである。このように、耐熱性や電気絶縁性、耐光性、耐湿性等の信頼性に優れる電磁波シールド性支持基材付封止材により封止され、かつ基板やウエハの反り、基板からの半導体素子3の剥離が抑制された封止後半導体素子搭載基板11(図2参照)又は封止後半導体素子形成ウエハ12(図2参照)をダイシングし、個片化して作製された半導体装置13、14は高品質な半導体装置となる。
封止後半導体素子搭載基板11(図2(a)参照)をダイシングして個片化した場合、半導体装置13は基板5上に接着剤4を介して半導体素子3が搭載され、その上から硬化後の熱硬化性樹脂層2’と支持基材1からなる電磁波シールド性支持基材付封止材10により封止された半導体装置となる(図3(a))。また、前記封止後半導体素子形成ウエハ12(図2(b)参照)をダイシングして個片化した場合、半導体装置14はウエハ7に半導体素子6が形成され、その上から硬化後の熱硬化性樹脂層2’と支持基材1からなる電磁波シールド性支持基材付封止材10により封止された半導体装置となる(図3(b))。
本発明の電磁波シールド性支持基材付封止材を用いた半導体装置の製造方法を、一態様として以下のように例示できる。
前記電磁波シールド性支持基材付封止材の熱硬化性樹脂層により半導体素子を搭載した基板の半導体素子搭載面、又は半導体素子を形成したウエハの半導体素子形成面を被覆する被覆工程、
前記熱硬化性樹脂層を加熱、硬化することで、前記半導体素子を搭載した基板の半導体素子搭載面又は前記半導体素子を形成したウエハの半導体素子形成面を一括封止し、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハとする封止工程、及び
該封止後半導体素子搭載基板又は該封止後半導体素子形成ウエハをダイシングして個片化することで、半導体装置を製造する個片化工程を有することで半導体装置を製造することができる。
以下、図4を用いて本発明の半導体装置の製造方法の一例について説明する。
被覆工程は、電磁波シールド性支持基材1と熱硬化性樹脂層2を有する電磁波シールド性支持基材付封止材10の熱硬化性樹脂層2により、接着剤4を介して半導体素子3を搭載した基板5の半導体素子搭載面、又は半導体素子(不図示)を形成したウエハ(不図示)の半導体素子形成面を被覆する工程である(図4(A))。
封止工程は、前記電磁波シールド性支持基材付封止材10の熱硬化性樹脂層2を加熱、硬化して硬化後の熱硬化性樹脂層2’とすることで、前記半導体素子3を搭載した基板5の半導体素子搭載面又は前記半導体素子(不図示)を形成したウエハ(不図示)の半導体素子形成面を一括封止し、封止後半導体素子搭載基板11又は封止後半導体素子形成ウエハ(不図示)とする工程である(図4(B))。
個片化工程は、前記封止後半導体素子搭載基板11又は前記封止後半導体素子形成ウエハ(不図示)をダイシングし、個片化することで、半導体装置13、14(図3(b)参照)を製造する工程である(図4(C)、(D))。
PhSiCl3で示されるオルガノシラン:27mol、ClMe2SiO(Me2SiO)33SiMe2Cl:1mol、MeViSiCl2:3molをトルエン溶媒に溶解後、水中に滴下し、共加水分解し、更に水洗、アルカリ洗浄にて中和、脱水後、溶剤をストリップし、非共役二重結合を有する有機ケイ素化合物(A1)を合成した。
この化合物は、構成する単位の構成比が式:[PhSiO3/2]0.27[−SiMe2O−(Me2SiO)33−SiMe2O−]0.01[MeViSiO2/2]0.03で示される。この化合物の重量平均分子量は62,000、融点は60℃であった。なお、ここで組成式中のViは(−C=C)で示されるビニル基を示す。
PhSiCl3で示されるオルガノシラン:27mol、ClMe2SiO(Me2SiO)33SiMe2Cl:1mol、MeHSiCl2:3molをトルエン溶媒に溶解後、水中に滴下し、共加水分解し、更に水洗、アルカリ洗浄にて中和、脱水後、溶剤をストリップし、オルガノハイドロジェンポリシロキサン(B1)を合成した。
この樹脂は、構成する単位の構成比が式:[PhSiO3/2]0.27[−SiMe2O−(Me2SiO)33−SiMe2O−]0.01[MeHSiO2/2]0.03で示される。この樹脂の重量平均分子量は58,000、融点は58℃であった。
有機ケイ素化合物として、3−アミノプロピルトリメトキシシラン(商品名:KBM−903、信越化学工業製)を用いて、300メッシュSUS金網(メッシュ/2.54cm;300、目開き;55μm、開口率;42%、線径;30μm、厚さ;70μm)に含浸させ、100℃×10分で加熱乾燥させた。その後100℃×1時間及び200℃×1時間加熱処理して電磁波シールド性支持基材(1−a)を作製した。
この支持基材の電磁波シールド性について、以下の結果が得られた。
測定結果: 100MHz 60dB
300MHz 48dB
500MHz 45dB
1,000MHz 32dB
電磁波シールド性があることが認められた。
クレゾールノボラック型エポキシ樹脂(EOCN1020 日本化薬製)60質量部、フェノールノボラック樹脂(H−4 群栄化学製)30質量部をプラネタリ−ミキサ−にてMEK(メチルエチルケトン)400質量部に溶解後、さらに表面処理煙霧質シリカ15質量部と平均粒径5.89μmの10%AgコートCu粉(福田金属箔粉工業(株)製)を500質量部、イミダゾ−ル触媒(2E4MZ 四国化成工業製)0.6質量部、シランカップリング剤(KBM−403、信越化学工業製)0.5質量部を添加して十分撹拌させてエポキシ樹脂組成物のMEK分散液を得た。
この支持基材の電磁波シールド性について、以下の結果が得られた。
測定結果: 100MHz 62dB
300MHz 50dB
500MHz 45dB
1,000MHz 33dB
電磁波シールド性があることが認められた。
前述の非共役二重結合を有する有機ケイ素化合物(A1):50質量部、オルガノハイドロジェンポリシロキサン(B1):50質量部、反応抑制剤としてアセチレンアルコール系のエチニルシクロヘキサノール:0.2質量部、塩化白金酸のオクチルアルコール変性溶液:0.1質量部を加えた組成物に対して、さらに表面処理煙霧質シリカ15質量部と平均粒径22μmの8%Agコートガラスビーズ(ポッターズ・バロティーニ(株)製)を300質量部加え60℃に加温したプラネタリーミキサーでよく撹拌し、シリコーン樹脂組成物を調製した。この組成物は、室温(25℃)で固体であった。
この支持基材の電磁波シールド性について、以下の結果が得られた。
測定結果: 100MHz 60dB
300MHz 50dB
500MHz 47dB
1,000MHz 35dB
電磁波シールド性があることが認められた。
調製例1で得られた電磁波シールド性支持基材の片面にシリコーン樹脂製接着剤(製品名:KE−109、信越化学工業(株)製)を塗布し、Cu箔(福田金属製、厚さ:18μm)を貼り合わせて、熱プレス機にて150℃で30分間加圧成型し、更にこれを150℃で1時間二次硬化させて、有機ケイ素化合物処理SUS金網支持基材/シリコーン樹脂製接着剤/Cu箔の3層構造からなる封止材の反対面にCu箔層を有する電磁波シールド性支持基材(4−a)を得た。
この支持基材の電磁波シールド性について、以下の結果が得られた。
測定結果: 100MHz 65dB
300MHz 55dB
500MHz 50dB
1,000MHz 38dB
電磁波シールド性があることが認められた。
半導体素子搭載の有機樹脂基板:厚み100μm、縦240mm、横240mmのBT(ビスマレイミドトリアジン)樹脂基板(線膨張係数:10ppm/℃)に、7.3mm×7.3mm角のチップが168個搭載可能となるようにCu配線を形成したもの(フルエリア部パッド:パッド径100μm、パッドピッチ300μm ペリフェラル部リード:リード幅20μm、リードピッチ80μm)を準備した。この基板のCu配線形成面に、Cuピラー高さ30μm+SnAg15μmを上記配線に接続可能となるように配置した厚み100μm、7.3mm×7.3mm角のシリコンチップを168個フリップチップボンディングした。接続後にチップと基板の間に形成された空間の高さはおよそ48μmであった。
[熱硬化性樹脂層の樹脂組成物の調製]
クレゾールノボラック型エポキシ樹脂(EOCN1020 日本化薬製)60質量部、フェノールノボラック樹脂(H−4 群栄化学製)30質量部、平均粒径0.6μm、粒径10μm以上が0.08質量%の球状シリカ350質量部、触媒TPP(トリフェニルホスフィン)0.8質量部、シランカップリング剤KBM−403(γ−グリシドキシプロピルトリメトキシシラン、信越化学工業製)0.5質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練して厚み約150μmのシート状に成形し冷却した。
前記調製例1で作製した電磁波シールド性支持基材(1−a)を230mm×230mmに切り出し、アルゴンプラズマ処理した。上記支持基材の片側に、上記エポキシ樹脂組成物からなるシートを積層させ、該エポキシ樹脂組成物積層面にフッ素樹脂処理を施したPETフィルム(剥離フィルム)を積層した。この積層物を50℃で圧着して、厚さ150μmのエポキシ樹脂組成物からなる熱硬化性樹脂層を電磁波シールド性支持基材(1−a)の片面上に形成した電磁波シールド性支持基材付封止材(1−b)を作製した。
上記で作製した電磁波シールド性支持基材付封止材(1−b)を用いて上記半導体素子を搭載した基板を、真空ラミネーション装置(ニチゴーモートン社製)を用いて封止した。予め上下プレート温度を150℃に設定し、上記半導体素子搭載基板を設置し、その上に剥離フィルムを除去した電磁波シールド性支持基材付封止材(1−b)の熱硬化性樹脂層であるエポキシ樹脂組成物層が半導体素子搭載面上に載置されるようにして下側プレート上に設置した。続いて下側プレートを上昇させて上側プレートと密着させることで形成された真空チャンバー内を減圧して50Paとした後、上側プレートとダイアフラムラバーの間を大気開放すると共に0.5MPaの圧縮空気を送り込んで、5分間加圧成形した。成形後180℃で4時間ポストキュアして封止後半導体素子搭載基板(1−c)を得た。この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、16mm×16mm角の半導体装置を製造した。
支持基材として、調製例1で作製した電磁波シールド性支持基材(1−a)の代わりに調製例2で作製した電磁波シールド性支持基材(2−a)を用いた以外は実施例1と同様にして、電磁波シールド性支持基材付封止材(2−b)を作製した。さらに該電磁波シールド性支持基材付封止材を用いて上記半導体素子を搭載した基板を封止し、封止後半導体素子搭載基板(2−c)を得た。この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、16mm×16mm角の半導体装置を製造した。
[熱硬化性樹脂層の樹脂組成物の作製]
前述の非共役二重結合を有する有機ケイ素化合物(A1):50質量部、オルガノハイドロジェンポリシロキサン(B1):50質量部、反応抑制剤としてアセチレンアルコール系のエチニルシクロヘキサノール:0.2質量部、塩化白金酸のオクチルアルコール変性溶液:0.1質量部を加えた組成物に対して、さらに平均粒径5μmの球状シリカを350質量部加え60℃に加温したプラネタリーミキサーでよく撹拌し、シリコーン樹脂組成物を調製した。この組成物は、室温(25℃)で固体であった。
前記調製例3で作製した電磁波シールド性支持基材(3−a)を230mm×230mmに切り出し、アルゴンプラズマ処理した。次いで上記シリコーン樹脂組成物を、前記電磁波シールド性支持基材とフッ素樹脂コートしたPETフィルム(剥離フィルム)との間に挟み、熱プレス機を用いて80℃で5tの圧力下で5分間圧縮成型を行い、厚さ150μmのシリコーン樹脂組成物からなる熱硬化性樹脂層を支持基材の片面上に形成した電磁波シールド性支持基材付封止材(3−b)を作製した。
上記で作製した電磁波シールド性支持基材付封止材(3−b)を用いて上記半導体素子を搭載した基板を、真空ラミネーション装置(ニチゴーモートン社製)を用いて封止した。予め上下プレート温度を130℃に設定し、上記半導体素子搭載基板を設置し、その上に剥離フィルムを除去した電磁波シールド性支持基材付封止材(3−b)の熱硬化性樹脂層であるシリコーン樹脂組成物層が半導体素子搭載面上に載置されるようにして下側プレート上に設置した。続いて下側プレートを上昇させて上側プレートと密着させることで形成された真空チャンバー内を減圧して50Paとした後、上側プレートとダイアフラムラバーの間を大気開放すると共に0.5MPaの圧縮空気を送り込んで、5分間加圧成形した。成形後150℃で2時間ポストキュアして封止後半導体素子搭載基板(3−c)を得た。この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、16mm×16mm角の半導体装置を製造した。
支持基材として、調製例1の電磁波シールド性支持基材(1−a)の代わりに調製例4の電磁波シールド性支持基材(4−a)を用いた以外は実施例1と同様にして、Cu箔層の反対面に上記エポキシ樹脂組成物層を形成した電磁波シールド性支持基材付封止材(4−b)を作製した。さらに前記電磁波シールド性支持基材付封止材を用いて上記半導体素子を搭載した基板を封止し、封止後半導体素子搭載基板(4−c)を得た。この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、16mm×16mm角の半導体装置を製造した。
[封止用シートの作製]
実施例1と同様に調製したエポキシ樹脂組成物を用いて、厚み約220μmのシート状に成形し、エポキシ樹脂のみからなる封止用シート(5−b)を作製した。成形後、230mm×230mmに切断した。
上記で作製した封止用シート(5−b)を用いて上記半導体素子を搭載した基板を、真空ラミネーション装置(ニチゴーモートン社製)を用いて封止した。その際上下プレート温度を150℃に設定した。成形後のポストキュアを180℃で4時間として封止後半導体素子搭載基板(5−c)を得た。この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、16mm×16mm角の半導体装置を製造した。
[封止用シートの作製]
実施例3で調製したシリコーン樹脂組成物を用い、PETフィルム(加圧用ベースフィルム)とフッ素樹脂コートしたPETフィルム(剥離フィルム)との間に挟み、熱プレス機を用いて80℃で5tの圧力下で5分間圧縮成型を行い、厚さ300μmのシート状に成形し、シリコーン樹脂のみからなる封止用シート(6−b)を作製した。成形後、230mm×230mmに切断した。
上記で作製した封止用シート(6−b)を用いて上記半導体素子を搭載した基板を、真空ラミネーション装置(ニチゴーモートン社製)を用いて封止した。予め上下プレート温度を130℃に設定し、上記半導体素子搭載基板を設置し、その上に剥離フィルムを除去したシリコーン樹脂組成物のみからなる封止用シート(6−b)を積層した。その後、PETフィルム(加圧用ベースフィルム)も剥離した後、プレートを閉じ5分間加圧成形することで硬化封止した。硬化封止後、150℃で2時間ポストキュアして、封止後半導体素子搭載基板(6−c)を得た。この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、16mm×16mm角の半導体装置を製造した。
2’…硬化後の熱硬化性樹脂層、 3…半導体素子、 4…接着剤、 5…基板、
6…半導体素子、 7…ウエハ、 10…電磁波シールド性支持基材付封止材、
11…封止後半導体素子搭載基板、 12…封止後半導体素子形成ウエハ、
13…半導体装置、 14…半導体装置、 15…表面コート層、
16…絶縁層、 17…金属からなる層、 18…支持基材
Claims (5)
- 半導体素子を搭載した基板の半導体素子搭載面又は半導体素子を形成したウエハの半導体素子形成面を一括封止するための支持基材付封止材であって、
前記支持基材付封止材が、100MHz〜1,000MHzの範囲において20dB以上の電磁波シールド性を有する支持基材に、封止材として熱硬化性樹脂層を積層したものであり、
前記支持基材が、樹脂とシート状の繊維基材とを含有するものであり、それらの両方が電磁波シールド性を有するものであることを特徴とする電磁波シールド性支持基材付封止材。 - 前記支持基材が、金属からなる層を含有するものであることを特徴とする請求項1に記載の電磁波シールド性支持基材付封止材。
- 請求項1又は請求項2に記載の電磁波シールド性支持基材付封止材の有する熱硬化性樹脂層により半導体素子を搭載した基板の半導体素子搭載面を被覆し、前記熱硬化性樹脂層を加熱、硬化することで、前記電磁波シールド性支持基材付封止材により一括封止されたものであることを特徴とする封止後半導体素子搭載基板。
- 請求項1から請求項3のいずれか1項に記載の電磁波シールド性支持基材付封止材の有する熱硬化性樹脂層により半導体素子を形成したウエハの半導体素子形成面を被覆し、前記熱硬化性樹脂層を加熱、硬化することで、前記電磁波シールド性支持基材付封止材により一括封止されたものであることを特徴とする封止後半導体素子形成ウエハ。
- 請求項3に記載の封止後半導体素子搭載基板又は請求項4に記載の封止後半導体素子形成ウエハをダイシングして、個片化したものであることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014226537A JP6254509B2 (ja) | 2014-11-07 | 2014-11-07 | 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 |
US14/872,973 US9865518B2 (en) | 2014-11-07 | 2015-10-01 | Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014226537A JP6254509B2 (ja) | 2014-11-07 | 2014-11-07 | 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092275A JP2016092275A (ja) | 2016-05-23 |
JP6254509B2 true JP6254509B2 (ja) | 2017-12-27 |
Family
ID=55912849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014226537A Active JP6254509B2 (ja) | 2014-11-07 | 2014-11-07 | 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9865518B2 (ja) |
JP (1) | JP6254509B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013183671A1 (ja) * | 2012-06-08 | 2013-12-12 | 日立化成株式会社 | 半導体装置の製造方法 |
JPWO2016080333A1 (ja) * | 2014-11-21 | 2017-08-24 | 株式会社村田製作所 | モジュール |
US10124562B2 (en) * | 2015-10-07 | 2018-11-13 | Sekisui Chemical Co., Ltd. | Metal-coated nonwoven fabric with adhesive layer, process for producing metal-coated nonwoven fabric with adhesive layer, and covered core wire |
US10652996B2 (en) * | 2015-12-21 | 2020-05-12 | 3M Innovative Properties Company | Formable shielding film |
JP6724546B2 (ja) * | 2016-05-24 | 2020-07-15 | Tdk株式会社 | 電子部品パッケージ |
KR20230165396A (ko) * | 2016-05-25 | 2023-12-05 | 가부시끼가이샤 레조낙 | 봉지 구조체 및 그의 제조 방법, 및 봉지재 |
FR3053526B1 (fr) * | 2016-07-01 | 2018-11-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication collective de dispositifs electroniques et dispositif electronique |
JP6759857B2 (ja) * | 2016-08-25 | 2020-09-23 | 日立化成株式会社 | 封止材及び電子部品装置の製造方法 |
JP2018064054A (ja) * | 2016-10-14 | 2018-04-19 | 日立化成株式会社 | 封止材、及び、封止構造体の製造方法 |
JP6144440B1 (ja) * | 2017-01-27 | 2017-06-07 | 有限会社 ナプラ | 半導体封止用プリフォーム |
JP2018142611A (ja) * | 2017-02-27 | 2018-09-13 | 信越化学工業株式会社 | 半導体装置の製造方法 |
EP3690931A4 (en) * | 2017-09-29 | 2021-02-17 | Nagase ChemteX Corporation | PRODUCTION PROCESS OF AN ASSEMBLY STRUCTURE AND LAMINATE SHEET USED IN THE LATEST |
TWI787448B (zh) | 2018-02-01 | 2022-12-21 | 德商漢高股份有限及兩合公司 | 用於屏蔽系統級封裝組件免受電磁干擾的方法 |
JP7047893B2 (ja) * | 2018-02-15 | 2022-04-05 | 株式会社村田製作所 | 高周波モジュール |
JP2020013847A (ja) * | 2018-07-17 | 2020-01-23 | リンテック株式会社 | 電磁波吸収シート及び半導体装置 |
JP7265723B2 (ja) * | 2019-06-14 | 2023-04-27 | 東洋紡株式会社 | 硬化性樹脂組成物、無機基板積層体、及び、その製造方法 |
KR20220160675A (ko) * | 2020-03-31 | 2022-12-06 | 페이스 인터내셔널 코포레이션 | 전도 및 복사 방출, 및 민감성을 줄이기 위한 디바이스, 시스템, 및 방법 |
CN111343782B (zh) * | 2020-04-14 | 2021-04-27 | 京东方科技集团股份有限公司 | 柔性线路板组件、显示组件及显示装置 |
KR20210143586A (ko) * | 2020-05-20 | 2021-11-29 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 복수의 자성 금속 입자들을 포함하는 다층 테이프 및 전자 어셈블리 |
KR20220031233A (ko) * | 2020-09-04 | 2022-03-11 | 삼성전자주식회사 | 반도체 패키지 |
CN115820079A (zh) * | 2022-12-29 | 2023-03-21 | 常州市碳索新材料科技有限公司 | 一种石墨烯磁环粉末涂料及其制备方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
JPH09223761A (ja) | 1996-02-15 | 1997-08-26 | Nitto Denko Corp | 半導体装置およびその製造方法 |
JP3082905B2 (ja) | 1997-01-28 | 2000-09-04 | 富士通電装株式会社 | チップ・オン・ボード遮蔽構造およびその製造方法 |
JP3824742B2 (ja) | 1997-07-04 | 2006-09-20 | シチズン電子株式会社 | 電子回路のパッケージ構造 |
FI118127B (fi) * | 1999-03-04 | 2007-07-13 | Valtion Teknillinen | Sähköä johtava termoplastinen elastomeeri ja siitä valmistettu tuote |
DE10039125A1 (de) * | 2000-08-10 | 2002-02-21 | Colfirmit Rajasil Gmbh & Co Kg | Elektromagnetisches Absorbermaterial, Verfahren zu dessen Herstellung und dessen Verwendung |
JP2003273571A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 素子間干渉電波シールド型高周波モジュール |
JPWO2005069713A1 (ja) * | 2004-01-13 | 2007-12-27 | 大日本印刷株式会社 | 電磁波シールドシート及びその製造方法 |
JP2007220791A (ja) * | 2006-02-15 | 2007-08-30 | Nisshinbo Ind Inc | 導電性シートおよびその製造方法 |
TWI455874B (zh) * | 2008-09-29 | 2014-10-11 | Asahi Organic Chem Ind | 植物燒成物及電磁波遮蔽體 |
JP2010177520A (ja) * | 2009-01-30 | 2010-08-12 | Toshiba Corp | 電子回路モジュールおよびその製造方法 |
KR20120105485A (ko) * | 2009-12-02 | 2012-09-25 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | Rf 고투자율을 갖는 다층 emi 차폐 박막 |
US8823186B2 (en) | 2010-12-27 | 2014-09-02 | Shin-Etsu Chemical Co., Ltd. | Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus |
US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
JP5770662B2 (ja) | 2012-03-21 | 2015-08-26 | 信越化学工業株式会社 | 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法 |
JP2013206925A (ja) * | 2012-03-27 | 2013-10-07 | Nitto Denko Corp | 半導体基板、半導体装置、および、半導体装置の製造方法 |
CN104703790B (zh) * | 2012-10-02 | 2018-01-02 | 住友电木株式会社 | 物品和层叠体 |
WO2014054363A1 (ja) * | 2012-10-02 | 2014-04-10 | 住友ベークライト株式会社 | 積層体および複合体 |
TW201519400A (zh) * | 2013-11-06 | 2015-05-16 | 矽品精密工業股份有限公司 | 半導體封裝件 |
US9559005B2 (en) * | 2014-01-24 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging and dicing semiconductor devices and structures thereof |
US10157855B2 (en) * | 2015-06-03 | 2018-12-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device including electric and magnetic field shielding |
-
2014
- 2014-11-07 JP JP2014226537A patent/JP6254509B2/ja active Active
-
2015
- 2015-10-01 US US14/872,973 patent/US9865518B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160133579A1 (en) | 2016-05-12 |
US9865518B2 (en) | 2018-01-09 |
JP2016092275A (ja) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6254509B2 (ja) | 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 | |
KR101884418B1 (ko) | 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법 | |
KR101349619B1 (ko) | 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치 | |
JP6165686B2 (ja) | 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 | |
KR102057499B1 (ko) | 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법 | |
US20180247834A1 (en) | Method for manufacturing semiconductor apparatus | |
JP5977717B2 (ja) | 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法 | |
JP6603174B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US9287174B2 (en) | Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus | |
JP6463662B2 (ja) | 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法 | |
JP2014103176A (ja) | 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 | |
JP2015050447A (ja) | 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 | |
JP6117715B2 (ja) | 真空ラミネーション装置および半導体装置の製造方法 | |
JP5542848B2 (ja) | 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 | |
JP6001515B2 (ja) | 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 | |
JP2014103178A (ja) | 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 | |
KR20240046792A (ko) | 경화성 실리콘 조성물, 그의 경화물 및 그의 제조방법 | |
KR20240051216A (ko) | 경화성 실리콘 조성물, 그의 경화물, 및 그의 제조방법 | |
JP2015154011A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6254509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |