JPH09223761A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09223761A JPH09223761A JP8027639A JP2763996A JPH09223761A JP H09223761 A JPH09223761 A JP H09223761A JP 8027639 A JP8027639 A JP 8027639A JP 2763996 A JP2763996 A JP 2763996A JP H09223761 A JPH09223761 A JP H09223761A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing resin
- metal foil
- mold
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000011888 foil Substances 0.000 claims abstract description 80
- 239000011347 resin Substances 0.000 claims abstract description 79
- 229920005989 resin Polymers 0.000 claims abstract description 79
- 239000004020 conductor Substances 0.000 claims abstract description 55
- 238000007789 sealing Methods 0.000 claims abstract description 53
- 238000000465 moulding Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 22
- 239000011368 organic material Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 239000012790 adhesive layer Substances 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 229910052742 iron Inorganic materials 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000004697 Polyetherimide Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001601 polyetherimide Polymers 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001718 carbodiimides Chemical class 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 有効な電磁波シールド構造を持ち、かつ、高
い生産性および信頼性のもとに量産可能な構造を持ち、
しかも薄型の表面実装用としても有効な構造を持つ半導
体装置と、その製造方法を提供する。 【解決手段】 封止樹脂3の少なくとも一表面を金属箔
5aで覆い、その金属箔5aを、封止樹脂3内を通る導
体6aによって、封止樹脂3内でグランドリード20に
導通させた構造とする。製造方法においては、封止樹脂
3の成形時に、後で導体6aを充填するための孔を形成
するか、あるいは樹脂注入前の金型キャビティ内に導体
6aを挿入した状態で封止樹脂3の成形を行うことで、
上記構造を高い生産性のもとに得る。
い生産性および信頼性のもとに量産可能な構造を持ち、
しかも薄型の表面実装用としても有効な構造を持つ半導
体装置と、その製造方法を提供する。 【解決手段】 封止樹脂3の少なくとも一表面を金属箔
5aで覆い、その金属箔5aを、封止樹脂3内を通る導
体6aによって、封止樹脂3内でグランドリード20に
導通させた構造とする。製造方法においては、封止樹脂
3の成形時に、後で導体6aを充填するための孔を形成
するか、あるいは樹脂注入前の金型キャビティ内に導体
6aを挿入した状態で封止樹脂3の成形を行うことで、
上記構造を高い生産性のもとに得る。
Description
【0001】
【発明の属する技術分野】本発明は樹脂封止型の半導体
装置とその製造方法に関し、更に詳しくは、電磁波シー
ルド機能を備えた樹脂封止型の半導体装置とその製造方
法に関する。
装置とその製造方法に関し、更に詳しくは、電磁波シー
ルド機能を備えた樹脂封止型の半導体装置とその製造方
法に関する。
【0002】
【従来の技術】半導体装置の動作の高速化に伴い、近
年、その電磁波シールドの必要性は益々大きくなりつつ
ある。安価で量産性に優れ、特に民生用に多用されてい
る樹脂封止型の半導体装置に関しても、当然のことなが
らその電磁的なシールド機能が要求されている。
年、その電磁波シールドの必要性は益々大きくなりつつ
ある。安価で量産性に優れ、特に民生用に多用されてい
る樹脂封止型の半導体装置に関しても、当然のことなが
らその電磁的なシールド機能が要求されている。
【0003】半導体装置の電磁波シールドに関しては既
に多数の提案がなされているが、基本的には、半導体装
置の主表面を金属板や金属箔等の導電性材料で覆い、そ
の導電性材料を接地する構造を採ることが、有効な解決
策であることは既に判明している。
に多数の提案がなされているが、基本的には、半導体装
置の主表面を金属板や金属箔等の導電性材料で覆い、そ
の導電性材料を接地する構造を採ることが、有効な解決
策であることは既に判明している。
【0004】このような基本的構造を持つ電磁波シール
ドの具体的な提案として、従来、例えば特開平4−27
7661号公報には、封止樹脂の上面に導電性材料から
なるシールド板を載せるとともに、封止樹脂内で半導体
素子を搭載した接地電位のアイランドに導体からなる吊
りピンを接続し、その吊りピンを封止樹脂の側面から外
部に引き出して上方に向けて折り曲げ、シールド板に接
続した構造が記載されている。
ドの具体的な提案として、従来、例えば特開平4−27
7661号公報には、封止樹脂の上面に導電性材料から
なるシールド板を載せるとともに、封止樹脂内で半導体
素子を搭載した接地電位のアイランドに導体からなる吊
りピンを接続し、その吊りピンを封止樹脂の側面から外
部に引き出して上方に向けて折り曲げ、シールド板に接
続した構造が記載されている。
【0005】また、特開昭62−4347号公報には、
封止樹脂の表面に導電膜を塗着し、その導電膜を、半導
体装置を搭載する基板の接地回路に対して外付けの接続
片によって接続した構造が記載されている。
封止樹脂の表面に導電膜を塗着し、その導電膜を、半導
体装置を搭載する基板の接地回路に対して外付けの接続
片によって接続した構造が記載されている。
【0006】
【発明が解決しようとする課題】ところで、半導体装置
の電磁波シールドに対して有効であることが判明してい
る前記した基本的な構造を採るに際して問題となるの
は、その具体的構造をどのようにすれば生産性並びに信
頼性に優れたものになるかという点である。
の電磁波シールドに対して有効であることが判明してい
る前記した基本的な構造を採るに際して問題となるの
は、その具体的構造をどのようにすれば生産性並びに信
頼性に優れたものになるかという点である。
【0007】先に例示した各提案のうち、前者のもので
は封止樹脂の側面から外部に引き出した吊りピンを、封
止樹脂の上面に載せられたシールド板に接するように折
り曲げる必要があるが、このような工程を良好な生産性
のもとに高歩留りで実現して量産に供するのは困難であ
るし、また、後者のものでは、半導体装置の実装時に外
付けの部材を用いて装置上面の導電膜と基板の接地回路
を接続する必要があって、実装工程における作業性ない
しは生産性を低下させてしまうという問題がある。
は封止樹脂の側面から外部に引き出した吊りピンを、封
止樹脂の上面に載せられたシールド板に接するように折
り曲げる必要があるが、このような工程を良好な生産性
のもとに高歩留りで実現して量産に供するのは困難であ
るし、また、後者のものでは、半導体装置の実装時に外
付けの部材を用いて装置上面の導電膜と基板の接地回路
を接続する必要があって、実装工程における作業性ない
しは生産性を低下させてしまうという問題がある。
【0008】また、いずれの提案においても、封止樹脂
の上面に設けられた導電性材料の接地を、封止樹脂の外
側において吊りピンや外付けの接続片で行うため、特に
厚みが0.4〜2.0mm程度の表面実装用の薄型半導
体装置に適用するには不向きである。
の上面に設けられた導電性材料の接地を、封止樹脂の外
側において吊りピンや外付けの接続片で行うため、特に
厚みが0.4〜2.0mm程度の表面実装用の薄型半導
体装置に適用するには不向きである。
【0009】本発明はこのような実情に鑑みてなされた
もので、有効な電磁波シールド構造を持ち、かつ、高い
生産性および信頼性のもとに量産可能な構造を持ち、し
かも上記のような薄型の表面実装用の半導体装置に適用
して特に有効な構造を持つ半導体装置と、その製造方法
の提供を目的としている。
もので、有効な電磁波シールド構造を持ち、かつ、高い
生産性および信頼性のもとに量産可能な構造を持ち、し
かも上記のような薄型の表面実装用の半導体装置に適用
して特に有効な構造を持つ半導体装置と、その製造方法
の提供を目的としている。
【0010】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、半導体素子とリードフレー
ムの一部とが封止樹脂によって封止された半導体装置に
おいて、封止樹脂の少なくとも一表面が金属箔で被覆さ
れているとともに、その金属箔が、封止樹脂内を通って
リードフレームのグランドリードに達する導体によっ
て、当該グランドリードと導通していることによって特
徴づけられる。
め、本発明の半導体装置は、半導体素子とリードフレー
ムの一部とが封止樹脂によって封止された半導体装置に
おいて、封止樹脂の少なくとも一表面が金属箔で被覆さ
れているとともに、その金属箔が、封止樹脂内を通って
リードフレームのグランドリードに達する導体によっ
て、当該グランドリードと導通していることによって特
徴づけられる。
【0011】また、本発明の半導体装置の製造方法は、
上記した構成を有する半導体装置を製造する方法であっ
て、封止樹脂成形用の一対の金型の少なくとも一方に、
その金型キャビティ内を金型開閉方向に伸びるピンを固
着しておくとともに、その金型キャビティ面に、上記ピ
ンを貫通させた状態で金属箔を仮固定し、かつ、金型内
部に半導体素子とリードフレームの一部とを配置した状
態で、型締めして樹脂を注入することにより、封止樹脂
の少なくとも一面が金属箔で覆われ、かつ、その金属箔
および封止樹脂を通ってリードフレームのグランドリー
ドに達する孔が穿たれた半導体装置を得た後、その孔内
に導体を充填することによって特徴づけられる。
上記した構成を有する半導体装置を製造する方法であっ
て、封止樹脂成形用の一対の金型の少なくとも一方に、
その金型キャビティ内を金型開閉方向に伸びるピンを固
着しておくとともに、その金型キャビティ面に、上記ピ
ンを貫通させた状態で金属箔を仮固定し、かつ、金型内
部に半導体素子とリードフレームの一部とを配置した状
態で、型締めして樹脂を注入することにより、封止樹脂
の少なくとも一面が金属箔で覆われ、かつ、その金属箔
および封止樹脂を通ってリードフレームのグランドリー
ドに達する孔が穿たれた半導体装置を得た後、その孔内
に導体を充填することによって特徴づけられる。
【0012】更に、同じ構成を持つ半導体装置を製造す
る他の方法として、本発明では、封止樹脂成形用の一対
の金型の少なくとも一方に、金型キャビティに通ずる貫
通孔を形成しておくとともに、その金型キャビティ面
に、所定位置に孔または開口が形成された金属箔を、そ
の孔または開口と上記貫通孔とが重なるように仮固定
し、かつ、金型内部に半導体素子とリードフレームの一
部とを配置した状態で型締めした後、上記貫通孔を介し
て金型キャビティ内に導体チップを挿入してその先端を
リードフレームのグランドリードにまで至らせ、次いで
金型内部に樹脂を注入する方法を採用することもでき
る。
る他の方法として、本発明では、封止樹脂成形用の一対
の金型の少なくとも一方に、金型キャビティに通ずる貫
通孔を形成しておくとともに、その金型キャビティ面
に、所定位置に孔または開口が形成された金属箔を、そ
の孔または開口と上記貫通孔とが重なるように仮固定
し、かつ、金型内部に半導体素子とリードフレームの一
部とを配置した状態で型締めした後、上記貫通孔を介し
て金型キャビティ内に導体チップを挿入してその先端を
リードフレームのグランドリードにまで至らせ、次いで
金型内部に樹脂を注入する方法を採用することもでき
る。
【0013】本発明の半導体装置において、金属箔で被
覆される封止樹脂の面は、半導体装置の2つの主表面の
うちいずれか一方であればよいが、双方の主表面を覆う
ことがより好ましい。
覆される封止樹脂の面は、半導体装置の2つの主表面の
うちいずれか一方であればよいが、双方の主表面を覆う
ことがより好ましい。
【0014】また、本発明の半導体装置において、金属
箔によって半導体装置の2つの主表面の双方を覆う場
合、多層リードフレームを用いた半導体装置にあって
は、一方の金属箔を、半導体素子搭載用の金属箔と兼用
させてもよい(図4参照)。
箔によって半導体装置の2つの主表面の双方を覆う場
合、多層リードフレームを用いた半導体装置にあって
は、一方の金属箔を、半導体素子搭載用の金属箔と兼用
させてもよい(図4参照)。
【0015】本発明において封止樹脂の表面を被覆する
金属箔の厚みは、10μm以上、40μm以下とするこ
とが好ましく、また、この金属箔には、封止樹脂との接
触面に厚み0.1〜50μmの耐熱性有機材料層を設け
ておくことが、封止樹脂との接着性を良好なものとする
うえで望ましい。このような耐熱性有機材料としては、
公知の各種耐熱材料の使用が可能であるが、具体的には
エポキシ樹脂、ポリイミド樹脂、カルボジイミド樹脂、
ポリエーテルイミド樹脂等を挙げることができる。ま
た、この金属箔の半導体装置の表面側となる面には、上
記と同様の耐熱性有機材料に適当な顔料を添加した材料
を塗布したマーキング層を形成しておくことが好まし
い。
金属箔の厚みは、10μm以上、40μm以下とするこ
とが好ましく、また、この金属箔には、封止樹脂との接
触面に厚み0.1〜50μmの耐熱性有機材料層を設け
ておくことが、封止樹脂との接着性を良好なものとする
うえで望ましい。このような耐熱性有機材料としては、
公知の各種耐熱材料の使用が可能であるが、具体的には
エポキシ樹脂、ポリイミド樹脂、カルボジイミド樹脂、
ポリエーテルイミド樹脂等を挙げることができる。ま
た、この金属箔の半導体装置の表面側となる面には、上
記と同様の耐熱性有機材料に適当な顔料を添加した材料
を塗布したマーキング層を形成しておくことが好まし
い。
【0016】本発明において用いられる金属箔の材質は
特に限定されないが、その一例として、Al,Cu,5
0Ni−鉄、42Ni−鉄等を挙げることができる。特
に鉄系の合金を用いる場合、本発明の半導体装置の製造
方法において、後述するように、金属箔の金型キャビテ
ィ面への仮固定の手段として磁石を用いることが可能と
なって好ましい。
特に限定されないが、その一例として、Al,Cu,5
0Ni−鉄、42Ni−鉄等を挙げることができる。特
に鉄系の合金を用いる場合、本発明の半導体装置の製造
方法において、後述するように、金属箔の金型キャビテ
ィ面への仮固定の手段として磁石を用いることが可能と
なって好ましい。
【0017】本発明の半導体装置において、以上のよう
な金属箔による封止樹脂の一主表面での被覆率は、50
%以上とすることが好ましく、より好ましくは70%以
上である。
な金属箔による封止樹脂の一主表面での被覆率は、50
%以上とすることが好ましく、より好ましくは70%以
上である。
【0018】本発明の半導体装置における封止樹脂の材
料は、当分野において常用される公知の各種材料とする
ことができる。すなわち、エポキシ樹脂、ポリイミド樹
脂等の耐熱性樹脂に、必要に応じて適宜の充填材を添加
したものを一例として挙げることができる。
料は、当分野において常用される公知の各種材料とする
ことができる。すなわち、エポキシ樹脂、ポリイミド樹
脂等の耐熱性樹脂に、必要に応じて適宜の充填材を添加
したものを一例として挙げることができる。
【0019】そして、本発明の半導体装置において、封
止樹脂の内部を通ってその表面を被覆した金属箔とグラ
ンドリードとを接続する導体としては、各種の金属、例
えばAl,Au,Cuや、あるいは、金属粉末(例えば
Ag)を含有する有機材料等を採用することができる。
止樹脂の内部を通ってその表面を被覆した金属箔とグラ
ンドリードとを接続する導体としては、各種の金属、例
えばAl,Au,Cuや、あるいは、金属粉末(例えば
Ag)を含有する有機材料等を採用することができる。
【0020】また、本発明の半導体装置における導体の
位置は、封止樹脂内を直線的に通ってグランドリードの
インナーリード部に対してコンタクト可能な位置であれ
ば任意とすることができるが、好ましくは装置の主表面
の四隅部分であり、また、その数は任意であるが、一つ
の金属箔について1〜4個程度が適当である。
位置は、封止樹脂内を直線的に通ってグランドリードの
インナーリード部に対してコンタクト可能な位置であれ
ば任意とすることができるが、好ましくは装置の主表面
の四隅部分であり、また、その数は任意であるが、一つ
の金属箔について1〜4個程度が適当である。
【0021】更に、本発明の半導体装置において用いら
れる導体の断面形状(金属箔とグランドリードとを繋ぐ
方向に直交する方向に沿う断面形状)は任意であり、ま
た、その断面の寸法は、例えば断面形状を円形としたと
き、直径100μm〜5mm程度とするのが適当であ
る。
れる導体の断面形状(金属箔とグランドリードとを繋ぐ
方向に直交する方向に沿う断面形状)は任意であり、ま
た、その断面の寸法は、例えば断面形状を円形としたと
き、直径100μm〜5mm程度とするのが適当であ
る。
【0022】本発明において、以上のような導体とグラ
ンドリードとのコンタクトを確実にするために、グラン
ドリードの導体に対するコンタクト位置に、例えば、導
体の断面形状・寸法と略同等の形状・寸法を有する凹
所、あるいは貫通孔等を設けておいてもよい。また、導
体と金属箔とのコンタクトを確実にするために、導体の
先端を金属箔よりも外部にまで臨ませて、金属箔表面に
接する部分を形成してもよい(図1参照)。
ンドリードとのコンタクトを確実にするために、グラン
ドリードの導体に対するコンタクト位置に、例えば、導
体の断面形状・寸法と略同等の形状・寸法を有する凹
所、あるいは貫通孔等を設けておいてもよい。また、導
体と金属箔とのコンタクトを確実にするために、導体の
先端を金属箔よりも外部にまで臨ませて、金属箔表面に
接する部分を形成してもよい(図1参照)。
【0023】本発明の半導体装置の各製造方法におい
て、金型キャビティ面に金属箔を仮固定する方法として
は、その金属箔を鉄系合金とする場合には、前記したよ
うに、また、図2に例示するように、例えば金型内に埋
め込んだ磁石によって金属箔をキャビティに吸着する方
法を採用することができる。
て、金型キャビティ面に金属箔を仮固定する方法として
は、その金属箔を鉄系合金とする場合には、前記したよ
うに、また、図2に例示するように、例えば金型内に埋
め込んだ磁石によって金属箔をキャビティに吸着する方
法を採用することができる。
【0024】金属箔として鉄系合金以外のものを用いる
場合には、金型に吸引用の孔を形成して、金属箔を吸引
吸着する方法や、金属箔の金型当接面側に仮固定用の接
着剤層を形成しておく方法を採用することができる。た
だし、この場合、接着剤層は導体とのコンタクトを妨げ
ないように、導体貫通部分の周辺領域には設けないよう
にすることが好ましい。
場合には、金型に吸引用の孔を形成して、金属箔を吸引
吸着する方法や、金属箔の金型当接面側に仮固定用の接
着剤層を形成しておく方法を採用することができる。た
だし、この場合、接着剤層は導体とのコンタクトを妨げ
ないように、導体貫通部分の周辺領域には設けないよう
にすることが好ましい。
【0025】また、本発明の半導体装置の製造方法のう
ち、金型キャビティ内を型の開閉方向に伸びるピンを設
けることにより孔が穿たれた封止樹脂を成形した後、そ
の孔内に導体を充填する方法において、導体を孔内に充
填するには、導体を金属材料とする場合には、封止樹脂
に形成された孔にピン状の導体を挿入すればよく、ま
た、導体として金属粉末を含有する有機材料を採用する
場合には、溶融状態の導電性有機材料を孔内に注入した
後に固化させる方法、あるいは、既にピン状に固化させ
た導電性有機材料を孔内に挿入する方法のいずれをも採
用することができる。
ち、金型キャビティ内を型の開閉方向に伸びるピンを設
けることにより孔が穿たれた封止樹脂を成形した後、そ
の孔内に導体を充填する方法において、導体を孔内に充
填するには、導体を金属材料とする場合には、封止樹脂
に形成された孔にピン状の導体を挿入すればよく、ま
た、導体として金属粉末を含有する有機材料を採用する
場合には、溶融状態の導電性有機材料を孔内に注入した
後に固化させる方法、あるいは、既にピン状に固化させ
た導電性有機材料を孔内に挿入する方法のいずれをも採
用することができる。
【0026】また、上記の本発明の方法において、金型
キャビティ面に仮固定する金属箔には、封止樹脂に孔を
形成するためのピンの位置に対応して、同ピンと略同等
の形状・寸法を持つ孔をあらかじめ形成しておくことが
好ましい。
キャビティ面に仮固定する金属箔には、封止樹脂に孔を
形成するためのピンの位置に対応して、同ピンと略同等
の形状・寸法を持つ孔をあらかじめ形成しておくことが
好ましい。
【0027】一方、本発明の半導体装置の製造方法のう
ち、金型に貫通孔を形成して、型締めの後、封止樹脂注
入前にその貫通孔を介してキャビティ内に導体チップを
挿入する方法において、導体チップとは、金属材料また
は前記したような固化状態の導電性有機材料のいずれを
も指す。
ち、金型に貫通孔を形成して、型締めの後、封止樹脂注
入前にその貫通孔を介してキャビティ内に導体チップを
挿入する方法において、導体チップとは、金属材料また
は前記したような固化状態の導電性有機材料のいずれを
も指す。
【0028】また、この樹脂注入前にキャビティ内に導
体チップを挿入する本発明の製造方法においては、グラ
ンドリードに対する導体チップの位置ずれを防止するこ
とを目的として、グランドリードの該当箇所にあらかじ
め凹所等を形成しておくことが望ましい。
体チップを挿入する本発明の製造方法においては、グラ
ンドリードに対する導体チップの位置ずれを防止するこ
とを目的として、グランドリードの該当箇所にあらかじ
め凹所等を形成しておくことが望ましい。
【0029】
【作用】本発明の半導体装置によれば、封止樹脂の一表
面を被覆した金属箔が、封止樹脂の内部を通ってグラン
ドリードに至る導体によって、封止樹脂内でグランドリ
ードに接続される。この構造は、樹脂封止工程において
封止樹脂に穿った孔に導体を充填するか、あるいは同工
程において樹脂注入前に金型キャビティ内に導体チップ
を挿入する、という量産性に優れた本発明の製造方法の
採用を可能とし、また、金属箔を接地するための部材が
封止樹脂の外部に一切存在しないために、表面実装型の
薄型半導体装置の電磁波シールド構造として特に適した
構造となり得ると同時に、実装工程における作業性ない
しは生産性に影響を与えることがない。
面を被覆した金属箔が、封止樹脂の内部を通ってグラン
ドリードに至る導体によって、封止樹脂内でグランドリ
ードに接続される。この構造は、樹脂封止工程において
封止樹脂に穿った孔に導体を充填するか、あるいは同工
程において樹脂注入前に金型キャビティ内に導体チップ
を挿入する、という量産性に優れた本発明の製造方法の
採用を可能とし、また、金属箔を接地するための部材が
封止樹脂の外部に一切存在しないために、表面実装型の
薄型半導体装置の電磁波シールド構造として特に適した
構造となり得ると同時に、実装工程における作業性ない
しは生産性に影響を与えることがない。
【0030】
【発明の実施の形態】図1は本発明の実施の形態の模式
的縦断面図である。半導体素子1およびリードフレーム
2の一部が封止樹脂3によって封止されているととも
に、そのリードフレーム2の各リードと半導体素子1と
がワイヤ4によって相互に接続されている。
的縦断面図である。半導体素子1およびリードフレーム
2の一部が封止樹脂3によって封止されているととも
に、そのリードフレーム2の各リードと半導体素子1と
がワイヤ4によって相互に接続されている。
【0031】封止樹脂3の上下面、つまり半導体装置の
2つの主表面3a,3bは、それぞれ金属箔5a,5b
によって被覆されており、その各金属箔5a,5bは、
それぞれ導体6a,6bによってリードフレーム2のグ
ランドリード20と導通している。
2つの主表面3a,3bは、それぞれ金属箔5a,5b
によって被覆されており、その各金属箔5a,5bは、
それぞれ導体6a,6bによってリードフレーム2のグ
ランドリード20と導通している。
【0032】すなわち、各導体6a,6bは、それぞ
れ、一端が金属箔5aまたは5bを貫通して封止樹脂3
の外部に臨んでいるとともに、他端は封止樹脂3の内部
を通ってグランドリード20のインナーリード部にまで
達してそこにコンタクトがとられている。また、この例
において各導体6a,6bは、金属粉末を含有した有機
材料によって形成されており、金属箔5a,5bを貫通
して外部に臨む部分が他の部分に比して大径となって頭
部を形成し、その頭部が金属箔5a,5bの表面に接触
することによって、これら両者の確実なコンタクトを実
現している。
れ、一端が金属箔5aまたは5bを貫通して封止樹脂3
の外部に臨んでいるとともに、他端は封止樹脂3の内部
を通ってグランドリード20のインナーリード部にまで
達してそこにコンタクトがとられている。また、この例
において各導体6a,6bは、金属粉末を含有した有機
材料によって形成されており、金属箔5a,5bを貫通
して外部に臨む部分が他の部分に比して大径となって頭
部を形成し、その頭部が金属箔5a,5bの表面に接触
することによって、これら両者の確実なコンタクトを実
現している。
【0033】次に、以上の本発明の実施の形態の製造方
法について述べる。図2(A)〜(D)はその製造方法
の主要部分を模式的断面図によって順に示した説明図で
ある。
法について述べる。図2(A)〜(D)はその製造方法
の主要部分を模式的断面図によって順に示した説明図で
ある。
【0034】製造工程における手順を述べる前に、ま
ず、この製造方法に用いる封止樹脂成形用の上下一対の
金型11,12について説明すると、各金型11,12
には、その内部に平板状の磁石21,22を配置してい
るとともに、金型11,12のキャビティ面のうち、半
導体装置の主表面に相当する2つの面のそれぞれに、キ
ャビティ内を金型11,12の開閉方向に沿って伸びる
孔明け用ピンPが固着されている。これらの各ピンPの
長さは、型締め状態でその先端面がグランドリード20
の表面に接する長さである。
ず、この製造方法に用いる封止樹脂成形用の上下一対の
金型11,12について説明すると、各金型11,12
には、その内部に平板状の磁石21,22を配置してい
るとともに、金型11,12のキャビティ面のうち、半
導体装置の主表面に相当する2つの面のそれぞれに、キ
ャビティ内を金型11,12の開閉方向に沿って伸びる
孔明け用ピンPが固着されている。これらの各ピンPの
長さは、型締め状態でその先端面がグランドリード20
の表面に接する長さである。
【0035】さて、以上のような成形用の金型11,1
2を用いて、まず、図2(A)に示すように、磁石2
1,22による吸引力を利用して、鉄系合金からなる金
属箔5a,5bをそれぞれ金型11,12のキャビティ
面に仮固定する。ここで、各金属箔5a,5bには、孔
明け用ピンPの位置に対応して、ピンPの直径よりも若
干大きな直径の孔を形成しておき、そこをピンPが貫通
するようにする。この状態で、半導体素子1とリードフ
レーム2とをワイヤ4によって相互に接続したものを金
型11,12の間に配置する。
2を用いて、まず、図2(A)に示すように、磁石2
1,22による吸引力を利用して、鉄系合金からなる金
属箔5a,5bをそれぞれ金型11,12のキャビティ
面に仮固定する。ここで、各金属箔5a,5bには、孔
明け用ピンPの位置に対応して、ピンPの直径よりも若
干大きな直径の孔を形成しておき、そこをピンPが貫通
するようにする。この状態で、半導体素子1とリードフ
レーム2とをワイヤ4によって相互に接続したものを金
型11,12の間に配置する。
【0036】次に、(B)に示すように金型11,12
の型締めを行った後、(C)に示すようにキャビティ内
に樹脂を注入し、封止樹脂3の成形を行う。以上のよう
な封止樹脂成形工程により得られる半導体装置は、
(D)に示すように、封止樹脂3の上下面、つまり2つ
の主表面3a,3bがそれぞれ金属箔5a,5bによっ
て覆われ、また、孔明け用ピンPの配設位置に対応する
位置に、金属箔5a,5bおよび封止樹脂3を通って装
置外部に開口し、かつ、その先端がグランドリード20
のインナーリード部の表面に達する孔7a,7bが形成
されたものとなる。
の型締めを行った後、(C)に示すようにキャビティ内
に樹脂を注入し、封止樹脂3の成形を行う。以上のよう
な封止樹脂成形工程により得られる半導体装置は、
(D)に示すように、封止樹脂3の上下面、つまり2つ
の主表面3a,3bがそれぞれ金属箔5a,5bによっ
て覆われ、また、孔明け用ピンPの配設位置に対応する
位置に、金属箔5a,5bおよび封止樹脂3を通って装
置外部に開口し、かつ、その先端がグランドリード20
のインナーリード部の表面に達する孔7a,7bが形成
されたものとなる。
【0037】そして、このような各孔7a,7b内に、
Ag等の金属粉末を含有させてなる導電性樹脂を注入し
て固化させることにより、図1に示した構造の半導体装
置が得られる。なお、この導電性樹脂の注入に際して
は、導体6a,6bの頭部に対応した形状を備えた樹脂
吐出型が用いられる。
Ag等の金属粉末を含有させてなる導電性樹脂を注入し
て固化させることにより、図1に示した構造の半導体装
置が得られる。なお、この導電性樹脂の注入に際して
は、導体6a,6bの頭部に対応した形状を備えた樹脂
吐出型が用いられる。
【0038】以上の本発明の製造方法を適用して、実際
に図1に示した構造に準じた構造を持つ半導体装置を実
際に製造した例について、以下に具体的に述べる。金属
箔5a,5bとして42%Ni−鉄合金(厚み15μ
m)の片面にポリエーテルイミド樹脂を厚み5μmに塗
工したものを用い、27mm角の正方形状に加工すると
ともに、その隅部に直径2mmの孔を1箇所だけ穿っ
た。
に図1に示した構造に準じた構造を持つ半導体装置を実
際に製造した例について、以下に具体的に述べる。金属
箔5a,5bとして42%Ni−鉄合金(厚み15μ
m)の片面にポリエーテルイミド樹脂を厚み5μmに塗
工したものを用い、27mm角の正方形状に加工すると
ともに、その隅部に直径2mmの孔を1箇所だけ穿っ
た。
【0039】図2に示した金型11,12として28m
m角1.4mm厚のQFP用金型を用い、上下の金型1
1,12のそれぞれに、直径1mmの孔明け用ピンPを
上記金属箔5a,5bの孔位置に対応させて1本ずつ固
着した。
m角1.4mm厚のQFP用金型を用い、上下の金型1
1,12のそれぞれに、直径1mmの孔明け用ピンPを
上記金属箔5a,5bの孔位置に対応させて1本ずつ固
着した。
【0040】そして、その金型11,12のキャビティ
面に、上記した金属箔5a,5bをポリエーテルイミド
樹脂塗工面をキャビティ内に向くように、また、先に穿
たれている孔にそれぞれ孔明け用ピンPが貫通するよう
に磁石21,22の吸引力を利用して仮固定した。
面に、上記した金属箔5a,5bをポリエーテルイミド
樹脂塗工面をキャビティ内に向くように、また、先に穿
たれている孔にそれぞれ孔明け用ピンPが貫通するよう
に磁石21,22の吸引力を利用して仮固定した。
【0041】次いで168ピンのリードフレーム2とこ
れに接続された半導体素子1を金型11,12内にセッ
トした後に型締めし、樹脂を注入して封止樹脂3の成形
を行うことにより、2つの主表面3a,3bが金属箔5
a,5bで覆われ、かつ、その各主表面に対してそれぞ
れ1個ずつの孔7a,7bが穿たれた半導体装置を得
た。
れに接続された半導体素子1を金型11,12内にセッ
トした後に型締めし、樹脂を注入して封止樹脂3の成形
を行うことにより、2つの主表面3a,3bが金属箔5
a,5bで覆われ、かつ、その各主表面に対してそれぞ
れ1個ずつの孔7a,7bが穿たれた半導体装置を得
た。
【0042】成形後、Ag微粉末を80重量%含有する
エポキシ樹脂を各孔7a,7b内に充填して固化させる
ことにより、各主表面を覆う金属箔5a,5bがそれぞ
れ一つの導体6a,6bによって封止樹脂3内でグラン
ドリード20に導通した半導体装置を得た。
エポキシ樹脂を各孔7a,7b内に充填して固化させる
ことにより、各主表面を覆う金属箔5a,5bがそれぞ
れ一つの導体6a,6bによって封止樹脂3内でグラン
ドリード20に導通した半導体装置を得た。
【0043】このようにして得られた半導体装置の各金
属箔5a,5bとグランドリード20との導通を確認し
たところ、十分に導通していることが確認された。次
に、図1に示した構造の半導体装置を製造するための、
他の方法について述べる。
属箔5a,5bとグランドリード20との導通を確認し
たところ、十分に導通していることが確認された。次
に、図1に示した構造の半導体装置を製造するための、
他の方法について述べる。
【0044】図3は(A)〜(D)はその製造手順をの
主要部分を模式的断面図で順に示す図である。この製造
方法において用いられる封止樹脂成形用の金型101,
102には、半導体装置の各主表面に対応する位置にお
いて、キャビティと金型外とを連通させる貫通孔Hを形
成している。また、各金型101,102には、図2の
例と同様に金属箔5a,5bを仮固定するための磁石2
1,22を設けている。
主要部分を模式的断面図で順に示す図である。この製造
方法において用いられる封止樹脂成形用の金型101,
102には、半導体装置の各主表面に対応する位置にお
いて、キャビティと金型外とを連通させる貫通孔Hを形
成している。また、各金型101,102には、図2の
例と同様に金属箔5a,5bを仮固定するための磁石2
1,22を設けている。
【0045】この製造方法においては、金属箔5a,5
bには金型101,102の貫通孔Hに対応する位置に
あらかじめ孔を形成しておき、その孔がそれぞれ貫通孔
Hと一致するように金属箔5a,5bをキャビティ面に
仮固定し、かつ、半導体素子1およびリードフレーム2
を金型101,102の間にセットする(A)。
bには金型101,102の貫通孔Hに対応する位置に
あらかじめ孔を形成しておき、その孔がそれぞれ貫通孔
Hと一致するように金属箔5a,5bをキャビティ面に
仮固定し、かつ、半導体素子1およびリードフレーム2
を金型101,102の間にセットする(A)。
【0046】次に、(B)のように金型101,102
の型締めの後、(C)に示すように各貫通孔Hを介して
ピン状の導体6a,6bをキャビティ内に挿入し、その
先端をグランドリード20のインナーリード部に当接さ
せる。この例においてピン状の導体6a,6bは、図示
のように頭部を有するリベット様のものとし、キャビテ
ィ内に挿入状態においてその頭部がそれぞれ金属箔5
a,5bの表面に当接した状態とする。
の型締めの後、(C)に示すように各貫通孔Hを介して
ピン状の導体6a,6bをキャビティ内に挿入し、その
先端をグランドリード20のインナーリード部に当接さ
せる。この例においてピン状の導体6a,6bは、図示
のように頭部を有するリベット様のものとし、キャビテ
ィ内に挿入状態においてその頭部がそれぞれ金属箔5
a,5bの表面に当接した状態とする。
【0047】その後、(D)に示すようにキャビティ内
に封止樹脂3を注入して成形する。これにより、図1に
示したものと同等の構造を持つ半導体装置が得られる。
次に、本発明の半導体装置の他の実施の形態について述
べる。
に封止樹脂3を注入して成形する。これにより、図1に
示したものと同等の構造を持つ半導体装置が得られる。
次に、本発明の半導体装置の他の実施の形態について述
べる。
【0048】図4はその構成を示す模式的断面図であ
る。この実施の形態は、リードフレーム本体201と素
子搭載用の金属箔50とが接着剤層202を介して積層
された、多層リードフレーム200を用い、その素子搭
載用の金属箔50を、一方の主表面における電磁波シー
ルド用の金属箔と兼用させている点に特徴がある。
る。この実施の形態は、リードフレーム本体201と素
子搭載用の金属箔50とが接着剤層202を介して積層
された、多層リードフレーム200を用い、その素子搭
載用の金属箔50を、一方の主表面における電磁波シー
ルド用の金属箔と兼用させている点に特徴がある。
【0049】すなわち、この例において封止樹脂3は、
多層リードフレーム200の素子搭載用の金属箔50の
素子搭載面側のみを封止するように成形され、いわゆる
片面モールド型の半導体装置を構成し、素子搭載用の金
属箔50の片面が半導体装置の一方の主表面を覆った構
造となっている。また、他方の主表面は、先の例と全く
同様な金属箔5aによって覆われ、その金属箔5aは、
同じく先の例と同様な導体6aによって、リードフレー
ム本体201のグランドリード20に導通している。
多層リードフレーム200の素子搭載用の金属箔50の
素子搭載面側のみを封止するように成形され、いわゆる
片面モールド型の半導体装置を構成し、素子搭載用の金
属箔50の片面が半導体装置の一方の主表面を覆った構
造となっている。また、他方の主表面は、先の例と全く
同様な金属箔5aによって覆われ、その金属箔5aは、
同じく先の例と同様な導体6aによって、リードフレー
ム本体201のグランドリード20に導通している。
【0050】そして、多層リードフレーム200の金属
箔50は、接着剤層202を貫通しする導体60によっ
て、グランドリード20に導通している。この図4にお
いても、半導体装置の2つの主表面がそれぞれ金属箔5
a,50によって覆われ、かつ、その各金属箔5a,5
0が封止樹脂3ないしは接着剤層202を通る導体6
a,60によって、半導体装置の内部でグランドリード
20に接続され、図1に示した構造と同等の電磁波シー
ルド機能を発揮することができる。
箔50は、接着剤層202を貫通しする導体60によっ
て、グランドリード20に導通している。この図4にお
いても、半導体装置の2つの主表面がそれぞれ金属箔5
a,50によって覆われ、かつ、その各金属箔5a,5
0が封止樹脂3ないしは接着剤層202を通る導体6
a,60によって、半導体装置の内部でグランドリード
20に接続され、図1に示した構造と同等の電磁波シー
ルド機能を発揮することができる。
【0051】この図4に示した構造の半導体装置の製造
方法については、金属箔5aと導体6aの形成は図2ま
たは図3の方法をそのまま適用することができ、また、
導体60に関しては、例えば、多層リードフレーム20
0の製造時において、金属箔50に導体60を貫通させ
るための孔を穿っておき、その孔の周囲近傍を除いて金
属箔50の一面に接着剤層202を形成し、その接着剤
層200を介してリードフレーム本体201と金属箔5
0とを相互に接合した後、金属箔50の孔とその周囲に
形成されている接着剤層202の不存在部分に導電性樹
脂を注入して固化させることで導体60を得る、等の方
法を採用することができる。
方法については、金属箔5aと導体6aの形成は図2ま
たは図3の方法をそのまま適用することができ、また、
導体60に関しては、例えば、多層リードフレーム20
0の製造時において、金属箔50に導体60を貫通させ
るための孔を穿っておき、その孔の周囲近傍を除いて金
属箔50の一面に接着剤層202を形成し、その接着剤
層200を介してリードフレーム本体201と金属箔5
0とを相互に接合した後、金属箔50の孔とその周囲に
形成されている接着剤層202の不存在部分に導電性樹
脂を注入して固化させることで導体60を得る、等の方
法を採用することができる。
【0052】
【発明の効果】本発明の半導体装置によれば、封止樹脂
の表面を覆った金属箔が、封止樹脂の内部を通る導体に
よって装置内部でグランドリードに導通しているから、
金属箔の接地用の配線等が半導体装置外に存在せず、特
に表面実装型等の薄型半導体装置に適用して信頼性が高
く、かつ、実装工程に全く影響を及ぼすことのない電磁
波シールドを達成できる。
の表面を覆った金属箔が、封止樹脂の内部を通る導体に
よって装置内部でグランドリードに導通しているから、
金属箔の接地用の配線等が半導体装置外に存在せず、特
に表面実装型等の薄型半導体装置に適用して信頼性が高
く、かつ、実装工程に全く影響を及ぼすことのない電磁
波シールドを達成できる。
【0053】また、金属箔とグランドリードとを封止樹
脂内で導通させる本発明の半導体装置の構造は、封止樹
脂の成形工程において電磁波シールド用の金属箔のセッ
ト並びにその金属箔のグランドリードへの接続を行う、
本発明の製造方法の適用を可能とし、高い生産性のもと
に高歩留りの量産を可能とする。
脂内で導通させる本発明の半導体装置の構造は、封止樹
脂の成形工程において電磁波シールド用の金属箔のセッ
ト並びにその金属箔のグランドリードへの接続を行う、
本発明の製造方法の適用を可能とし、高い生産性のもと
に高歩留りの量産を可能とする。
【図1】本発明の半導体装置の実施の形態の構造を示す
模式的断面図
模式的断面図
【図2】図1の構造を持つ半導体装置を得るための本発
明の製造方法の例の手順説明図
明の製造方法の例の手順説明図
【図3】図1の構造を持つ半導体装置を得るための本発
明の製造方法の他の例の手順説明図
明の製造方法の他の例の手順説明図
【図4】本発明の半導体装置の他の実施の形態の構造を
示す模式的断面図
示す模式的断面図
1 半導体素子 2 リードフレーム 20 グランドリード 3 封止樹脂 3a,3b 主表面 5a,5b 金属箔 6a,6b 導体 11,12,101,102 金型 21,22 磁石 H 貫通孔 P 孔明け用ピン 50 素子搭載用金属箔 60 導体 200 多層リードフレーム 201 リードフレーム本体 202 接着剤層
Claims (4)
- 【請求項1】 半導体素子とリードフレームの一部とが
封止樹脂によって封止された半導体装置において、封止
樹脂の少なくとも一表面が金属箔で被覆されているとと
もに、その金属箔が、封止樹脂内を通ってリードフレー
ムのグランドリードに達する導体によって、当該グラン
ドリードと導通していることを特徴とする半導体装置。 - 【請求項2】 上記導体が、金属を含有する有機材料で
あることを特徴とする、請求項1に記載の半導体装置。 - 【請求項3】 請求項1または2に記載の半導体装置の
製造方法であって、封止樹脂成形用の一対の金型の少な
くとも一方に、当該金型キャビティ内で金型開閉方向に
伸びるピンを固着しておくとともに、その金型キャビテ
ィ面に、上記ピンを貫通させた状態で金属箔を仮固定
し、かつ、金型内部に半導体素子とリードフレームの一
部とを配置した状態で、型締めして樹脂を注入すること
により、封止樹脂の少なくとも一面が金属箔で覆われ、
かつ、その金属箔および封止樹脂を通ってリードフレー
ムのグランドリードに達する孔が穿たれた半導体装置を
得た後、その孔内に導体を充填することを特徴とする半
導体装置の製造方法。 - 【請求項4】 請求項1または2に記載の半導体装置の
製造方法であって、封止樹脂成形用の一対の金型の少な
くとも一方に、金型キャビティに通ずる貫通孔を形成し
ておくとともに、その金型キャビティ面に、所定位置に
孔または開口が形成された金属箔を、その孔または開口
と上記貫通孔とが重なるように仮固定し、かつ、金型内
部に半導体素子とリードフレームの一部とを配置した状
態で型締めした後、上記貫通孔を介して金型キャビティ
内に導体チップを挿入してその先端をリードフレームの
グランドリードにまで至らせ、次いで金型内部に樹脂を
注入することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8027639A JPH09223761A (ja) | 1996-02-15 | 1996-02-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8027639A JPH09223761A (ja) | 1996-02-15 | 1996-02-15 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09223761A true JPH09223761A (ja) | 1997-08-26 |
Family
ID=12226519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8027639A Pending JPH09223761A (ja) | 1996-02-15 | 1996-02-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09223761A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010069478A (ko) * | 2001-03-27 | 2001-07-25 | 김영선 | 금속 봉합된 플라스틱 패캐지(피피엠에스) |
JP2012039104A (ja) * | 2010-07-15 | 2012-02-23 | Toshiba Corp | 半導体パッケージとそれを用いた携帯通信機器 |
WO2017160468A1 (en) | 2016-03-18 | 2017-09-21 | Intel Corporation | Systems and methods for eloectromagnetic interference shielding |
WO2017172076A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Semiconductor package having an emi shielding layer |
US9865518B2 (en) | 2014-11-07 | 2018-01-09 | Shin-Etsu Chemical Co., Ltd. | Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus |
KR20190111915A (ko) | 2017-02-02 | 2019-10-02 | 히타치가세이가부시끼가이샤 | 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름 |
CN110364520A (zh) * | 2018-04-11 | 2019-10-22 | 丰田自动车株式会社 | 半导体装置 |
KR20230020963A (ko) | 2020-06-09 | 2023-02-13 | 쇼와덴코머티리얼즈가부시끼가이샤 | 전자 부품의 제조 방법, 임시 보호용 수지 조성물 및 임시 보호용 수지 필름 |
-
1996
- 1996-02-15 JP JP8027639A patent/JPH09223761A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010069478A (ko) * | 2001-03-27 | 2001-07-25 | 김영선 | 금속 봉합된 플라스틱 패캐지(피피엠에스) |
JP2012039104A (ja) * | 2010-07-15 | 2012-02-23 | Toshiba Corp | 半導体パッケージとそれを用いた携帯通信機器 |
JP2015233164A (ja) * | 2010-07-15 | 2015-12-24 | 株式会社東芝 | 電子部品 |
US9362196B2 (en) | 2010-07-15 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor package and mobile device using the same |
US9721905B2 (en) | 2010-07-15 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor package and mobile device using the same |
US9865518B2 (en) | 2014-11-07 | 2018-01-09 | Shin-Etsu Chemical Co., Ltd. | Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus |
US9953929B2 (en) | 2016-03-18 | 2018-04-24 | Intel Corporation | Systems and methods for electromagnetic interference shielding |
WO2017160468A1 (en) | 2016-03-18 | 2017-09-21 | Intel Corporation | Systems and methods for eloectromagnetic interference shielding |
EP3430645A4 (en) * | 2016-03-18 | 2019-11-27 | INTEL Corporation | SYSTEMS AND METHODS FOR PROTECTION AGAINST ELECTROMAGNETIC INTERFERENCE |
US10615128B2 (en) | 2016-03-18 | 2020-04-07 | Intel Corporation | Systems and methods for electromagnetic interference shielding |
WO2017172076A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Semiconductor package having an emi shielding layer |
US9991211B2 (en) | 2016-04-01 | 2018-06-05 | Intel Corporation | Semiconductor package having an EMI shielding layer |
KR20190111915A (ko) | 2017-02-02 | 2019-10-02 | 히타치가세이가부시끼가이샤 | 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름 |
US10825694B2 (en) | 2017-02-02 | 2020-11-03 | Hitachi Chemical Company, Ltd. | Method for manufacturing electronic component, resin composition for temporary protection, and resin film for temporary protection |
CN110364520A (zh) * | 2018-04-11 | 2019-10-22 | 丰田自动车株式会社 | 半导体装置 |
CN110364520B (zh) * | 2018-04-11 | 2024-01-05 | 株式会社电装 | 半导体装置 |
KR20230020963A (ko) | 2020-06-09 | 2023-02-13 | 쇼와덴코머티리얼즈가부시끼가이샤 | 전자 부품의 제조 방법, 임시 보호용 수지 조성물 및 임시 보호용 수지 필름 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4662324B2 (ja) | 回路モジュール | |
JP4159636B2 (ja) | 電子部品パッケージ及びその製造方法 | |
JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
EP1914803A1 (en) | Low profile ball grid array (BGA) package witth exposed die and method of making same | |
TW201546914A (zh) | 基板及其製造方法 | |
CN110176404A (zh) | 制造半导体器件的方法和对应的半导体器件 | |
CN103531548B (zh) | 具有气隙的半导体封装结构及其形成方法 | |
KR102620863B1 (ko) | 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법 | |
JP2008135688A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008288610A (ja) | 回路モジュールの製造方法 | |
CN110078016A (zh) | 封装结构及其制造方法 | |
CN109264662A (zh) | 用于重叠传感器封装的系统和方法 | |
CN109545770B (zh) | 半导体封装结构 | |
JP4614584B2 (ja) | 混成集積回路装置およびその製造方法 | |
CN1646417A (zh) | 制造电子器件的方法 | |
JPH09223761A (ja) | 半導体装置およびその製造方法 | |
JP2005167129A (ja) | 電子素子パッケージおよび電子素子パッケージの製造方法 | |
JPH03152985A (ja) | 電子部品搭載用基板 | |
CN106571347A (zh) | 绝缘管芯 | |
JP3801121B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
TWI757267B (zh) | 具有整合式電磁干擾屏蔽之積體電路封裝體 | |
JP2797557B2 (ja) | シールド機能を有する集積回路装置及び製造方法 | |
JPH0936155A (ja) | 半導体装置の製造方法 | |
JP3446695B2 (ja) | 半導体装置 | |
JP2677213B2 (ja) | 半導体集積回路装置 |