CN110364520B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110364520B
CN110364520B CN201910236231.5A CN201910236231A CN110364520B CN 110364520 B CN110364520 B CN 110364520B CN 201910236231 A CN201910236231 A CN 201910236231A CN 110364520 B CN110364520 B CN 110364520B
Authority
CN
China
Prior art keywords
power terminal
conductor plate
sealing body
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910236231.5A
Other languages
English (en)
Other versions
CN110364520A (zh
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110364520A publication Critical patent/CN110364520A/zh
Application granted granted Critical
Publication of CN110364520B publication Critical patent/CN110364520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种半导体装置，具备：至少一个半导体元件、将至少一个半导体元件密封的密封体、在密封体的内部连接于至少一个半导体元件的第一电力端子及在密封体的内部经由至少一个半导体元件而电连接于第一电力端子的第二电力端子。第一电力端子及第二电力端子分别为板状并且在密封体的内部至少部分相向。

Description

半导体装置
技术领域
本说明书公开的技术涉及半导体装置。
背景技术
日本特开2017-224751号公报公开了一种半导体装置。该半导体装置具备半导体元件、将半导体元件密封的密封体、在密封体的内部与半导体元件连接的第一电力端子及第二电力端子。第一电力端子及第二电力端子经由半导体元件而相互连接，彼此反向的电流流向这些电力端子。
发明内容
在半导体装置中，在流向半导体装置的电流发生了急变时，存在产生电涌电压的情况。电涌电压由于会导致例如半导体元件的故障或无用的电力消耗，因此希望能够抑制。为了抑制电涌电压，使半导体装置的电感降低是有效的。本说明书提供一种能降低半导体装置的电感而抑制电涌电压的技术。
本说明书公开的半导体装置具备：至少一个半导体元件；密封体，将至少一个半导体元件密封；第一电力端子，在密封体的内部连接于至少一个半导体元件，并向密封体的外部露出；及第二电力端子，在密封体的内部经由至少一个半导体元件而电连接于第一电力端子，并向密封体的外部露出。第一电力端子及第二电力端子分别为板状并且在密封体的内部至少部分相向。
在上述的半导体装置中，第一电力端子与第二电力端子经由半导体元件而相互电连接。因此，彼此反向的电流流向第一电力端子及第二电力端子。此时，第一电力端子及第二电力端子分别为板状且至少部分相向，因此第一电力端子的电流形成的磁场与第二电力端子的电流形成的磁场相互抵消。由此，能抑制在第一电力端子及第二电力端子的周围形成的磁场，显著地降低第一电力端子及第二电力端子的电感。在此，第一电力端子与第二电力端子之间的距离越小，则第一电力端子及第二电力端子的电感降低得越大。关于这一点，如果第一电力端子及第二电力端子在密封体的内部相向，则能够维持第一电力端子与第二电力端子之间的绝缘性，并充分减小第一电力端子与第二电力端子之间的距离。
附图说明
图1是表示半导体装置10的外观的主视图。
图2是图1中的II-II线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图3是图1中的III-III线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图4是省略密封体16而表示半导体装置10的内部结构的分解图。
图5是表示将两个半导体装置10串联连接时的电路结构的图。
图6是表示一变形例的半导体装置10a的外观的主视图。
图7是图6中的VII-VII线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图8是图6中的VIII-VIII线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图9是表示另一变形例的半导体装置10b的外观的主视图。
图10是图9中的X-X线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图11是图9中的XI-XI线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图12是表示另一变形例的半导体装置10c的外观的主视图。
图13是图12中的XIII-XIII线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图14是图12中的XIV-XIV线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图15是表示另一变形例的半导体装置10d的外观的主视图。
图16是图15中的XVI-XVI线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图17是图15中的XVII-XVII线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图18是表示另一变形例的半导体装置10e的外观的主视图。
图19是表示另一变形例的半导体装置10e的外观的后视图。
图20是图18中的XX-XX线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图21是图18中的XXI-XXI线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图22是表示另一变形例的半导体装置10f的外观的主视图。
图23是图22中的XXIII-XXIII线的剖视图，图示出在密封体16的内部被密封的三个半导体元件22、24、26。
图24是图22中的XXIV-XXIV线的剖视图，图示出在密封体16的内部相向的第一电力端子32及第二电力端子34。
图25是图22中的XXV-XXV线的剖视图，图示出从密封体16的突出部16a向彼此相反方向突出的第一电力端子32的突出端32c及第二电力端子34的突出端34c。
图26是表示另一变形例的半导体装置10g的外观的一部分的主视图，图示出从密封体16的突出部16a向相同方向突出的第一电力端子32的突出端32c及第二电力端子34的突出端34c。
图27是表示另一变形例的半导体装置10h的内部结构的分解图，示出设于第一导体板12的孔42。
图28是表示另一变形例的半导体装置10i的内部结构的分解图，示出设于第二导体板14的孔44。
具体实施方式
在本技术的一实施方式中，密封体可以具备沿着第一电力端子及第二电力端子延伸的突出部。在该情况下，第一电力端子及第二电力端子在突出部的内部至少部分相向为优选。根据这样的结构，能够维持第一电力端子与第二电力端子之间的绝缘性，并使第一电力端子及第二电力端子在长的区间中相向。由此，能够进一步降低第一电力端子及第二电力端子的电感。
在上述的实施方式中，第一电力端子及第二电力端子可以沿着突出部的表面露出。根据这样的结构，第一电力端子及第二电力端子能够由密封体的突出部整体性地支承。能抑制第一电力端子及第二电力端子的变形，因此容易将例如汇流条这样的连接部件向第一电力端子及第二电力端子连接。
在上述的实施方式中，第一电力端子及第二电力端子可以从突出部向彼此相反方向露出。根据这样的结构，例如将汇流条这样的连接部件分别连接于第一电力端子及第二电力端子时，通过两个连接部件夹持突出部。由于能抑制突出部的变形，因此容易将这些连接部件向第一电力端子及第二电力端子连接。
或者，第一电力端子及第二电力端子可以在突出部的长度方向上不同的位置从突出部向相同方向露出。根据这样的结构，能够将例如汇流条这样的连接部件分别从相同方向连接于第一电力端子及第二电力端子。因此，容易将这些连接部件连接于第一电力端子及第二电力端子。
在本技术的一实施方式中，第一电力端子及第二电力端子分别可以具备从密封体的突出部突出的突出端。在该情况下，第一电力端子的突出端和第二电力端子的突出端可以从密封体的突出部沿同一平面突出。如果从密封体突出的突出端位于同一平面，则在制造半导体装置时，通过模具容易成形出密封体。但是，密封体未必需要使用模具来成形。所述第一电力端子及所述第二电力端子分别在所述密封体的所述突出部的内部具有弯折部以使所述突出端位于所述同一平面。
在上述的实施方式中，第一电力端子及第二电力端子分别在密封体的突出部的内部具有弯折部，由此，第一电力端子的突出端和第二电力端子的突出端可以从密封体的突出部沿同一平面突出。根据这样的结构，通过密封体能抑制弯折部的变形，因此即使在施加了外力的情况下，也能够将两个突出端维持为同一平面。
在上述的实施方式中，第一电力端子的突出端和第二电力端子的突出端可以从密封体的突出部向彼此不同的方向突出。根据这样的结构，由于第一电力端子及第二电力端子的两个突出端相互分离地配置，因此能够提高两个突出端之间的绝缘性。
或者，第一电力端子的突出端和第二电力端子的突出端可以从密封体的突出部向相同方向突出。根据这样的结构，能够将第一电力端子及第二电力端子的各突出端从相同方向连接于对应的连接部件(例如汇流条)。
在本技术的一实施方式中，至少一个半导体元件可以是多个半导体元件。在该情况下，半导体装置没有限定，但是还可以进一步具备在密封体的内部与多个半导体元件分别电连接的第一导体板、隔着多个半导体元件而与第一导体板相向并在密封体的内部与多个半导体元件分别电连接的第二导体板。并且，可以是，第一电力端子在所述密封体的内部与所述第一导体板电连接，第二电力端子在密封体的内部与第二导体板电连接。
在上述的实施方式中，第一导体板和第二导体板中的至少一方可以设有孔。在该情况下，设于第一导体板的孔可以位于第一电力端子与多个半导体元件之中最接近第一电力端子的半导体元件之间。由此，能够使流向各个半导体元件的电流比较相等。同样，设于第二导体板的孔可以位于第二电力端子与多个半导体元件之中最接近第二电力端子的半导体元件之间。由此，能够使流向各个半导体元件的电流比较相等。
在上述的实施方式中，第一导体板和第二导体板之中的至少一方可以具有厚壁部和厚度比厚壁部小的薄壁部。在该情况下，可以将多个半导体元件设于厚壁部上，将所述的孔设于薄壁部。
在本技术的半导体装置中，各个半导体元件可以包含具有发射极及集电极的IGBT(Insulated Gate Bipolar Transistor)。在该情况下，可以将发射极电连接于第一导体板，将集电极电连接于第二导体板。但是，在其他的实施方式中，各个半导体元件可以是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)或二极管这样的其他的半导体元件。
以下，参照附图对本发明的代表性的且非限定性的具体例进行详细说明。该详细的说明旨在单纯地向本领域技术人员呈现用于实施本发明的优选例的详情，并不是想要限定本发明的范围。而且，以下公开的追加性的特征以及发明是为了提供被进一步改善的半导体装置、及其使用方法和制造方法，可以与其他的特征或发明分开或一起使用。
另外，以下的详细说明中公开的特征或工序的组合广义上不是实施本发明时必须的，仅是为了特别说明本发明的代表性的具体例而记载的。此外，上述及下述的代表性的具体例的各种特征及独立和从属权利要求记载的各种特征在提供本发明的追加性的且有用的实施方式时并不是必须如在此记载的具体例那样或者如列举的顺序那样进行组合。
本说明书及/或权利要求书记载的全部的特征与实施例及/或权利要求记载的特征的构成另行地作为对申请原始公开以及主张权利的特定事项的限定，旨在单独且相互独立地公开。此外，关于全部的数值范围及组或集团的记载作为对申请原始公开及主张权利要求的特定事项的限定，具有公开它们的中间的构成这一意图。
【实施例】
参照附图，说明实施例的半导体装置10。半导体装置10在例如电动汽车中能够应用于转换器或逆变器这样的电力转换电路。在此所说的电动汽车是指具有对车轮进行驱动的电动机的汽车这一广泛含义，包括例如通过外部的电力进行充电的电动汽车、除了电动机之外还具有发动机的混合动力车、及以燃料电池为电源的燃料电池车等。
如图1-图4所示，半导体装置10具备第一导体板12、第二导体板14、多个半导体元件22、24、26、密封体16。第一导体板12与第二导体板14相互平行，彼此相向。作为一例，多个半导体元件22、24、26包含第一半导体元件22、第二半导体元件24及第三半导体元件26。第一半导体元件22、第二半导体元件24及第三半导体元件26沿着第一导体板12及第二导体板14的长度方向(图1、图2中的左右方向)直线性地排列。多个半导体元件22、24、26在第一导体板12与第二导体板14之间并列配置。多个半导体元件22、24、26由密封体16密封。
第一导体板12及第二导体板14由铜或其他的金属这样的导体形成。第一导体板12与第二导体板14隔着多个半导体元件22、24、26而相互相向。各个半导体元件22、24、26接合于第一导体板12，并且也接合于第二导体板14。需要说明的是，在各个半导体元件22、24、26与第一导体板12之间设有导体间隔件18。在此，第一导体板12及
第二导体板14的具体的结构没有特别限定。例如，第一导体板12和第二导体板14中的至少一方可以是例如DBC(Direct Bonded Copper)基板这样的具有绝缘体(例如陶瓷)的中间层的绝缘基板。即，第一导体板12与第二导体板14分别可以不必整体由导体构成。
第一半导体元件22、第二半导体元件24及第三半导体元件26是电力电路用的所谓功率半导体元件，具有彼此相同的结构。第一半导体元件22具有上表面电极22a和下表面电极22b。上表面电极22a和下表面电极22b是电力用的电极。上表面电极22a位于第一半导体元件22的上表面，下表面电极22b位于第一半导体元件22的下表面。上表面电极22a经由导体间隔件18而电连接于第一导体板12，下表面电极22b电连接于第二导体板14。同样，关于第二半导体元件24及第三半导体元件26，也分别具有上表面电极24a、26a和下表面电极24b、26b。上表面电极24a、26a经由导体间隔件18而电连接于第一导体板12，下表面电极24b、26b电连接于第二导体板14。
作为一例，本实施例的半导体元件22、24、26包含具有发射极及集电极的IGBT结构。IGBT结构的发射极连接于上表面电极22a、24a、26a，IGBT结构的集电极连接于下表面电极22b、24b、26b。但是，半导体元件22、24、26的具体的种类或结构没有特别限定。半导体元件22、24、26可以是还具有二极管结构的RC(Reverse Conducting)-IGBT元件。或者，取代IGBT结构或在IGBT结构的基础上，半导体元件22、24、26还可以具有例如MOSFET结构。而且，关于半导体元件22、24、26使用的半导体材料，也没有特别限定，可以是例如硅(Si)、碳化硅(SiC)或氮化镓(GaN)这样的氮化物半导体。
密封体16没有特别限定，但是可以由例如环氧树脂这样的热固化性树脂或其他的绝缘体构成。密封体16也称为例如模制树脂或封装体。半导体装置10并不局限于三个半导体元件22、24、26，只要具备至少一个半导体元件即可。
第一导体板12及第二导体板14不仅与多个半导体元件22、24、26电连接，而且也与多个半导体元件22、24、26热连接。而且，第一导体板12及第二导体板14分别向密封体16的表面露出，能够向密封体16的外部放出各半导体元件22、24、26的热量。由此，本实施例的半导体装置10具有在多个半导体元件22、24、26的两侧配置有散热板的双面冷却结构。
在本实施例的半导体装置10中，从图4可知，第二导体板14比第一导体板12大。详细而言，在第一导体板12中，四个角被倒角，而在第二导体板14中未进行这样的加工。这是因为，在制造半导体装置10时，通过共同的夹具来进行第一导体板12和第二导体板14的定位的缘故。当第二导体板14比第一导体板12大时，能够通过夹具从下方支承第一导体板12并通过从该夹具向上方延伸的多个支柱来进一步支承第二导体板14。
半导体装置10还具备第一电力端子32、第二电力端子34、多个信号端子36。各个端子32、34、36由铜或铝这样的导体构成，从密封体16的内部延伸至外部。第一电力端子32在密封体16的内部连接于第一导体板12。第二电力端子34在密封体16的内部连接于第二导体板14。由此，多个半导体元件22、24、26在第一电力端子32与第二电力端子34之间电气性地并联连接。而且，第一电力端子32及第二电力端子34分别向密封体16的外部露出，将例如汇流条这样的外部的连接部件52、54连接(参照图3)。各个信号端子36经由接合线38而连接于半导体元件22、24、26的对应的一个信号焊盘(图示省略)。
作为一例，第一电力端子32通过钎焊而接合于第一导体板12，第二电力端子34一体地形成于第二导体板14。需要说明的是，第一电力端子32可以与第一导体板12一体形成。而且，第二电力端子34可以通过例如钎焊而接合于第二导体板14。此外，各个信号端子36可以不经由接合线38而直接连接于对应的一个信号焊盘。
如图3所示，第一电力端子32及第二电力端子34分别为板状，并且在密封体16的内部相互相向。即，第一电力端子32及第二电力端子34在它们的厚度方向上相互相向，它们的主表面(相对于厚度方向而垂直地扩展的表面)隔着密封体16的一部分而相互面对。根据这样的结构，能够维持第一电力端子32与第二电力端子34之间的绝缘性，并降低第一电力端子32及第二电力端子34的电感。即，第一电力端子32及第二电力端子34经由多个半导体元件22、24、26而相互连接，因此彼此反向的电流流向第一电力端子32及第二电力端子34。此时，第一电力端子32及第二电力端子34相互相向，因此第一电力端子32的电流形成的磁场与第二电力端子34的电流形成的磁场相互抵消。由此，能抑制在第一电力端子32及第二电力端子34的周围形成的磁场，显著地降低第一电力端子32及第二电力端子34的电感。通过降低第一电力端子32及第二电力端子34的电感，例如，能抑制多个半导体元件22、24、26被开关时的电涌电压。
在本实施例的半导体装置10中，密封体16具备沿第一电力端子32及第二电力端子34延伸的突出部16a。并且，第一电力端子32及第二电力端子34在突出部16a的内部相向(参照图3)。根据这样的结构，能够维持第一电力端子32与第二电力端子34之间的绝缘性，并使第一电力端子32及第二电力端子34在长的区间中相向。由此，能够进一步降低第一电力端子32及第二电力端子34的电感。而且，第一电力端子32及第二电力端子34不从密封体16突出，因此在制造半导体装置10时，通过模具容易成形密封体16。即，在通过模具成形密封体16时，能够将第一电力端子32及第二电力端子34的整体包含在模具内。
在本实施例的半导体装置10中，第一电力端子32及第二电力端子34沿密封体16的突出部16a的表面露出(参照图3)。根据这样的结构，第一电力端子32及第二电力端子34能够由密封体16的突出部16a整体性地支承。由于能抑制第一电力端子32及第二电力端子34的变形，因此容易将例如汇流条这样的连接部件52、54连接于第一电力端子32及第二电力端子34。
在本实施例的半导体装置10中，第一电力端子32及第二电力端子34从密封体16的突出部16a向彼此相反方向露出。根据这样的结构，在将例如汇流条这样的连接部件52、54分别连接于第一电力端子32及第二电力端子34时，通过两个连接部件52、54夹持突出部16a。由于能抑制突出部16a的变形，因此容易将这些连接部件52、54连接于第一电力端子32及第二电力端子34。例如，通过将密封体16的突出部16a插入两个连接部件52、54之间，能够简单地进行这些连接。此时，多个信号端子36只要向与第一电力端子32及第二电力端子34相同的方向突出，就可以将多个信号端子36同时连接于对应的连接部件(例如连接器)。
在本实施例的半导体装置10中，第一电力端子32与第二电力端子34整体性地相向。然而，第一电力端子32与第二电力端子34只要在它们的厚度方向上至少部分相向即可。在该情况下，第一电力端子32与第二电力端子34可以相互偏置，宽度尺寸可以互不相同，长度尺寸可以互不相同。
在本说明书中公开的半导体装置10如前所述能够应用于转换器或逆变器这样的电力转换电路。在该情况下，如图5所示，通过将两个半导体装置10串联连接，能够构成转换器或逆变器中的上下臂。在该情况下，在上臂中，将一方的半导体装置10的三个半导体元件22、24、26并联连接，在下臂中，将另一方的半导体装置10的三个半导体元件22、24、26并联连接。在此，在图5所示的电路中，各个半导体装置10可以替换为后述的变形例的半导体装置10a-10i。
接下来，参照图6-图8，说明一变形例的半导体装置10a。如图6-图8所示，该变形例的半导体装置10a与图1-图4所示的半导体装置10相比，使第一电力端子32及第二电力端子34露出的结构不同。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。
如图8所示，在本变形例的半导体装置10a中，第一电力端子32设有厚壁部32a，该厚壁部32a在密封体16的突出部16a向外部露出。同样，第二电力端子34也设有厚壁部34a，该厚壁部34a在密封体16的突出部16a向外部露出。根据这样的结构，能够将密封体16的突出部16a以一样的厚度形成，能够提高突出部16a的强度。
接下来，参照图9-图11，说明另一变形例的半导体装置10b。如图9-图11所示，该变形例的半导体装置10b与图1-图4所示的半导体装置10相比，使第一电力端子32及第二电力端子34露出的结构不同。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。
如图11所示，在本变形例的半导体装置10b中，第一电力端子32及第二电力端子34在突出部16a的长度方向上不同的位置从突出部16a向相同方向露出。根据这样的结构，能够将例如汇流条这样的连接部件52、54分别从相同方向连接于第一电力端子32及第二电力端子34。因此，容易将这些连接部件52、54连接于第一电力端子32及第二电力端子34。
接下来，参照图12-图14，说明另一变形例的半导体装置10c。如图12-图14所示，该变形例的半导体装置10c与图1-图4所示的半导体装置10相比，使第一电力端子32及第二电力端子34露出的结构不同。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。
如图14所示，在本变形例的半导体装置10c中，第一电力端子32及第二电力端子34相互相向并从密封体16突出。如果是两个电力端子32、34从密封体16平行地突出的结构，则在制造半导体装置10时，通过模具难以成形密封体16。即，这是因为无法将模具的上模与下模完全关闭，在第一电力端子32与第二电力端子34之间形成了间隙的缘故。因此，在本变形例的半导体装置10c中，在第一电力端子32与第二电力端子34之间介插有绝缘体16b的状态下，通过模具进行密封体16的成形。该绝缘体16b与成形后的密封体16成为一体，构成密封体16的一部分。根据这样的结构，在密封体16可以不必设置突出部16a。
接下来，参照图15-图17，说明另一变形例的半导体装置10d。如图15-图17所示，该变形例的半导体装置10d与图1-图4所示的半导体装置10相比，使第一电力端子32及第二电力端子34露出的结构不同。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。
如图15、图17所示，在本变形例的半导体装置10d中，第一电力端子32形成有贯通孔32b，第二电力端子34形成有贯通孔34b。各个贯通孔32b、34b由密封体16的材料填充。需要说明的是，第一电力端子32与第二电力端子34以彼此的贯通孔32b、34b不重叠的方式沿横向偏置。根据这样的结构，在通过模具来成形密封体16时，能够通过贯通了第一电力端子32的贯通孔32b的夹具(例如支柱)，将第二电力端子34按压于模具的内表面。同样，能够通过贯通了第二电力端子34的贯通孔34b的夹具(例如支柱)，将第一电力端子32按压于模具的内表面。由此，在通过模具来成形密封体16时，能够抑制第一电力端子32及第二电力端子34的变形，并使第一电力端子32及第二电力端子34向密封体16的表面露出。如果在成形了密封体16的阶段第一电力端子32及第二电力端子34已经露出，则可以省略之后实施的密封体16的机械加工。
接下来，参照图18-图21，说明另一变形例的半导体装置10e。如图18-图21所示，该变形例的半导体装置10e与图1-图4所示的半导体装置10相比，使第一电力端子32及第二电力端子34露出的结构不同。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。
如图19、图21所示，在本变形例的半导体装置10e中，第二电力端子34的一部分与第二导体板14一体形成，在密封体16的内部与第一电力端子32相向。并且，第二电力端子34的另一部分在密封体16的外部与位于密封体16内部的第二电力端子34的一部分接合。如果是这样的结构，则在成形密封体16的阶段，仅第一电力端子32从密封体16突出，因此通过模具能够容易地成形密封体16。
接下来，参照图22-图25，说明另一变形例的半导体装置10f。如图22-图25所示，该变形例的半导体装置10f与图1-图4所示的半导体装置10相比，使第一电力端子32及第二电力端子34露出的结构不同。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。
如图22、图25所示，在本变形例的半导体装置10f中，第一电力端子32及第二电力端子34分别具备从密封体16的突出部16a突出的突出端32c、34c。虽然未特别限定，但是第一电力端子32的突出端32c和第二电力端子34的突出端34c从密封体16的突出部16a沿同一平面突出。如果从密封体16突出的突出端32c、34c位于同一平面，则在制造半导体装置10时，通过模具容易成形密封体16。而且，如果第一电力端子32及第二电力端子34具备突出端32c、34c，则容易将汇流条这样的连接部件52、54连接于第一电力端子32及第二电力端子34。如图25所示，第一电力端子32及第二电力端子34分别以突出端32c、34c位于同一平面的方式在密封体16的突出部16a的内部具有弯折部32d、34d。根据这样的结构，通过密封体16能抑制弯折部32d、34d的变形，因此即使在向突出端32c、34c施加了外力的情况下，也能够将两个突出端32c、34c维持在同一平面上。
接下来，参照图26，说明另一变形例的半导体装置10g。在上述的图22-图25所示的半导体装置10f中，第一电力端子32的突出端32c和第二电力端子34的突出端34c从密封体16的突出部16a向彼此不同的方向突出。根据这样的结构，由于第一电力端子32及第二电力端子34的两个突出端32c、34c相互分离地配置，因此能够提高两个突出端32c、34c之间的绝缘性。相对于此，在图26所示的半导体装置10g中，第一电力端子32的突出端32c和第二电力端子34的突出端34c可以从密封体16的突出部16a向相同方向突出。根据这样的结构，能够将第一电力端子32及第二电力端子34的各突出端32c、34c分别从相同方向连接于对应的连接部件(例如汇流条)。
接下来，参照图27，说明另一变形例的半导体装置10h。如图27所示，该变形例的半导体装置10h与图1-图4所示的半导体装置10相比，第一导体板12设有孔42。关于其他的结构，由于与图1-图4所示的半导体装置10相同，因此通过标注同一附图标记而省略重复的说明。设于第一导体板12的孔42位于第一电力端子32与多个半导体元件22、24、26之中最接近第一电力端子32的第二半导体元件24之间。为了使流向三个半导体元件22、24、26的电流均匀化而设有第一导体板12的孔42。
即，第一电力端子32与各个半导体元件22、24、26之间的距离完全不一致。例如，从第一电力端子32至第一半导体元件22的距离与从第一电力端子32至第三半导体元件26的距离彼此相等。然而，从第一电力端子32至第二半导体元件24的距离比从第一电力端子32至第一半导体元件22或第三半导体元件26的距离短。如果这样的距离的差异存在，则第一电力端子32与各个半导体元件22、24、26之间的电阻也会产生无法忽视的差异。其结果是，电流不均等地流向各个半导体元件22、24、26。
针对上述的问题，如果第一导体板12设有孔42，则在第一电力端子32与第二半导体元件24之间流动的电流的至少一部分需要绕过孔42而流动。其结果是，由于电流实际流动的路径长度变长而第一电力端子32与第二半导体元件24之间的电阻增大。由于在第二半导体元件24流动的电流被抑制，因此能消除或降低流向各个半导体元件22、24、26的电流的不均等。需要说明的是，第一导体板12具有厚壁部12x和厚度比厚壁部12x小的薄壁部12y，孔42设于薄壁部12y。根据这样的结构，容易形成孔42，而且，在通过模具来成形密封体16时，容易向孔42的内部填充密封体16的材料。需要说明的是，孔42的个数或形状可以适当变更。而且，孔42并不局限于贯通孔，可以是有底的孔(即，凹部)。
接下来，参照图28，说明另一变形例的半导体装置10i。如图28所示，该变形例的半导体装置10i与图27所示的半导体装置10h相比，不是第一导体板12而是第二导体板14设有孔44。关于其他的结构，与图27所示的半导体装置10h相同，因此通过标注同一附图标记而省略重复的说明。设于第二导体板14的孔44位于第二电力端子34与多个半导体元件22、24、26之中最接近第二电力端子34的第二半导体元件24之间。第二导体板14的孔44也是为了使流向三个半导体元件22、24、26的电流均匀化而设置的。即，设于第二导体板14的孔44与图27所示的半导体装置10h中设于第一导体板12的孔42起到同样的作用效果。
在图28所示的半导体装置10i中，除了第二导体板14的孔44之外，还可以在第一导体板12进一步形成孔42(参照图27)。即，第一导体板12及第二导体板14可以分别形成孔42、44。在该情况下，第一导体板12的孔42与第二导体板14的孔44可以是彼此相同的尺寸及形状，也可以为相互不同的尺寸或形状。例如，第一导体板12的孔42可以具有比第二导体板14的孔44大的尺寸。或者，第一导体板12的孔42可以具有比第二导体板14的孔44小的尺寸。

Claims (21)

1.一种半导体装置，具备：
至少一个半导体元件；
密封体，将所述至少一个半导体元件密封；
第一电力端子，在所述密封体的内部连接于所述至少一个半导体元件，并向所述密封体的外部露出；及
第二电力端子，在所述密封体的内部经由所述至少一个半导体元件而电连接于所述第一电力端子，并向所述密封体的外部露出，
所述第一电力端子及所述第二电力端子分别为板状并且在所述密封体的内部至少部分相向，
所述密封体具备沿所述第一电力端子及所述第二电力端子延伸的突出部，
所述第一电力端子及所述第二电力端子在所述突出部的内部至少部分相向，
所述第一电力端子和所述第二电力端子在所述突出部分别形成有贯通孔，且所述第一电力端子与所述第二电力端子以彼此的贯通孔不重叠的方式沿横向偏置，
在通过模具来成形所述密封体时，通过贯通了所述第一电力端子的贯通孔的夹具，将所述第二电力端子按压于所述模具的内表面，通过贯通了所述第二电力端子的贯通孔的夹具，将所述第一电力端子按压于所述模具的内表面，并且各个贯通孔由所述密封体的材料填充。
2.根据权利要求1所述的半导体装置，其中，
所述第一电力端子及所述第二电力端子沿所述突出部的表面露出。
3.根据权利要求2所述的半导体装置，其中，
所述第一电力端子及所述第二电力端子从所述突出部向彼此相反方向露出。
4.根据权利要求2所述的半导体装置，其中，
所述第一电力端子及所述第二电力端子在所述突出部的长度方向上不同的位置从所述突出部向相同方向露出。
5.根据权利要求1所述的半导体装置，其中，
所述第一电力端子及所述第二电力端子分别具备从所述密封体的所述突出部突出的突出端。
6.根据权利要求5所述的半导体装置，其中，
所述第一电力端子的所述突出端和所述第二电力端子的所述突出端从所述密封体的所述突出部沿同一平面突出。
7.根据权利要求6所述的半导体装置，其中，
所述第一电力端子及所述第二电力端子分别在所述密封体的所述突出部的内部具有弯折部以使所述突出端位于所述同一平面。
8.根据权利要求5～7中任一项所述的半导体装置，其中，
所述第一电力端子的所述突出端和所述第二电力端子的所述突出端从所述密封体的所述突出部向彼此不同的方向突出。
9.根据权利要求5～7中任一项所述的半导体装置，其中，
所述第一电力端子的所述突出端和所述第二电力端子的所述突出端从所述密封体的所述突出部向相同方向突出。
10.根据权利要求1～7中任一项所述的半导体装置，其中，
所述至少一个半导体元件是多个半导体元件。
11.根据权利要求8所述的半导体装置，其中，
所述至少一个半导体元件是多个半导体元件。
12.根据权利要求9所述的半导体装置，其中，
所述至少一个半导体元件是多个半导体元件。
13.根据权利要求10所述的半导体装置，还具备：
第一导体板，在所述密封体的内部与所述多个半导体元件分别电连接；及
第二导体板，隔着所述多个半导体元件而与所述第一导体板相向，并且在所述密封体的内部与所述多个半导体元件分别电连接，
所述第一电力端子在所述密封体的内部电连接于所述第一导体板，
所述第二电力端子在所述密封体的内部电连接于所述第二导体板。
14.根据权利要求11所述的半导体装置，还具备：
第一导体板，在所述密封体的内部与所述多个半导体元件分别电连接；及
第二导体板，隔着所述多个半导体元件而与所述第一导体板相向，并且在所述密封体的内部与所述多个半导体元件分别电连接，
所述第一电力端子在所述密封体的内部电连接于所述第一导体板，
所述第二电力端子在所述密封体的内部电连接于所述第二导体板。
15.根据权利要求12所述的半导体装置，还具备：
第一导体板，在所述密封体的内部与所述多个半导体元件分别电连接；及
第二导体板，隔着所述多个半导体元件而与所述第一导体板相向，并且在所述密封体的内部与所述多个半导体元件分别电连接，
所述第一电力端子在所述密封体的内部电连接于所述第一导体板，
所述第二电力端子在所述密封体的内部电连接于所述第二导体板。
16.根据权利要求13所述的半导体装置，其中，
所述第一导体板和所述第二导体板中的至少一方在所述第一电力端子或所述第二电力端子与所述多个半导体元件之中最接近所述第一电力端子或所述第二电力端子的半导体元件之间设有孔。
17.根据权利要求14所述的半导体装置，其中，
所述第一导体板和所述第二导体板中的至少一方在所述第一电力端子或所述第二电力端子与所述多个半导体元件之中最接近所述第一电力端子或所述第二电力端子的半导体元件之间设有孔。
18.根据权利要求15所述的半导体装置，其中，
所述第一导体板和所述第二导体板中的至少一方在所述第一电力端子或所述第二电力端子与所述多个半导体元件之中最接近所述第一电力端子或所述第二电力端子的半导体元件之间设有孔。
19.根据权利要求16所述的半导体装置，其中，
所述第一导体板和所述第二导体板之中的至少一方具有厚壁部和厚度比所述厚壁部小的薄壁部，
所述多个半导体元件设于所述厚壁部上，所述孔设于所述薄壁部。
20.根据权利要求17所述的半导体装置，其中，
所述第一导体板和所述第二导体板之中的至少一方具有厚壁部和厚度比所述厚壁部小的薄壁部，
所述多个半导体元件设于所述厚壁部上，所述孔设于所述薄壁部。
21.根据权利要求18所述的半导体装置，其中，
所述第一导体板和所述第二导体板之中的至少一方具有厚壁部和厚度比所述厚壁部小的薄壁部，
所述多个半导体元件设于所述厚壁部上，所述孔设于所述薄壁部。
CN201910236231.5A 2018-04-11 2019-03-27 半导体装置 Active CN110364520B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018076191A JP2019186403A (ja) 2018-04-11 2018-04-11 半導体装置
JP2018-076191 2018-04-11

Publications (2)

Publication Number Publication Date
CN110364520A CN110364520A (zh) 2019-10-22
CN110364520B true CN110364520B (zh) 2024-01-05

Family

ID=68053203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910236231.5A Active CN110364520B (zh) 2018-04-11 2019-03-27 半导体装置

Country Status (5)

Country Link
US (1) US10943877B2 (zh)
JP (1) JP2019186403A (zh)
KR (1) KR20190118966A (zh)
CN (1) CN110364520B (zh)
DE (1) DE102019109275A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP7069787B2 (ja) * 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
DE102022119564A1 (de) 2022-08-04 2024-02-15 Infineon Technologies Ag Formgegossenes leistungshalbleitermodul und verfahren zur herstellung desselben

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223761A (ja) * 1996-02-15 1997-08-26 Nitto Denko Corp 半導体装置およびその製造方法
CN102986026A (zh) * 2010-06-30 2013-03-20 日立汽车系统株式会社 功率模块和使用它的电力变换装置
JP2014183078A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp 半導体装置
JP2017028105A (ja) * 2015-07-22 2017-02-02 トヨタ自動車株式会社 半導体装置
CN107112294A (zh) * 2014-11-21 2017-08-29 株式会社电装 半导体装置以及功率模块
WO2017199723A1 (ja) * 2016-05-20 2017-11-23 株式会社デンソー 半導体装置
JP2017224751A (ja) * 2016-06-16 2017-12-21 トヨタ自動車株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162569A (ja) 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
FR2842042A1 (fr) 2002-07-04 2004-01-09 Valeo Equip Electr Moteur Module de controle et de puissance d'un alterno-demarreur integrale
DE102005016830A1 (de) 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP4702196B2 (ja) 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP4567029B2 (ja) * 2007-06-22 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置
JP4167715B1 (ja) 2007-08-13 2008-10-22 オーナンバ株式会社 ツインチップ搭載型ダイオード
JP4580997B2 (ja) 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
JP5285348B2 (ja) 2008-07-30 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5551808B2 (ja) 2010-03-05 2014-07-16 日立オートモティブシステムズ株式会社 半導体モジュール及びこれを備えた電力変換装置
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5803560B2 (ja) 2011-10-24 2015-11-04 トヨタ自動車株式会社 半導体装置
US9325257B2 (en) 2012-06-01 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device to reduce voltage variation between terminals
US9351423B2 (en) 2012-06-29 2016-05-24 Denso Corporation Semiconductor device and semiconductor device connection structure
JP5626274B2 (ja) 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
JP6316708B2 (ja) 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102014219998B4 (de) 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
JP6578900B2 (ja) 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP6497286B2 (ja) * 2015-09-18 2019-04-10 株式会社デンソー 半導体モジュール
KR102132056B1 (ko) 2016-03-30 2020-07-09 매그나칩 반도체 유한회사 전력 반도체 모듈 및 이의 제조 방법
JP6686691B2 (ja) 2016-05-16 2020-04-22 株式会社デンソー 電子装置
JP6645396B2 (ja) 2016-10-07 2020-02-14 株式会社デンソー 半導体装置
JP6597549B2 (ja) 2016-10-20 2019-10-30 トヨタ自動車株式会社 半導体モジュール
JP6624011B2 (ja) 2016-11-03 2019-12-25 株式会社デンソー 半導体装置
JP6512231B2 (ja) 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP6865644B2 (ja) 2017-06-20 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223761A (ja) * 1996-02-15 1997-08-26 Nitto Denko Corp 半導体装置およびその製造方法
CN102986026A (zh) * 2010-06-30 2013-03-20 日立汽车系统株式会社 功率模块和使用它的电力变换装置
JP2014183078A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp 半導体装置
CN107112294A (zh) * 2014-11-21 2017-08-29 株式会社电装 半导体装置以及功率模块
JP2017028105A (ja) * 2015-07-22 2017-02-02 トヨタ自動車株式会社 半導体装置
WO2017199723A1 (ja) * 2016-05-20 2017-11-23 株式会社デンソー 半導体装置
JP2017224751A (ja) * 2016-06-16 2017-12-21 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
DE102019109275A1 (de) 2019-10-17
JP2019186403A (ja) 2019-10-24
KR20190118966A (ko) 2019-10-21
CN110364520A (zh) 2019-10-22
US10943877B2 (en) 2021-03-09
US20190318999A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
CN110364520B (zh) 半导体装置
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
WO2014061211A1 (ja) 半導体装置
KR102156867B1 (ko) 반도체 장치
CN110137160B (zh) 半导体器件
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
CN109599384B (zh) 半导体器件
CN110600457B (zh) 半导体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US10566295B2 (en) Semiconductor device
CN110911375A (zh) 半导体装置
CN110943062B (zh) 半导体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
CN110491848B (zh) 半导体装置
CN113597671B (zh) 半导体装置
TWI718473B (zh) 半導體裝置
US11276627B2 (en) Semiconductor device
WO2020144907A1 (ja) 半導体装置
US20240203849A1 (en) Semiconductor device and mounting structure for semiconductor device
US20230170277A1 (en) Semiconductor module, semiconductor apparatus, and vehicle
CN111599781A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200414

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: TOYOTA City, Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant