JP2005167129A - 電子素子パッケージおよび電子素子パッケージの製造方法 - Google Patents
電子素子パッケージおよび電子素子パッケージの製造方法 Download PDFInfo
- Publication number
- JP2005167129A JP2005167129A JP2003407232A JP2003407232A JP2005167129A JP 2005167129 A JP2005167129 A JP 2005167129A JP 2003407232 A JP2003407232 A JP 2003407232A JP 2003407232 A JP2003407232 A JP 2003407232A JP 2005167129 A JP2005167129 A JP 2005167129A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- device package
- container member
- substrate
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【解決手段】電子素子パッケージ1は、平坦な基板9、基板9上に実装される半導体素子71、並びに、半導体素子71の側方および上方を囲むように基板9に取り付けられることにより半導体素子71が収納される内部空間90を基板9と共に形成するカバー部材2を備える。基板9とカバー部材2とが、熱硬化性樹脂を主成分とする接着剤3により低温にて接着されることにより、耐熱性の低い半導体素子71を密閉された内部空間90に収納することが実現される。また、接着剤3の外側の表面が無電解メッキにより形成される金属の被膜4により覆われるため、水分等が内部空間90に浸入することが防止され、内部空間90の気密性が向上される。
【選択図】図1
Description
2 カバー部材
3 接着剤
4 被膜
9 基板
21 鍔部
22 吸湿剤
23 凹部
71 半導体素子
90 内部空間
S11〜S14 ステップ
Claims (12)
- 電子素子パッケージであって、
電子素子と、
前記電子素子が収納される空間を形成する第1の容器部材および第2の容器部材と、
樹脂を主成分とし、前記第1の容器部材と前記第2の容器部材とを接着して前記空間を密閉する接着剤と、
前記接着剤の外側の表面を覆う金属膜と、
を備えることを特徴とする電子素子パッケージ。 - 請求項1に記載の電子素子パッケージであって、
前記金属膜がメッキ層であることを特徴とする電子素子パッケージ。 - 請求項2に記載の電子素子パッケージであって、
前記接着剤が、金属粒子を含むことを特徴とする電子素子パッケージ。 - 請求項1ないし3のいずれかに記載の電子素子パッケージであって、
前記電子素子が半導体素子であることを特徴とする電子素子パッケージ。 - 請求項1ないし4のいずれかに記載の電子素子パッケージであって、
前記電子素子が前記第1の容器部材に実装され、
前記第2の容器部材が樹脂により形成されることを特徴とする電子素子パッケージ。 - 請求項5に記載の電子素子パッケージであって、
前記第2の容器部材の外側の表面も金属膜により覆われていることを特徴とする電子素子パッケージ。 - 請求項5または6に記載の電子素子パッケージであって、
前記第1の容器部材が平坦な部材であり、前記第2の容器部材が前記第1の容器部材を覆う凹部を備えることを特徴とする電子素子パッケージ。 - 請求項7に記載の電子素子パッケージであって、
前記第2の容器部材が、前記凹部の縁に前記接着剤を介して前記第1の容器部材に接着される鍔部をさらに備えることを特徴とする電子素子パッケージ。 - 請求項1ないし8のいずれかに記載の電子素子パッケージであって、
前記空間内に吸湿剤をさらに備えることを特徴とする電子素子パッケージ。 - 電子素子パッケージの製造方法であって、
第1の容器部材に電子素子を実装する工程と、
樹脂を主成分とする接着剤により前記1の容器部材と第2の容器部材とを接着し、前記電子素子が収納される密閉された空間を形成する工程と、
前記接着剤の外側の表面を覆う金属膜を形成する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。 - 請求項10に記載の電子素子パッケージの製造方法であって、
前記金属膜がメッキにより形成されることを特徴とする電子素子パッケージの製造方法。 - 請求項10または11に記載の電子素子パッケージの製造方法であって、
前記空間を形成する工程の前に、前記第2の容器部材の前記空間側の面に吸湿剤を設ける工程をさらに備えることを特徴とする電子素子パッケージの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407232A JP4134893B2 (ja) | 2003-12-05 | 2003-12-05 | 電子素子パッケージ |
CN200810169256XA CN101369560B (zh) | 2003-12-05 | 2004-12-02 | 电子元件封装 |
CNB2004800360904A CN100440490C (zh) | 2003-12-05 | 2004-12-02 | 封装的电子元件、及电子元件封装的制造方法 |
PCT/JP2004/017931 WO2005055317A1 (ja) | 2003-12-05 | 2004-12-02 | パッケージされた電子素子、及び電子素子パッケージの製造方法 |
US10/581,792 US7692292B2 (en) | 2003-12-05 | 2004-12-02 | Packaged electronic element and method of producing electronic element package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407232A JP4134893B2 (ja) | 2003-12-05 | 2003-12-05 | 電子素子パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008099061A Division JP4471015B2 (ja) | 2008-04-07 | 2008-04-07 | 電子素子パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005167129A true JP2005167129A (ja) | 2005-06-23 |
JP4134893B2 JP4134893B2 (ja) | 2008-08-20 |
Family
ID=34729343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003407232A Expired - Fee Related JP4134893B2 (ja) | 2003-12-05 | 2003-12-05 | 電子素子パッケージ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4134893B2 (ja) |
CN (2) | CN100440490C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019107A (ja) * | 2005-07-05 | 2007-01-25 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014027249A (ja) * | 2012-06-18 | 2014-02-06 | Taiyo Yuden Co Ltd | 電子部品の製造方法 |
US9893265B2 (en) | 2012-04-23 | 2018-02-13 | Murata Manufacturing Co., Ltd. | Crystal resonation device and production method therefor |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101214918B (zh) * | 2007-01-04 | 2012-04-18 | 菱生精密工业股份有限公司 | 用于微机电封盖制程的封装结构 |
WO2009133717A1 (ja) * | 2008-05-02 | 2009-11-05 | 株式会社Neomaxマテリアル | 気密封止用キャップ |
US7871860B1 (en) * | 2009-11-17 | 2011-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor packaging |
CN104952854B (zh) * | 2010-08-26 | 2018-07-17 | 乾坤科技股份有限公司 | 电子封装结构及其封装方法 |
CN102157498B (zh) * | 2010-12-15 | 2013-04-17 | 安徽华东光电技术研究所 | 一种混合集成电路模块及其制作方法 |
CN102157499B (zh) * | 2010-12-15 | 2012-11-14 | 安徽华东光电技术研究所 | 基于低温共烧陶瓷技术的混合集成电路模块的制作方法 |
US20130187286A1 (en) * | 2011-07-25 | 2013-07-25 | Richard Schneider | Lead frameless hermetic circuit package |
JP2014197575A (ja) * | 2013-03-29 | 2014-10-16 | セイコーエプソン株式会社 | パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体 |
FR3041209B1 (fr) * | 2015-09-15 | 2017-09-15 | Sagem Defense Securite | Systeme electronique compact et dispositif comprenant un tel systeme |
CN106206473B (zh) * | 2016-08-30 | 2019-06-28 | 无锡中微高科电子有限公司 | 集成电路塑料封装结构及其制备方法 |
WO2018211686A1 (ja) * | 2017-05-19 | 2018-11-22 | 新電元工業株式会社 | 電子モジュール |
CN107369722B (zh) * | 2017-06-27 | 2019-12-13 | 上海集成电路研发中心有限公司 | 一种传感器封装结构及其制备方法 |
CN108493168A (zh) * | 2018-05-28 | 2018-09-04 | 北京中科格励微科技有限公司 | 一种电绝缘的多腔封装结构 |
WO2020049732A1 (ja) * | 2018-09-07 | 2020-03-12 | 三菱電機株式会社 | 気密パッケージ |
CN111293105B (zh) * | 2020-02-20 | 2020-11-20 | 甬矽电子(宁波)股份有限公司 | Sip模组转接装置和sip模组电磁屏蔽系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02303676A (ja) * | 1989-05-17 | 1990-12-17 | Hitachi Ltd | ろう材接合法および処理装置ならびに半導体装置 |
JPH04148559A (ja) * | 1990-10-11 | 1992-05-21 | Mitsubishi Electric Corp | ハイブリツド集積回路装置 |
JP2750253B2 (ja) * | 1993-01-26 | 1998-05-13 | 京セラ株式会社 | 半導体装置 |
JP3873145B2 (ja) * | 1999-05-27 | 2007-01-24 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JP2001127588A (ja) * | 1999-10-28 | 2001-05-11 | Tdk Corp | 弾性表面波分波器 |
-
2003
- 2003-12-05 JP JP2003407232A patent/JP4134893B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-02 CN CNB2004800360904A patent/CN100440490C/zh not_active Expired - Fee Related
- 2004-12-02 CN CN200810169256XA patent/CN101369560B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019107A (ja) * | 2005-07-05 | 2007-01-25 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
US9893265B2 (en) | 2012-04-23 | 2018-02-13 | Murata Manufacturing Co., Ltd. | Crystal resonation device and production method therefor |
JP2014027249A (ja) * | 2012-06-18 | 2014-02-06 | Taiyo Yuden Co Ltd | 電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1890801A (zh) | 2007-01-03 |
JP4134893B2 (ja) | 2008-08-20 |
CN100440490C (zh) | 2008-12-03 |
CN101369560B (zh) | 2010-06-09 |
CN101369560A (zh) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4134893B2 (ja) | 電子素子パッケージ | |
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
JP4456503B2 (ja) | 電子部品の製造方法 | |
TWI298913B (ja) | ||
JP2009283553A (ja) | 電子装置およびその製造方法 | |
US20140329362A1 (en) | QFN/SON-Compatible Package | |
US8288189B2 (en) | Package structure having MEMS element and fabrication method thereof | |
JP3669463B2 (ja) | 樹脂封止表面実装型電子部品 | |
CN108074875A (zh) | 半导体器件封装及制造其之方法 | |
JP5248179B2 (ja) | 電子装置の製造方法 | |
JP4471015B2 (ja) | 電子素子パッケージ | |
JP2001110845A (ja) | フリップチップの実装構造 | |
JP2004296724A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2008277954A (ja) | パッケージデバイス | |
JP4089609B2 (ja) | 電子素子パッケージおよび電子素子パッケージの製造方法 | |
JP2010093206A (ja) | 高周波回路パッケージ | |
JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4134900B2 (ja) | 電子素子パッケージ | |
JP2014086963A (ja) | パッケージおよびパッケージの製造方法 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JPS59111350A (ja) | 半導体装置 | |
JP2003133449A (ja) | ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法 | |
JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
JP2017212256A (ja) | 電子装置用パッケージおよび電子装置 | |
JP2008147368A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |