JP2005167129A - 電子素子パッケージおよび電子素子パッケージの製造方法 - Google Patents

電子素子パッケージおよび電子素子パッケージの製造方法 Download PDF

Info

Publication number
JP2005167129A
JP2005167129A JP2003407232A JP2003407232A JP2005167129A JP 2005167129 A JP2005167129 A JP 2005167129A JP 2003407232 A JP2003407232 A JP 2003407232A JP 2003407232 A JP2003407232 A JP 2003407232A JP 2005167129 A JP2005167129 A JP 2005167129A
Authority
JP
Japan
Prior art keywords
electronic device
device package
container member
substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003407232A
Other languages
English (en)
Other versions
JP4134893B2 (ja
Inventor
Kazuji Azuma
和司 東
Shinji Ishitani
伸治 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003407232A priority Critical patent/JP4134893B2/ja
Priority to CN200810169256XA priority patent/CN101369560B/zh
Priority to CNB2004800360904A priority patent/CN100440490C/zh
Priority to PCT/JP2004/017931 priority patent/WO2005055317A1/ja
Priority to US10/581,792 priority patent/US7692292B2/en
Publication of JP2005167129A publication Critical patent/JP2005167129A/ja
Application granted granted Critical
Publication of JP4134893B2 publication Critical patent/JP4134893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】電子素子パッケージにおいて半導体素子を低温にて密閉空間に収納するとともに密閉空間の気密性を向上する。
【解決手段】電子素子パッケージ1は、平坦な基板9、基板9上に実装される半導体素子71、並びに、半導体素子71の側方および上方を囲むように基板9に取り付けられることにより半導体素子71が収納される内部空間90を基板9と共に形成するカバー部材2を備える。基板9とカバー部材2とが、熱硬化性樹脂を主成分とする接着剤3により低温にて接着されることにより、耐熱性の低い半導体素子71を密閉された内部空間90に収納することが実現される。また、接着剤3の外側の表面が無電解メッキにより形成される金属の被膜4により覆われるため、水分等が内部空間90に浸入することが防止され、内部空間90の気密性が向上される。
【選択図】図1

Description

本発明は、密閉された内部空間に電子素子を備える電子素子パッケージに関する。
従来より、半導体素子、弾性表面波素子、その他様々な電子素子を、大気中に存在する水分や酸素等の影響から守る一手法として、容器の内部に電子素子を収納し、容器内部を密閉して電子素子を封止する技術が知られている。
このような電子素子を内部空間に配置して封止した電子素子デバイスとして、特許文献1に例示されるように、容器の密閉に樹脂の接着剤が用いられることがある。特許文献1では、半導体加速度センサにおいて、端子板をハウジングの外部に導出するための切り欠き溝を接着剤で封止した後にハウジングの内部を脱気し、脱気用の封止孔を熱圧着してセンサチップを封止する技術が開示されている。なお、容器が金属製の場合には、容器を構成する部材同士の接合および封止にはんだが用いられることもある。
一方、フリップチップボンディングにより搭載された電子素子と基板との空隙を密閉して電子素子を封止する技術も利用されている。例えば、特許文献2では、弾性表面波装置の製造において、基板上の複数の弾性表面波素子に対して樹脂を2段階に分けて塗布することにより、気泡の噛み込みを抑制しつつ粘性の高い樹脂により弾性表面波素子を封止する技術が開示されている。特許文献3では、表面弾性波デバイスの製造において、パッケージ基板上にフリップチップ接続された表面弾性波チップを低融点ガラスにより封止する技術が開示されている。
特開平11−237401号公報 特開2003−142972号公報 特開2003−110402号公報
ところで、樹脂は水分や酸素に対する気密性の程度が余り高くないため、封止材として樹脂を用いると電子素子の種類によっては適正な封止(または、パッケージ化)が実現されない場合がある。一方、特許文献3に開示されているように低融点ガラスにより封止したり、あるいは、容器を構成する部材をはんだにて接合する場合は、高い気密性(密閉性)を得ることができる反面、高温で低融点ガラスやはんだを溶融するための加熱処理が必要となり、耐熱性の低い電子素子の封止には適していない。特に、化合物半導体等の電子素子は耐熱性が低いため、高温加熱により損傷する可能性が高い。
本発明は、上記課題に鑑みなされたものであり、電子素子パッケージにおいて電子素子を低温(好ましくは150℃以下)にて密閉空間に収納するとともに密閉空間の気密性を向上することを目的としている。
請求項1に記載の発明は、電子素子パッケージであって、電子素子と、前記電子素子が収納される空間を形成する第1の容器部材および第2の容器部材と、樹脂を主成分とし、前記第1の容器部材と前記第2の容器部材とを接着して前記空間を密閉する接着剤と、前記接着剤の外側の表面を覆う金属膜とを備える。
請求項2に記載の発明は、請求項1に記載の電子素子パッケージであって、前記金属膜がメッキ層である。
請求項3に記載の発明は、請求項2に記載の電子素子パッケージであって、前記接着剤が、金属粒子を含む。
請求項4に記載の発明は、請求項1ないし3のいずれかに記載の電子素子パッケージであって、前記電子素子が半導体素子である。
請求項5に記載の発明は、請求項1ないし4のいずれかに記載の電子素子パッケージであって、前記電子素子が前記第1の容器部材に実装され、前記第2の容器部材が樹脂により形成される。
請求項6に記載の発明は、請求項5に記載の電子素子パッケージであって、前記第2の容器部材の外側の表面も金属膜により覆われている。
請求項7に記載の発明は、請求項5または6に記載の電子素子パッケージであって、前記第1の容器部材が平坦な部材であり、前記第2の容器部材が前記第1の容器部材を覆う凹部を備える。
請求項8に記載の発明は、請求項7に記載の電子素子パッケージであって、前記第2の容器部材が、前記凹部の縁に前記接着剤を介して前記第1の容器部材に接着される鍔部をさらに備える。
請求項9に記載の発明は、請求項1ないし8のいずれかに記載の電子素子パッケージであって、前記空間内に吸湿剤をさらに備える。
請求項10に記載の発明は、電子素子パッケージの製造方法であって、第1の容器部材に電子素子を実装する工程と、樹脂を主成分とする接着剤により前記1の容器部材と第2の容器部材とを接着し、前記電子素子が収納される密閉された空間を形成する工程と、前記接着剤の外側の表面を覆う金属膜を形成する工程とを備える。
請求項11に記載の発明は、請求項10に記載の電子素子パッケージの製造方法であって、前記金属膜がメッキにより形成される。
請求項12に記載の発明は、請求項10または11に記載の電子素子パッケージの製造方法であって、前記空間を形成する工程の前に、前記第2の容器部材の前記空間側の面に吸湿剤を設ける工程をさらに備える。
本発明では、低温にて第1の容器部材と第2の容器部材とを接着して電子素子を密閉空間に収納することができるとともに密閉空間の気密性を向上することができる。
請求項2および11の発明では、金属膜を容易に形成することができる。
請求項3の発明では、金属膜をより容易に形成することができる。
請求項5ないし8の発明では、電子素子パッケージの製造コストを削減することができ、請求項6および8の発明では、密閉空間の信頼性を向上することができる。
請求項9および12の発明では、電子素子パッケージの内部の空間を確実に除湿することができる。
図1は、本発明の一の実施の形態に係る電子素子パッケージ1の構成を示す断面図である。電子素子パッケージ1は、内部に電子素子である半導体素子71が封止されたパッケージ(すなわち、電子素子を密閉空間内に設けてパッケージ化したもの)であり、平坦な基板9、基板9上に実装される半導体素子71、並びに、半導体素子71の側方および上方(基板9とは反対側)を囲むように基板9に取り付けられることにより半導体素子71が収納される空間(以下、「内部空間」という。)90を基板9と共に形成するカバー部材2を備える。
基板9は、半導体素子71が実装される側の主面、および、その裏面(内部空間90とは反対側の面)に電極等が形成された多層基板であり、低温焼成セラミック(以下、「LTCC(Low Temperature Cofired Ceramics)」という。)により形成され、通常のセラミック(LTCCと区別するために、以下、「HTCC(High Temperature Cofired Ceramics)」という。)製の基板とは形成プロセスを異にする。
半導体素子71は、いわゆるベアICチップであり、半導体素子71の下面のランド上に形成された金属のバンプ72が基板9上の電極に電気的に接合されることにより基板9に実装される。基板9の表裏両面の電極は適宜互いに電気的に接続されており、電子素子パッケージ1が基板9側から他の外部基板に実装されることにより、外部基板と半導体素子71とが電気的に接続される。
カバー部材2はプラスチック等の樹脂により器状に形成され、カバー部材2の凹部23が基板9を覆うようにして基板9に取り付けられることにより、内部空間90が形成される。カバー部材2の凹部23の縁には基板9に沿って内側に向かう鍔部21が形成されている。
電子素子パッケージ1では、基板9とカバー部材2の鍔部21とが、熱硬化性樹脂を主成分とするとともに銀(Ag)の粒子(銅(Cu)等の他の金属粒子であってもよい。)を含む接着剤3(いわゆる、銀ペースト)を介して接着されて内部空間90が密閉される。また、接着剤3およびカバー部材2の外側の表面は、ニッケル(Ni)および金(Au)(他の金属であってもよい。)の被膜4により覆われる。さらに、内部空間90にはカバー部材2に取り付けられた吸湿剤22(例えば、酸化マグネシウム)が設けられる。
図2は、電子素子パッケージ1の製造工程を示す図である。電子素子パッケージ1が製造される際には、まず、半導体素子71が基板9上の所定の実装位置に載置され、バンプ72と基板9の電極とが当接した状態で、半導体素子71が基板9に向かって押圧されつつ超音波振動が付与されることにより、バンプ72と電極とが接合されて基板9に実装される(ステップS11)。半導体素子71の実装は他の手法により行われてもよく、例えば、異方導電性樹脂フィルム(またはペースト)や非導電性樹脂フィルム(またはペースト)を介して行われてもよい。さらには、バンプ72および基板9の電極にエネルギー波を照射して真空中で接合する、いわゆる、常温接合が採用されてもよい。なお、バンプ72は基板9の電極上に形成されていてもよい。実装される半導体素子71(後述のようにその他の電子素子であってもよい。)の個数は複数であってもよい。
続いて、カバー部材2の内側であって基板9に取り付けられた際に基板9と対向する面(すなわち、凹部23の底面)に吸湿剤22が取り付けられる(ステップS12)。その後、基板9上のカバー部材2が接着される接着位置(および/または、カバー部材2の鍔部21の基板9に対向する面)に接着剤3が塗布され、カバー部材2が接着剤3を介して基板9に取り付けられる。カバー部材2が取り付けられた基板9は比較的低温な150℃以下(好ましくは、約120℃〜130℃)にて加熱処理され、接着剤3が硬化し、基板9とカバー部材2とが接着されて内部空間90が密閉される(ステップS13)。これにより、内部空間90が吸湿剤22により確実に除湿され、耐湿信頼性が向上する。
また、カバー部材2の鍔部21と基板9とが接着されるため、鍔部21がない場合に比べて接着される面積が大きく、基板9とカバー部材2との接合がより安定する。その結果、内部空間90の密閉の信頼性が向上される。なお、鍔部21は凹部23の外側を向くように形成されてもよい。
次に、基板9の裏面(内部空間90とは反対側の主面)の少なくとも電極部分がマスク材により被覆された後、電子素子パッケージ1に無電解メッキが施され、ニッケルメッキ層および金メッキ層(以下、「メッキ層」と総称する。)が順次形成されて電子素子パッケージ1(およびマスク材)の表面が覆われる。 電子素子パッケージ1では、無電解メッキを利用することメッキ層である金属膜を容易に形成することができる。さらに、接着剤3に銀粒子が含まれているため、接着剤3の外側の表面においてニッケルメッキ層が安定して成長しやすく(メッキが乗りやすく)、金属膜をより容易に形成することができる。
電子素子パッケージ1のメッキが終了すると、電子素子パッケージ1からマスク材が除去され、マスク材により被覆された部位以外の表面にのみメッキ層が残されることによりニッケルおよび金により形成される被膜4を有する電子素子パッケージ1の製造が完了する(ステップS14)。
以上に説明したように、電子素子パッケージ1では、低温(通常のはんだやガラスパウダー接合に比べて低温であり、好ましくは、150℃以下)にて硬化する接着剤3により基板9とカバー部材2とが接着され、半導体素子71が収納された内部空間90が密閉される。その結果、耐熱性の低い半導体素子71であっても熱による損傷を与えることなく低温にて密閉空間内に収納することができる。また、セラミックや金属等に比べて耐熱性の低い安価な樹脂製のカバー部材2を使用することができ、電子素子パッケージ1の製造コストを削減することができる。
電子素子パッケージ1では、接着剤3の外側の表面が金属の被膜4に覆われるため、水分等が接着剤3を通過して内部空間90に浸入することが防止され、樹脂を主成分とする接着剤3の表面が外気中に露出している場合に比べて内部空間90の気密性を向上することができる。また、樹脂製のカバー部材2の外側の表面も金属の被膜4にて覆われるため、ピンホールのない高い信頼性にて密閉された内部空間90が実現される。
また、電子素子パッケージ1では、平坦な基板9上に実装された半導体素子71が凹部23を備える(凹状であることを含む。)カバー部材2により密封されるため、基板9にキャビティ(凹部)を形成する工程を省略することができ、電子素子パッケージ1の製造コストを削減することができる。特に、HTCCに比べてキャビティの形成にコストを要するLTCC製の基板9を用いる場合に、電子素子パッケージ1の製造コストを大きく削減することができる。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。例えば、電子素子パッケージ1の製造終了時点において内部空間90に存在するガスの水分含有量が十分に少ない場合には、吸湿剤22は省略されてもよい。
カバー部材2は、製造コスト削減の観点からは樹脂により形成されることが好ましいが、金属やセラミック等の他の材料により形成されてもよい。基板9およびカバー部材2はそれぞれ、キャビティを有する基板(いわゆる、「キャビティ基板」)、および、キャビティの開口部を覆う平坦な蓋であってもよい。この場合であっても、基板9とカバー部材2とを接着剤3により接着し、接着剤3の外側の表面を金属の被膜4により覆うことにより、気密性の高い電子素子パッケージ1を低温にて製造することができる。
電子素子パッケージ1の製造工程において加熱処理を極力避けたい場合には、光硬化性樹脂等の加熱処理なしに硬化する接着剤3が、基板9とカバー部材2との接着に用いられる。この場合であっても、被膜4が無電解メッキにより接着剤3の外側の表面に形成されて、内部空間90の気密性が向上される。
被膜4の形成は、作業の容易性および製造コストの削減という観点から無電解メッキにより行われることが好ましいが、接着剤3として導電性接着剤を使用している場合には電解メッキにより行うことも可能である。また、スパッタにより金属の被膜4が形成されてもよい。
本発明は、半導体素子以外の様々な種類の電子素子のパッケージに利用可能であり、耐熱性が低く、かつ、耐湿性も低い電子素子に対しても利用可能である。
一の実施の形態に係る電子素子パッケージの構成を示す断面図 電子素子パッケージの製造工程を示す図
符号の説明
1 電子素子パッケージ
2 カバー部材
3 接着剤
4 被膜
9 基板
21 鍔部
22 吸湿剤
23 凹部
71 半導体素子
90 内部空間
S11〜S14 ステップ

Claims (12)

  1. 電子素子パッケージであって、
    電子素子と、
    前記電子素子が収納される空間を形成する第1の容器部材および第2の容器部材と、
    樹脂を主成分とし、前記第1の容器部材と前記第2の容器部材とを接着して前記空間を密閉する接着剤と、
    前記接着剤の外側の表面を覆う金属膜と、
    を備えることを特徴とする電子素子パッケージ。
  2. 請求項1に記載の電子素子パッケージであって、
    前記金属膜がメッキ層であることを特徴とする電子素子パッケージ。
  3. 請求項2に記載の電子素子パッケージであって、
    前記接着剤が、金属粒子を含むことを特徴とする電子素子パッケージ。
  4. 請求項1ないし3のいずれかに記載の電子素子パッケージであって、
    前記電子素子が半導体素子であることを特徴とする電子素子パッケージ。
  5. 請求項1ないし4のいずれかに記載の電子素子パッケージであって、
    前記電子素子が前記第1の容器部材に実装され、
    前記第2の容器部材が樹脂により形成されることを特徴とする電子素子パッケージ。
  6. 請求項5に記載の電子素子パッケージであって、
    前記第2の容器部材の外側の表面も金属膜により覆われていることを特徴とする電子素子パッケージ。
  7. 請求項5または6に記載の電子素子パッケージであって、
    前記第1の容器部材が平坦な部材であり、前記第2の容器部材が前記第1の容器部材を覆う凹部を備えることを特徴とする電子素子パッケージ。
  8. 請求項7に記載の電子素子パッケージであって、
    前記第2の容器部材が、前記凹部の縁に前記接着剤を介して前記第1の容器部材に接着される鍔部をさらに備えることを特徴とする電子素子パッケージ。
  9. 請求項1ないし8のいずれかに記載の電子素子パッケージであって、
    前記空間内に吸湿剤をさらに備えることを特徴とする電子素子パッケージ。
  10. 電子素子パッケージの製造方法であって、
    第1の容器部材に電子素子を実装する工程と、
    樹脂を主成分とする接着剤により前記1の容器部材と第2の容器部材とを接着し、前記電子素子が収納される密閉された空間を形成する工程と、
    前記接着剤の外側の表面を覆う金属膜を形成する工程と、
    を備えることを特徴とする電子素子パッケージの製造方法。
  11. 請求項10に記載の電子素子パッケージの製造方法であって、
    前記金属膜がメッキにより形成されることを特徴とする電子素子パッケージの製造方法。
  12. 請求項10または11に記載の電子素子パッケージの製造方法であって、
    前記空間を形成する工程の前に、前記第2の容器部材の前記空間側の面に吸湿剤を設ける工程をさらに備えることを特徴とする電子素子パッケージの製造方法。
JP2003407232A 2003-12-05 2003-12-05 電子素子パッケージ Expired - Fee Related JP4134893B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003407232A JP4134893B2 (ja) 2003-12-05 2003-12-05 電子素子パッケージ
CN200810169256XA CN101369560B (zh) 2003-12-05 2004-12-02 电子元件封装
CNB2004800360904A CN100440490C (zh) 2003-12-05 2004-12-02 封装的电子元件、及电子元件封装的制造方法
PCT/JP2004/017931 WO2005055317A1 (ja) 2003-12-05 2004-12-02 パッケージされた電子素子、及び電子素子パッケージの製造方法
US10/581,792 US7692292B2 (en) 2003-12-05 2004-12-02 Packaged electronic element and method of producing electronic element package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407232A JP4134893B2 (ja) 2003-12-05 2003-12-05 電子素子パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008099061A Division JP4471015B2 (ja) 2008-04-07 2008-04-07 電子素子パッケージ

Publications (2)

Publication Number Publication Date
JP2005167129A true JP2005167129A (ja) 2005-06-23
JP4134893B2 JP4134893B2 (ja) 2008-08-20

Family

ID=34729343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407232A Expired - Fee Related JP4134893B2 (ja) 2003-12-05 2003-12-05 電子素子パッケージ

Country Status (2)

Country Link
JP (1) JP4134893B2 (ja)
CN (2) CN100440490C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019107A (ja) * 2005-07-05 2007-01-25 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2014027249A (ja) * 2012-06-18 2014-02-06 Taiyo Yuden Co Ltd 電子部品の製造方法
US9893265B2 (en) 2012-04-23 2018-02-13 Murata Manufacturing Co., Ltd. Crystal resonation device and production method therefor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101214918B (zh) * 2007-01-04 2012-04-18 菱生精密工业股份有限公司 用于微机电封盖制程的封装结构
WO2009133717A1 (ja) * 2008-05-02 2009-11-05 株式会社Neomaxマテリアル 気密封止用キャップ
US7871860B1 (en) * 2009-11-17 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor packaging
CN104952854B (zh) * 2010-08-26 2018-07-17 乾坤科技股份有限公司 电子封装结构及其封装方法
CN102157498B (zh) * 2010-12-15 2013-04-17 安徽华东光电技术研究所 一种混合集成电路模块及其制作方法
CN102157499B (zh) * 2010-12-15 2012-11-14 安徽华东光电技术研究所 基于低温共烧陶瓷技术的混合集成电路模块的制作方法
US20130187286A1 (en) * 2011-07-25 2013-07-25 Richard Schneider Lead frameless hermetic circuit package
JP2014197575A (ja) * 2013-03-29 2014-10-16 セイコーエプソン株式会社 パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体
FR3041209B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Systeme electronique compact et dispositif comprenant un tel systeme
CN106206473B (zh) * 2016-08-30 2019-06-28 无锡中微高科电子有限公司 集成电路塑料封装结构及其制备方法
WO2018211686A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
CN107369722B (zh) * 2017-06-27 2019-12-13 上海集成电路研发中心有限公司 一种传感器封装结构及其制备方法
CN108493168A (zh) * 2018-05-28 2018-09-04 北京中科格励微科技有限公司 一种电绝缘的多腔封装结构
WO2020049732A1 (ja) * 2018-09-07 2020-03-12 三菱電機株式会社 気密パッケージ
CN111293105B (zh) * 2020-02-20 2020-11-20 甬矽电子(宁波)股份有限公司 Sip模组转接装置和sip模组电磁屏蔽系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303676A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd ろう材接合法および処理装置ならびに半導体装置
JPH04148559A (ja) * 1990-10-11 1992-05-21 Mitsubishi Electric Corp ハイブリツド集積回路装置
JP2750253B2 (ja) * 1993-01-26 1998-05-13 京セラ株式会社 半導体装置
JP3873145B2 (ja) * 1999-05-27 2007-01-24 京セラ株式会社 半導体素子収納用パッケージ
JP2001127588A (ja) * 1999-10-28 2001-05-11 Tdk Corp 弾性表面波分波器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019107A (ja) * 2005-07-05 2007-01-25 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US9893265B2 (en) 2012-04-23 2018-02-13 Murata Manufacturing Co., Ltd. Crystal resonation device and production method therefor
JP2014027249A (ja) * 2012-06-18 2014-02-06 Taiyo Yuden Co Ltd 電子部品の製造方法

Also Published As

Publication number Publication date
CN1890801A (zh) 2007-01-03
JP4134893B2 (ja) 2008-08-20
CN100440490C (zh) 2008-12-03
CN101369560B (zh) 2010-06-09
CN101369560A (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
JP4134893B2 (ja) 電子素子パッケージ
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
JP4456503B2 (ja) 電子部品の製造方法
TWI298913B (ja)
JP2009283553A (ja) 電子装置およびその製造方法
US20140329362A1 (en) QFN/SON-Compatible Package
US8288189B2 (en) Package structure having MEMS element and fabrication method thereof
JP3669463B2 (ja) 樹脂封止表面実装型電子部品
CN108074875A (zh) 半导体器件封装及制造其之方法
JP5248179B2 (ja) 電子装置の製造方法
JP4471015B2 (ja) 電子素子パッケージ
JP2001110845A (ja) フリップチップの実装構造
JP2004296724A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2008277954A (ja) パッケージデバイス
JP4089609B2 (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
JP2010093206A (ja) 高周波回路パッケージ
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4134900B2 (ja) 電子素子パッケージ
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JPS59111350A (ja) 半導体装置
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2017212256A (ja) 電子装置用パッケージおよび電子装置
JP2008147368A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060712

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees