CN111293105B - Sip模组转接装置和sip模组电磁屏蔽系统 - Google Patents

Sip模组转接装置和sip模组电磁屏蔽系统 Download PDF

Info

Publication number
CN111293105B
CN111293105B CN202010105247.5A CN202010105247A CN111293105B CN 111293105 B CN111293105 B CN 111293105B CN 202010105247 A CN202010105247 A CN 202010105247A CN 111293105 B CN111293105 B CN 111293105B
Authority
CN
China
Prior art keywords
sip module
switching
side wall
layer
movable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010105247.5A
Other languages
English (en)
Other versions
CN111293105A (zh
Inventor
钟磊
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010105247.5A priority Critical patent/CN111293105B/zh
Publication of CN111293105A publication Critical patent/CN111293105A/zh
Application granted granted Critical
Publication of CN111293105B publication Critical patent/CN111293105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供了一种SIP模组转接装置和SIP模组电磁屏蔽系统，涉及半导体领域，其中，该SIP模组转接装置包括转接盒以及转接层，转接盒和转接层围设形成用于容纳IC封装器件的IC封装器件放置区；转接盒的内侧面或外侧面设置有电磁屏蔽层；转接盒包括一能够启闭的活动侧壁；转接层设置有弹性触点以及与弹性触点位置对应的沟槽；弹性触点连接IC封装器件的器件引脚；转接层的底部设置有锡球引脚。该装置能够取代现有的SIP模组制作过程中需要利用金属溅射工艺和激光开槽工艺，避免了金属溅射工艺和激光开槽工艺所造成的电磁屏蔽性能较差、制作效率较低、成本较高的问题，提高了电磁屏蔽性能和制作效率，降低了成本。

Description

SIP模组转接装置和SIP模组电磁屏蔽系统
技术领域
本发明涉及半导体技术领域，尤其是涉及一种SIP模组转接装置和SIP模组电磁屏蔽系统。
背景技术
随着半导体行业的快速发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，电子产品运用于通信领域高频信号，故产品需要具备电磁屏蔽结构，以防止各种芯片和元器件互相产生的电磁干扰现象发生，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用SIP模组电磁封装技术，其SIP模组结构包含BGA&QFN&LGA封装形式混合。SIP模组电磁屏蔽结构广泛应用于半导体行业中。
目前，现有SIP BGA模组电磁屏蔽制作方案通常在完成BGA单颗产品封装制程后，BGA单颗产品背面锡球采用保护膜保护，具体方案是将保护膜利用激光开槽方式挖出凹槽后，在保护膜凹槽上放置BGA产品，通过保护膜的凹槽深度/大小来保护BGA背面锡球在金属溅射过程中不受到金属污染。溅射完后，BGA单颗产品脱保护膜；然而上述现有技术方案主要存在以下问题：1.采用现有技术SIP模组电磁屏蔽制作方法，需要利用金属溅射工艺，将单颗后的产品放在治具上，进行金属溅射，存在金属溅射层不均匀，导致电磁屏蔽性能差；此外，需要利用激光挖槽填充屏蔽胶方式，由于基板在塑封后，存在翘曲，激光开槽时存在开槽深度不稳定，导致屏蔽胶填充不完全，造成电磁屏蔽性能差；2.采用现有技术SIP模组电磁屏蔽制作方法，主要是利用金属溅射工艺和激光开槽工艺，需要单颗产品利用治具进行金属溅射，效率较低，以及采用激光开槽工艺，激光头的选型和购买，带来成本上的增加。
发明内容
有鉴于此，本发明的目的在于提供一种SIP模组转接装置和SIP模组电磁屏蔽系统，以缓解现有技术中存在的电磁屏蔽性能差、成本较高、效率较低的技术问题。
第一方面，本发明实施例提供了一种SIP模组转接装置，包括转接盒以及转接层，所述转接盒和所述转接层围设形成用于容纳IC封装器件的IC封装器件放置区；
其中，所述转接盒的内侧面或外侧面设置有电磁屏蔽层；所述转接盒包括一能够启闭的活动侧壁，IC封装器件通过所述活动侧壁放置于所述IC封装器件放置区内；
所述转接层设置有弹性触点以及与所述弹性触点位置对应的沟槽；所述弹性触点用于连接IC封装器件的器件引脚；所述转接层的底部设置有锡球引脚。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述转接层还设置有RDL线路层。
结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述活动侧壁的内侧面设置有活动转轴，所述活动侧壁能够通过所述活动转轴开启或关闭。
结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，当所述活动侧壁关闭时，所述活动侧壁绕所述活动转轴向内转动，所述活动转轴压合，IC封装器件受到压力，所述弹性触点压合进所述沟槽内；
当所述活动侧壁打开时，所述活动侧壁沿着活动转轴向外转动，活动转轴开启，IC封装器件压力释放，所述弹性触点在弹性力作用下弹出所述沟槽。
结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述沟槽的深度与所述活动转轴的高度相一致。
结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述活动转轴为凸轮机构。
结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，所述IC封装器件放置区包括多个子放置区。
结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，所述SIP模组转接装置还包括导热结构，所述导热结构用于将IC封装器件的热量导出。
结合第一方面的第七种可能的实施方式，本发明实施例提供了第一方面的第八种可能的实施方式，其中，所述导热结构为导热空腔，所述导热空腔设置于所述IC封装器件放置区内。
第二方面，本发明实施例提供了一种SIP模组电磁屏蔽系统，包括IC封装器件以及如前述实施方式中任一项所述的SIP模组转接装置，其中，所述IC封装器件的器件引脚放置于所述SIP模组转接装置的弹性触点上。
本发明带来了以下有益效果：本发明实施例提供的SIP模组转接装置和SIP模组电磁屏蔽系统，其中，该SIP模组转接装置包括转接盒以及转接层，转接盒和转接层围设形成用于容纳IC封装器件的IC封装器件放置区；其中，转接盒的内侧面或外侧面设置有电磁屏蔽层；转接盒包括一能够启闭的活动侧壁，IC封装器件通过活动侧壁放置于IC封装器件放置区内；转接层设置有弹性触点以及与弹性触点位置对应的沟槽；弹性触点用于连接IC封装器件的器件引脚；转接层的底部设置有锡球引脚。因此，本发明实施例提供的技术方案，取代现有技术中SIP模组电磁屏蔽制作过程中需要利用金属溅射工艺和激光开槽工艺，避免了金属溅射工艺和激光开槽工艺所造成的电磁屏蔽性能较差、制作效率较低、成本较高的问题，提高了电磁屏蔽性能和制作效率，降低了成本。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的SIP模组转接装置的结构示意图；
图2为本发明实施例提供的SIP模组转接装置处于打开状态下的结构示意图；
图3为本发明实施例提供的SIP模组转接装置处于关闭状态下的结构示意图；
图4为本发明实施例提供的SIP模组转接装置的立体结构示意图；
图5为本发明实施例提供的SIP模组转接装置处于打开状态下的立体结构示意图；
图6为本发明实施例提供的SIP模组转接装置处于关闭状态下的立体结构示意图；
图7为图1中的一种IC封装器件(QFN&LGA)转换为SIP模组多引脚封装(BGA&QFN&LGA)的示意图。
图标：1-转接层；2-弹性触点；3-活动侧壁；4-活动转轴；5-IC封装器件；6-芯片；7-固定边；8-转接盒；9-器件引脚；10-导热结构；11-沟槽；12-锡球引脚；13-RDL线路层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
目前，现有SIP模组电磁屏蔽制作方案主要是通过将保护膜利用激光开槽方式挖出凹槽后，在保护膜凹槽上放置BGA产品，然后在金属溅射过程中通过保护膜的凹槽深度/大小来保护BGA背面锡球不受到金属污染。溅射完成后，对BGA单颗产品脱保护膜。然而该现有技术方案主要存在以下问题：1、该现有方案由于需要利用金属溅射工艺，将单颗后的产品放在治具上，进行金属溅射，存在金属溅射层不均匀，导致电磁屏蔽性能差的问题；同时，该现有方案利用激光挖槽填充屏蔽胶方式，由于基板在塑封后，存在翘曲，激光开槽时存在开槽深度不稳定，导致屏蔽胶填充不完全，也会造成电磁屏蔽性能差的问题；2、该现有方案利用金属溅射工艺和激光开槽工艺，需要单颗产品利用治具在进行金属溅射，效率较低，此外，由于采用激光开槽工艺，激光头的选型和购买，导致成本增加；3、维修/更换不方便，无法实现不同IC封装器件转换为SIP模组多引脚封装(BGA&QFN&LGA)；
基于此，本发明实施例提供了一种SIP模组转接装置和SIP模组电磁屏蔽系统，能够提高电磁屏蔽性能和制作效率，降低成本，从而缓解了现有技术中存在的电磁屏蔽性能较差、制作效率较低、成本较高的技术问题，此外，便于维修更换，能够实现不同IC封装器件转换为SIP模组多引脚封装(BGA&QFN&LGA)。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种SIP模组转接装置进行详细介绍。
实施例一
如图1至图6所示，本发明实施例提供一种SIP模组转接装置，包括转接层1以及转接盒8，所述转接盒8和所述转接层1围设形成用于容纳IC封装器件5的IC封装器件放置区；需要指出的是，从图1可以看出，上述的转接层形成了转接盒的底层，换言之，转接层作为转接盒的底层；IC封装器件5内封装有芯片6；
其中，所述转接盒8的内侧面或外侧面设置有电磁屏蔽层；所述转接盒8包括一能够启闭的活动侧壁3，即活动侧壁3能够开启关闭；IC封装器件5通过所述活动侧壁3放置于所述IC封装器件放置区内；当活动侧壁开启时，将待转换的IC封装器件从转接盒开启的活动侧壁一侧放置到IC封装器件放置区。
所述转接层1设置有弹性触点2以及与所述弹性触点2位置对应的沟槽11；所述弹性触点2用于连接IC封装器件的器件引脚9；所述转接层1的底部设置有锡球引脚12。
需要说明的是，锡球引脚的数量与IC封装器件的引脚的数量相匹配。
在可选的实施方式中，所述转接层远离地面的一面设置有沟槽以及弹性触点，所述弹性触点与沟槽的位置对应；所述转接层的沟槽内分布设置有弹性触点；所述弹性触点可以弹出和压合进所述沟槽。
在可选的实施方式中，所述转接层1还设置有RDL线路层13。
具体的，转接层1的内部还设置有预先由RDL线路形成的RDL线路层；RDL线路层设置于沟槽的下方，锡球引脚的上方，RDL线路可以与锡球引脚相连接。
需要指出的是，RDL布线的方法可以采用现有的布线方案，这里不做多余赘述。
在可选的实施方式中，所述活动侧壁3的内侧面设置有活动转轴4，所述活动侧壁3能够通过所述活动转轴4开启或关闭；其中活动侧壁与转接盒顶层连接的部分为固定边7，通过活动转轴完成打开和关闭。
在可选的实施方式中，当所述活动侧壁3关闭时，所述活动侧壁3绕所述活动转轴4向内转动，所述活动转轴4压合，IC封装器件5受到压力，所述弹性触点2压合进所述沟槽11内；
当所述活动侧壁3打开时，所述活动侧壁3沿着活动转轴4向外转动，活动转轴开启，IC封装器件5压力释放，所述弹性触点2在弹性力作用下弹出所述沟槽11。
在可选的实施方式中，所述沟槽11的深度与所述活动转轴4的高度相一致。
在可选的实施方式中，所述活动转轴为凸轮机构；所述活动转轴例如可以是转轴凸轮或凸轮转轴。
在可选的实施方式中，所述IC封装器件放置区包括多个子放置区，即IC封装器件放置区可以放置多个IC封装器件。具体的，所述转接盒内部划分为多个子放置区，用于放置多个不同功能的IC封装器件。
在可选的实施方式中，所述SIP模组转接装置还包括导热结构10，所述导热结构用于将IC封装器件的热量导出。
在可选的实施方式中，所述导热结构为导热空腔或导热管，所述导热空腔或导热管设置于所述IC封装器件放置区内。
在可选的实施方式中，导热空腔或导热管内设置有导热介质，导热介质可以是液体、固体等。
在可选的实施方式中，导热空腔或导热管可以横向设置于所述IC封装器件放置区内，也可以纵向设置于所述IC封装器件放置区内。
需要说明的是，当导热空腔或导热管纵向设置于IC封装器件放置区内时，导热空腔可以延伸至所述转换层。
需要说明的是，当IC封装器件放置区划分为至少两个子放置区时，所述导热结构设置于任意两个相邻的子放置区之间；
为了便于理解，图1中仅示意性的示出了两个子放置区以及设置于两个子放置区内的两个IC封装器件；参照图1，IC封装器件放置区划分为两个子放置区，导热结构10为导热空腔，导热空腔设置于两个子放置区之间。
需要说明的是，在其他实施方式中，导热空腔或导热管设置于转接盒侧壁内。导热空腔或导热管例如可以设置于转接盒的左侧壁、右侧壁内；这里的活动侧壁是转接盒的前侧壁；导热空腔或导热管内也可以设置导热介质，以加快散热。
在可选的实施方式中，弹性触点包括弹性接触点和分配接触点，其中，弹性接触点的数量与放置的IC封装器件引脚数量一致，分配接触点根据IC封装器件引脚数量改进或者添加，达到转接盒引脚数量增加，有利于转接盒功能以及性能的提升。
需要指出的是，锡球引脚的数量与弹性接触点以及分配接触点输出数量一致。
在可选的实施方式中，转接盒的材质采用金属或微波吸收材料；所述电磁屏蔽层的材质采用电磁屏蔽材料。
在可选的实施方式中，所述电磁屏蔽层采用导电橡胶。
具体的，转接盒的材质可以为金属、微波吸收材料等，电磁屏蔽层可以选用电磁屏蔽材料制成，电磁屏蔽层或电磁屏蔽材料可以电镀在转接盒的外侧面，也可以电镀在转接盒的内侧面。
在可选的实施方式中，所述转接层的材质为陶瓷、基板、铜。
在可选的实施方式中，所述活动转轴的材质为弹性材料，例如弹性金属。
在本实施例中，该SIP模组转接装置包括SIP模组底部的转接层以及转接盒(又称为BGA转接盒)，转接盒一侧壁设计为能够启闭的活动侧壁(以下称为可开侧壁)，转接盒内转接层上分布弹性接触点以及分配接触点；转接层上设计有对应的接触点沟槽；转接层背面设计有锡球引脚，锡球引脚的数量与弹性接触点以及分配接触点输出数量一致。
下面对每个组件进行详细描述：
1.转接盒：转接盒包括四个侧壁，四个侧壁均设置有电磁屏蔽层，电磁屏蔽层可以设置在每个侧壁的内侧面，也可以设置在每个侧壁的外侧面；还可以设置在每个侧壁的内侧面和外侧面。
需要说明的是，电磁屏蔽层的材质需满足电磁屏蔽效果，电磁屏蔽层的材质例如可以是导电橡胶、导电泡棉等电磁屏蔽材料。
2.可开侧壁(即活动侧壁)：SIP模组转接盒一侧设计为可开侧壁，可开侧壁的一侧上部分为固定边，通过活动转轴完成打开和关闭，活动转轴的高度与转接层中的沟槽的深度一致。当关闭可开侧壁时，可开侧壁沿着固定边活动转轴转动，活动转轴压合，IC封装器件受到压力，弹性接触点以及分配接触点压合进沟槽内，达到线路(即RDL线路层的RDL线路)与IC封装器件引脚线路相连.当打开侧壁时，可开侧壁沿着固定边活动转轴转动，活动转轴开启，IC封装器件压力释放，弹性接触点以及分配接触点，利用弹性特性，将触点弹出沟槽，达到线路(RDL线路层的RDL线路)与IC封装器件引脚线路开路。
需要指出的是，关闭可开侧壁后，实现电磁屏蔽，可开侧壁材料也需要满足电磁屏蔽功能；
3.活动转轴：活动转轴的材质选用弹性金属，利用金属材料受外力作用时产生暂时的变形，而当外力消除后即能恢复原来形状的性能，实现打开和关闭；活动转轴设计为凸轮机构(以下称为凸轮结构)，凸轮结构的高度必须与转接层中的沟槽深度一致，以确保压合时，IC封装器件的弹性接触点以及分配接触点压合进沟槽内，达到线路与IC封装器件引脚线路相连；活动转轴的数量可根据IC封装器件的封装尺寸确定，需要指出的是，活动转轴的数量满足将IC封装器件完全压合。
4.转接层，转接层内部根据设计布置有RDL线路层(RDL线路)以及沟槽、弹性接触点和分配接触点，沟槽槽深根据活动转轴高度设计，转接层背面设计有锡球引脚，锡球引脚的数量根据IC封装器件引脚数量改进或者添加，达到BGA转接盒引脚数量增加，最终达到功能以及性能的提升。
需要说明的是，转接层需要满足内部布线需求以及背面设计锡球引脚(锡球焊点)，转接层的材质可以为陶瓷、基板、铜等。
5.沟槽：沟槽设计在转接层中，沟槽中放置有弹性接触点以及分配接触点；利用沟槽的槽深实现弹性触点(弹性接触点以及分配接触点)与线路的接触。
6.弹性接触点以及分配接触点：弹性接触点数量根据放置IC封装器件引脚数量设计，通常弹性接触点数量与放置的待转换的IC封装器件引脚数量一致，分配触点可以根据IC封装器件引脚数量改进或者添加，达到BGA转接盒引脚数量增加，最终达到功能以及性能的提升。
7.IC封装器件放置区：SIP模组转接装置设计有多个子放置区，通过将不同功能IC封装器件存在SIP模组转接装置内，实现集成不同功能IC封装器件的功能，提升SIP模组性能。
8.导热空腔：SIP模组转接盒设计有导热空腔，利用导热空腔实现将SIP模组转接装置中的IC封装器件热量，从模组内部导出至模组外部，实现散热功能，其中导热空腔结构可以设计成双层结构，利用中间的空隙实现散热。
本发明实施例提供的SIP模组转接装置，包括转接盒以及转接层，所述转接盒和所述转接层围设形成用于容纳IC封装器件的IC封装器件放置区；其中，所述转接盒的内侧面或外侧面设置有电磁屏蔽层；所述转接盒包括一能够启闭的活动侧壁，IC封装器件通过所述活动侧壁放置于所述IC封装器件放置区内；所述转接层设置有弹性触点以及与所述弹性触点位置对应的沟槽；所述弹性触点用于连接IC封装器件的器件引脚；所述转接层的底部设置有锡球引脚因此，该SIP模组转接装置能够取代需要利用激光开槽挖出凹槽，在保护膜凹槽上放置BGA产品，通过保护膜的凹槽深度/大小来保护BGA背面锡球再金属溅射的传统SIP BGA电磁屏蔽制作方案，避免了金属溅射工艺和激光开槽工艺所造成的电磁屏蔽性能较差、制作效率较低、成本较高的问题，提高了电磁屏蔽性能和制作效率，降低了成本。
具体的，该SIP模组转接装置通过转接盒外围(外侧面)/内部(内侧面)镀屏蔽材料的电磁屏蔽特性满足电磁屏蔽效果；通过转接层沟槽、弹性触点以及锡球引脚等设计，达到SIP模组转接装置引脚数量增加(例如根据产品设计需求BGA&QFN&LGA，如图7所示)，最终达到转接装置功能以及性能提升；通过设计活动侧壁，即将转接盒一侧设计为可开侧壁，可开侧壁一侧上部分为固定边，通过活动转轴完成打开和关闭，达到线路与IC封装器件引脚线路开路；通过将IC封装器件放置区设计为多个子放置区，来放置多个不同IC封装器件提升SIP模组功能以及性能；通过子放置区之间设计导热空腔，利用导热空腔将SIP模组转接盒中热量散出，达到散热功能。
下面对该SIP模组转接装置的制作方法进行简要说明：
首先，取一转接层垫底材料作为转接盒底层，先在转接层内部根据设计布置RDL线路以及沟槽、弹性触点，完成转接盒底层转接层的制作；
然后，将SIP模组BGA转接盒的一侧设计为活动侧壁，利用开模具注塑金属液方式，将转接层放置在模具上，将填充液填充SIP模组BGA转接盒模具中，完成SIP模组转接盒的制作；
最后，在活动侧壁上安装活动转轴，实现SIP模组转接盒可开侧门功能。
本发明实施例还提供了一种SIP模组转接装置的使用方法，该方法包括：
步骤一：将待转换的IC器件，从活动侧壁一侧放置在转接盒内；通过转接盒内转接层上的弹性接触点以及分配接触点，将待转换的IC器件上的引脚放置在弹性触点上；
步骤二：关闭活动侧壁，通过活动转轴压合IC封装器件，达到IC器件引脚将金属内转接层上的接触点压合进沟槽，达到线路相连；
步骤三：关闭转接盒，利用转接盒的屏蔽特性，达到IC器件电磁屏蔽，以及达到不同IC封装器件转换为SIP模组多引脚封装；
步骤四：通过转接盒，转接层背面的锡球引脚，达到最终SIP模组封装输出引脚。
本实施例还提供一种SIP模组电磁屏蔽系统，该SIP模组电磁屏蔽系统包括IC封装器件以及如前述实施方式中所述的SIP模组转接装置，其中，所述IC封装器件的引脚放置于所述SIP模组转接装置的弹性触点上。
本申请还提供一种新型SIP模组电磁屏蔽系统的封装方法，包括基板-贴芯片—打线—包封-切割-放入SIP模组转接装置；
具体的，1.基板：基板板厂完成基板制作；
2.贴芯片/打线：基板表面完成贴装芯片以及打线工艺；
3.包封：利用塑封料将连接好的芯片线路塑封起来，起到保护作用；
4.切割：利用机台将产品切层单颗；
5.放入SIP模组转接装置：将待封装的IC封装器件放置进SIP模组转接盒内。
可见，采用上述SIP模组转接装置的优点在于：通过SIP模组转接装置，利用转接盒的电磁屏蔽特性满足电磁屏蔽效果，它能够解决/取代传统SIP BGA电磁屏蔽制作方法，需要利用激光开槽挖出凹槽，在保护膜凹槽上放置BGA产品，通过保护膜的凹槽深度/大小来保护BGA背面锡球再金属溅射的封装制程。通过转接层，即利用转接层内部，根据设计布置有RDL线路以及沟槽、弹性接触点盒接触点，沟槽槽深根据活动转轴高度设计，转接层背面设计有锡球引脚，其数量根据IC封装器件引脚数量改进或者添加，达到SIP模组转接盒引脚数量增加(根据产品设计需求BGA&QFN&LGA)，最终达到功能以及性能提升；通过活动侧壁设计，即将SIP模组转接盒一侧设计为可开侧壁，可开侧壁一侧上部分为固定边，通过活动转轴完成打开和关闭，活动转轴的高度与转接层中沟槽深度一致，当关闭可开侧壁时，可开侧壁沿着固定边活动转轴转动，活动转轴压合，IC封装器件受到压力，弹性触点以及分配触点压合进沟槽内，达到线路与IC封装器件引脚线路相连；当打开侧壁时，可开侧壁沿着固定边活动转轴转动，活动转轴开启，IC封装器件压力释放，弹性触点以及分配触点，利用弹性特性，将触点弹出沟槽，达到线路与IC封装器件引脚线路开路；通过SIP模组转接盒设计多个IC封装器件放置区，中间设计有导热空腔，利用多个放置不同IC封装器件提升SIP模组功能以及性能，利用导热空腔将SIP模组转接盒中热量散出，达到散热功能；通过上述方法以及工艺制程，取代现有SIP模组中利用激光挖槽填充屏蔽胶方式、保护膜、金属溅射等传统工艺，最终达到提高产品性能、减少成本和工艺的效果。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种SIP模组转接装置，其特征在于，包括转接盒以及转接层，所述转接盒和所述转接层围设形成用于容纳IC封装器件的IC封装器件放置区；其中，
所述转接盒的内侧面或外侧面设置有电磁屏蔽层；所述转接盒包括一能够启闭的活动侧壁，IC封装器件通过所述活动侧壁放置于所述IC封装器件放置区内；
所述转接层设置有弹性触点以及与所述弹性触点位置对应的沟槽；所述弹性触点用于连接IC封装器件的器件引脚；所述转接层的底部设置有锡球引脚；
所述活动侧壁的内侧面设置有活动转轴，所述活动侧壁能够通过所述活动转轴开启或关闭；
当所述活动侧壁关闭时，所述活动侧壁绕所述活动转轴向内转动，所述活动转轴压合，IC封装器件受到压力，所述弹性触点压合进所述沟槽内；
当所述活动侧壁打开时，所述活动侧壁沿着活动转轴向外转动，活动转轴开启，IC封装器件压力释放，所述弹性触点在弹性力作用下弹出所述沟槽。
2.根据权利要求1所述的SIP模组转接装置，其特征在于，所述转接层还设置有RDL线路层。
3.根据权利要求1所述的SIP模组转接装置，其特征在于，所述沟槽的深度与所述活动转轴的高度相一致。
4.根据权利要求1所述的SIP模组转接装置，其特征在于，所述活动转轴为凸轮机构。
5.根据权利要求1所述的SIP模组转接装置，其特征在于，所述IC封装器件放置区包括多个子放置区。
6.根据权利要求1所述的SIP模组转接装置，其特征在于，所述SIP模组转接装置还包括导热结构，所述导热结构用于将IC封装器件的热量导出。
7.根据权利要求6所述的SIP模组转接装置，其特征在于，所述导热结构为导热空腔，所述导热空腔设置于所述IC封装器件放置区内。
8.一种SIP模组电磁屏蔽系统，其特征在于，包括IC封装器件和如权利要求1-7任一项所述的SIP模组转接装置，其中，所述IC封装器件的器件引脚放置于所述SIP模组转接装置的弹性触点上。
CN202010105247.5A 2020-02-20 2020-02-20 Sip模组转接装置和sip模组电磁屏蔽系统 Active CN111293105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010105247.5A CN111293105B (zh) 2020-02-20 2020-02-20 Sip模组转接装置和sip模组电磁屏蔽系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010105247.5A CN111293105B (zh) 2020-02-20 2020-02-20 Sip模组转接装置和sip模组电磁屏蔽系统

Publications (2)

Publication Number Publication Date
CN111293105A CN111293105A (zh) 2020-06-16
CN111293105B true CN111293105B (zh) 2020-11-20

Family

ID=71027828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010105247.5A Active CN111293105B (zh) 2020-02-20 2020-02-20 Sip模组转接装置和sip模组电磁屏蔽系统

Country Status (1)

Country Link
CN (1) CN111293105B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611688A (zh) * 2021-08-03 2021-11-05 东莞记忆存储科技有限公司 一种芯片结构及其加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255942A (ja) * 1997-03-14 1998-09-25 Nec Kyushu Ltd Ｉｃソケット
JP2000352632A (ja) * 1999-04-09 2000-12-19 Fujikura Ltd Ａｗｇモジュール
US6700061B2 (en) * 2000-10-17 2004-03-02 Murata Manufacturing Co., Ltd. Composite electronic component
JP2004063081A (ja) * 2002-07-24 2004-02-26 Renesas Technology Corp 半導体パッケージ用ソケット
JP4134893B2 (ja) * 2003-12-05 2008-08-20 松下電器産業株式会社 電子素子パッケージ

Also Published As

Publication number Publication date
CN111293105A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
US10770418B2 (en) Fan-out semiconductor package
CN110767613B (zh) 半导体封装件和包括该半导体封装件的天线模块
US10381312B2 (en) Semiconductor package and method of manufacturing the same
EP2311084B1 (en) Flip chip overmold package
US7884457B2 (en) Integrated circuit package system with dual side connection
EP2885812B1 (en) THIN SUBSTRATE PoP STRUCTURE
US8432026B2 (en) Stackable multi-chip package system
TWI791825B (zh) 半導體封裝
US20070138625A1 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
CN104701287A (zh) 具有热点热管理部件的3dic封装
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20080029867A1 (en) Stackable multi-chip package system
US8184449B2 (en) Electronic device having stack-type semiconductor package and method of forming the same
CN110993587B (zh) 半导体封装件
CN109962040A (zh) 半导体封装件以及堆叠型无源组件模块
CN111293105B (zh) Sip模组转接装置和sip模组电磁屏蔽系统
CN210743941U (zh) 层叠封装结构
CN111293106B (zh) 一种屏蔽罩、电磁屏蔽封装结构及其制作方法
CN115763468A (zh) 封装结构及其制造方法
CN106328620B (zh) 集成电路封装体及其制造方法
US20210375735A1 (en) Hybrid ball grid array package for high speed interconnects
KR20010063236A (ko) 적층 패키지와 그 제조 방법
CN108962762B (zh) 单体双金属板封装结构及其封装方法
CN203277350U (zh) 多芯片封装体
KR102690718B1 (ko) 적층된 ssd 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant