CN113611688A - 一种芯片结构及其加工方法 - Google Patents

一种芯片结构及其加工方法 Download PDF

Info

Publication number
CN113611688A
CN113611688A CN202110887421.0A CN202110887421A CN113611688A CN 113611688 A CN113611688 A CN 113611688A CN 202110887421 A CN202110887421 A CN 202110887421A CN 113611688 A CN113611688 A CN 113611688A
Authority
CN
China
Prior art keywords
packaging substrate
shielding
chip structure
grounding pad
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110887421.0A
Other languages
English (en)
Inventor
林建涛
喻志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Memory Storage Technology Co ltd
Original Assignee
Dongguan Memory Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Memory Storage Technology Co ltd filed Critical Dongguan Memory Storage Technology Co ltd
Priority to CN202110887421.0A priority Critical patent/CN113611688A/zh
Publication of CN113611688A publication Critical patent/CN113611688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及具有电磁屏蔽功能的芯片封装技术领域，尤其是指一种芯片结构及其加工方法，该芯片结构，包括封装基板，及设于所述封装基板上表面的若干个SMT表面元器件和若干个晶圆件；所述封装基板的上表面还设有共形屏蔽接地垫和若干个分区屏蔽接地垫；所述封装基板的上表面还设有封胶层，所述封胶层对应于所述共形屏蔽接地垫的位置设有切割道孔，所述封胶层对应于所述分区屏蔽接地垫的位置设有分区屏蔽孔，所述切割道孔、分区屏蔽孔及封胶层的上表面均设有金属胶片层。本发明投入成本低，工艺流程简单，可导入大批量生产，达到降低成本、提升效率的目的。

Description

一种芯片结构及其加工方法
技术领域
本发明涉及具有电磁屏蔽功能的芯片封装技术领域，尤其是指一种芯片结构及其加工方法。
背景技术
当前共形屏蔽加工方法为：在封装基板完成表面元件贴装、晶圆粘贴、焊线、封胶、植球等封装工序后，产品切成单颗后取放到溅镀载具上，溅镀设备采用真空溅镀技术，利用电浆对靶材进行离子轰击，将靶材表面的离子撞击出来，这些靶材原子以气体分子形式发射出来，到达沉积的基板上，经过附着，吸附，表面迁移，成核等过程后在半导体器件上形成一层金属层，即共形屏蔽层。
当前分区屏蔽加工方法：在封装基板完成表面元件贴装、晶圆粘贴、焊线、封胶、植球等封装工序后，在产品不同分区屏蔽位置进行镭射半切露出接地垫，再对半切位置进行金属填孔，固化后形成分区屏蔽层。
但是，现有产品需要切单颗，真空金属溅镀流程复杂，设备投入费用极高，且共形屏蔽和分区屏蔽需分步进行，设备投入成本高、效率低，无法满足需求。
发明内容
本发明的目的在于克服现有技术的不足，提供一种芯片结构及其加工方法。
为了解决上述技术问题，本发明采用如下技术方案：
一种芯片结构，包括封装基板，及设于所述封装基板上表面的若干个SMT表面元器件和若干个晶圆件；所述封装基板的上表面还设有共形屏蔽接地垫和若干个分区屏蔽接地垫；所述封装基板的上表面还设有封胶层，所述封胶层对应于所述共形屏蔽接地垫的位置设有切割道孔，所述封胶层对应于所述分区屏蔽接地垫的位置设有分区屏蔽孔，所述切割道孔、分区屏蔽孔及封胶层的上表面均设有金属胶片层。
其进一步技术方案为：所述SMT表面元器件和晶圆件粘接于所述封装基板的上表面。
其进一步技术方案为：所述晶圆件通过非导电胶与所述封装基板的上表面粘接。
其进一步技术方案为：所述晶圆件与所述封装基板的上表面之间还设有金线。
其进一步技术方案为：所述封装基板的下表面还设有若干个锡球。
一种芯片结构的加工方法，包括以下步骤：
制作封装基板，并在封装基板的上表面制作共形屏蔽接地垫和分区屏蔽接地垫；
将SMT表面元器件贴装于封装基板的上表面，将晶圆件粘贴于封装基板的上表面，然后在晶圆件与封装基板的上表面之间焊接金线；
对封装基板的上表面进行整体封胶，以得到封胶层；
根据共形屏蔽接地垫和分区屏蔽接地垫的位置，对封胶层进行半切，以得到切割道孔和分区屏蔽孔；
对切割道孔、分区屏蔽孔及封胶层的上表面进行金属胶片填充覆盖；
对填充覆盖后的封装基板进行胶体烘烤固化；
在封装基板的下表面植入锡球，然后切成若干个单粒，以完成加工。
其进一步技术方案为：所述封装基板的厚度为0.1mm-0.5mm。
其进一步技术方案为：所述封胶层的厚度为0.3mm-2mm。
其进一步技术方案为：所述封胶层上表面覆盖的金属胶片厚度为40μm-60μm。
其进一步技术方案为：所述切割道孔和分区屏蔽孔的宽度为0.2mm-0.5mm。
本发明与现有技术相比的有益效果是：通过在封装基板切割道位置和产品不同分区屏蔽位置进行半切露出接地垫，然后将金属胶片压入半切孔区域，植球后将整片封装基板切成单颗，从而完成具有分区和共形屏蔽功能的芯片封装，采用现有压力模设备和封胶模压工艺一次成型，比传统切单颗后再进行金属溅镀设备投入成本低，工艺流程简单，可导入大批量生产，达到降低成本、提升效率的目的。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种芯片结构的示意图；
图2为本发明一种芯片结构的加工方法的流程图；
图3为本发明一种芯片结构的加工流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施方式对本发明作进一步详细说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。
如图1至图3所示的具体实施例，其中，请参阅图1所示，本发明公开了一种芯片结构，包括封装基板10，及设于所述封装基板10上表面的若干个SMT表面元器件20a\20b和若干个晶圆件30a\30b；所述封装基板10的上表面还设有共形屏蔽接地垫10a和若干个分区屏蔽接地垫10b；所述封装基板10的上表面还设有封胶层50，所述封胶层50对应于所述共形屏蔽接地垫10a的位置设有切割道孔60b，所述封胶层50对应于所述分区屏蔽接地垫10b的位置设有分区屏蔽孔60a，所述切割道孔60b、分区屏蔽孔60a及封胶层50的上表面均设有金属胶片层70。
其中，如图1所示，所述SMT表面元器件20a\20b和晶圆件30a\30b粘接于所述封装基板10的上表面，连接牢固且节约空间。
进一步地，所述晶圆件30a\30b通过非导电胶与所述封装基板10的上表面粘接，起到绝缘的作用。
其中，如图1所示，所述晶圆件30a\30b与所述封装基板10的上表面之间还设有金线40，通过焊接金线70，实现信号的传递。
其中，如图1所示，所述封装基板10的下表面还设有若干个锡球80。
其中，如图2至图3所示，本发明还公开了一种芯片结构的加工方法，包括以下步骤：
S1，制作封装基板，并在封装基板的上表面制作共形屏蔽接地垫和分区屏蔽接地垫；
S2，将SMT表面元器件贴装于封装基板的上表面，将晶圆件粘贴于封装基板的上表面，然后在晶圆件与封装基板的上表面之间焊接金线；
其中，在SMT表面元器件贴装于封装基板的上表面后，还要进行回流焊接、清洗。
S3，对封装基板的上表面进行整体封胶，以得到封胶层；
S4，根据共形屏蔽接地垫和分区屏蔽接地垫的位置，对封胶层进行半切，以得到切割道孔和分区屏蔽孔；
其中，在本实施例中，通过激光镭射对封胶层进行半切，以得到切割道孔和分区屏蔽孔，快速且精确。
S5，对切割道孔、分区屏蔽孔及封胶层的上表面进行金属胶片填充覆盖；
其中，在本实施例中，通过压力模设备和封胶模压工艺对切割道孔、分区屏蔽孔及封胶层的上表面进行金属胶片填充覆盖，一次成型，起到电磁屏蔽的作用，比传统切单颗后再进行金属溅镀设备投入成本低。
其中，在一般情况下，填充沟槽深度越深，压力也随之增加；因此，在本实施例中，为了保证填充效果，金属胶片在设定温度和设定压力下进行填充覆盖；设定温度为150℃-200℃，也可以为120℃或240℃，具体数值可以根据实际需要设定，以满足更多应用场景。设定压力为5KN-15KN，也可以为3KN或20KN，具体数值可以根据实际需要设定，以满足更多应用场景。
S6，对填充覆盖后的封装基板进行胶体烘烤固化；
S7，在封装基板的下表面植入锡球，然后切成若干个单粒，以完成加工，以得到具有分区和共形电磁屏蔽功能的芯片。
其中，在本实施例中，封装基板的厚度为0.1mm-0.5mm，也可以为0.08mm或0.6mm，具体数值可以根据实际需要设定，以满足更多应用场景。
其中，在本实施例中，所述封胶层的厚度为0.3mm-2mm，也可以为0.2mm或2.5mm，具体数值可以根据实际需要设定，以满足更多应用场景。
其中，在本实施例中，所述封胶层上表面覆盖的金属胶片厚度为40μm-60μm，也可以为30μm或80μm，具体数值可以根据实际需要设定，以满足更多应用场景。
其中，在本实施例中，所述切割道孔和分区屏蔽孔的宽度为0.2mm-0.5mm，也可以为0.1mm或0.6mm，具体数值可以根据实际需要设定，以满足更多应用场景。
其中，如图3所示，图中的7步流程示意图分别对应于S1步骤-S7步骤，清楚明白地展现了加工流程。
本发明通过在封装基板完成表面元件贴装、晶圆粘贴、焊线、封胶等传统封装工序后，然后在封装基板切割道位置和产品不同分区屏蔽位置进行半切露出接地垫，然后将金属胶片压入半切孔区域，植球后将整片封装基板切成单颗，从而完成具有分区和共形屏蔽功能的芯片封装，采用现有压力模设备和封胶模压工艺一次成型，比传统切单颗后再进行金属溅镀设备投入成本低，工艺流程简单，可导入大批量生产，达到降低成本、提升效率的目的。
上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。

Claims (10)

1.一种芯片结构，其特征在于，包括封装基板，及设于所述封装基板上表面的若干个SMT表面元器件和若干个晶圆件；所述封装基板的上表面还设有共形屏蔽接地垫和若干个分区屏蔽接地垫；所述封装基板的上表面还设有封胶层，所述封胶层对应于所述共形屏蔽接地垫的位置设有切割道孔，所述封胶层对应于所述分区屏蔽接地垫的位置设有分区屏蔽孔，所述切割道孔、分区屏蔽孔及封胶层的上表面均设有金属胶片层。
2.根据权利要求1所述的一种芯片结构，其特征在于，所述SMT表面元器件和晶圆件粘接于所述封装基板的上表面。
3.根据权利要求2所述的一种芯片结构，其特征在于，所述晶圆件通过非导电胶与所述封装基板的上表面粘接。
4.根据权利要求1所述的一种芯片结构，其特征在于，所述晶圆件与所述封装基板的上表面之间还设有金线。
5.根据权利要求1所述的一种芯片结构，其特征在于，所述封装基板的下表面还设有若干个锡球。
6.一种芯片结构的加工方法，其特征在于，包括以下步骤：
制作封装基板，并在封装基板的上表面制作共形屏蔽接地垫和分区屏蔽接地垫；
将SMT表面元器件贴装于封装基板的上表面，将晶圆件粘贴于封装基板的上表面，然后在晶圆件与封装基板的上表面之间焊接金线；
对封装基板的上表面进行整体封胶，以得到封胶层；
根据共形屏蔽接地垫和分区屏蔽接地垫的位置，对封胶层进行半切，以得到切割道孔和分区屏蔽孔；
对切割道孔、分区屏蔽孔及封胶层的上表面进行金属胶片填充覆盖；
对填充覆盖后的封装基板进行胶体烘烤固化；
在封装基板的下表面植入锡球，然后切成若干个单粒，以完成加工。
7.根据权利要求6所述的一种芯片结构的加工方法，其特征在于，所述封装基板的厚度为0.1mm-0.5mm。
8.根据权利要求6所述的一种芯片结构的加工方法，其特征在于，所述封胶层的厚度为0.3mm-2mm。
9.根据权利要求6所述的一种芯片结构的加工方法，其特征在于，所述封胶层上表面覆盖的金属胶片厚度为40μm-60μm。
10.根据权利要求6所述的一种芯片结构的加工方法，其特征在于，所述切割道孔和分区屏蔽孔的宽度为0.2mm-0.5mm。
CN202110887421.0A 2021-08-03 2021-08-03 一种芯片结构及其加工方法 Pending CN113611688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110887421.0A CN113611688A (zh) 2021-08-03 2021-08-03 一种芯片结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110887421.0A CN113611688A (zh) 2021-08-03 2021-08-03 一种芯片结构及其加工方法

Publications (1)

Publication Number Publication Date
CN113611688A true CN113611688A (zh) 2021-11-05

Family

ID=78306653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110887421.0A Pending CN113611688A (zh) 2021-08-03 2021-08-03 一种芯片结构及其加工方法

Country Status (1)

Country Link
CN (1) CN113611688A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877919A (en) * 1996-06-07 1999-03-02 Western Digital Corporation Method and apparatus for a low-profile head-suspension attachment for a disk drive
WO2009041235A1 (ja) * 2007-09-27 2009-04-02 Sony Chemical & Information Device Corporation 電子部品の実装方法及び実装装置
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
CN104347533A (zh) * 2013-08-01 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP2015032823A (ja) * 2013-07-31 2015-02-16 環旭電子股▲分▼有限公司 電子部品実装モジュール及びその製造方法
TW201605001A (zh) * 2014-07-30 2016-02-01 日月光半導體製造股份有限公司 電子封裝模組之製造方法及其結構
CN107743425A (zh) * 2015-09-04 2018-02-27 贺利氏德国有限两合公司 金属胶及其用于连接组件的用途
US20180090466A1 (en) * 2016-09-29 2018-03-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20180138155A1 (en) * 2015-11-12 2018-05-17 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN108305868A (zh) * 2017-01-12 2018-07-20 艾马克科技公司 具有电磁干扰屏蔽的半导体封装及其制造方法
CN111293105A (zh) * 2020-02-20 2020-06-16 甬矽电子(宁波)股份有限公司 Sip模组转接装置和sip模组电磁屏蔽系统
CN111627890A (zh) * 2020-06-08 2020-09-04 东莞记忆存储科技有限公司 一种ic电磁屏蔽层接地结构及其加工工艺方法
US20200381368A1 (en) * 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Semiconductor package including an electromagnetic shield and method of fabricating the same
CN113471175A (zh) * 2021-06-29 2021-10-01 荣成歌尔微电子有限公司 共形屏蔽结构及其制备方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877919A (en) * 1996-06-07 1999-03-02 Western Digital Corporation Method and apparatus for a low-profile head-suspension attachment for a disk drive
WO2009041235A1 (ja) * 2007-09-27 2009-04-02 Sony Chemical & Information Device Corporation 電子部品の実装方法及び実装装置
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
JP2015032823A (ja) * 2013-07-31 2015-02-16 環旭電子股▲分▼有限公司 電子部品実装モジュール及びその製造方法
CN111463192A (zh) * 2013-08-01 2020-07-28 日月光半导体制造股份有限公司 半导体封装件
CN104347533A (zh) * 2013-08-01 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法
TW201605001A (zh) * 2014-07-30 2016-02-01 日月光半導體製造股份有限公司 電子封裝模組之製造方法及其結構
CN107743425A (zh) * 2015-09-04 2018-02-27 贺利氏德国有限两合公司 金属胶及其用于连接组件的用途
US20180138155A1 (en) * 2015-11-12 2018-05-17 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US20180090466A1 (en) * 2016-09-29 2018-03-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN108305868A (zh) * 2017-01-12 2018-07-20 艾马克科技公司 具有电磁干扰屏蔽的半导体封装及其制造方法
US20200381368A1 (en) * 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Semiconductor package including an electromagnetic shield and method of fabricating the same
CN111293105A (zh) * 2020-02-20 2020-06-16 甬矽电子(宁波)股份有限公司 Sip模组转接装置和sip模组电磁屏蔽系统
CN111627890A (zh) * 2020-06-08 2020-09-04 东莞记忆存储科技有限公司 一种ic电磁屏蔽层接地结构及其加工工艺方法
CN113471175A (zh) * 2021-06-29 2021-10-01 荣成歌尔微电子有限公司 共形屏蔽结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王善林，陈玉华: "电子封装技术试验", 31 December 2019, 冶金工业出版社, pages: 42 *

Similar Documents

Publication Publication Date Title
US7125744B2 (en) High-frequency module and method for manufacturing the same
CN103325779B (zh) 制造微电子封装的方法
US7964938B2 (en) Semiconductor packages having electromagnetic interference-shielding function, manufacturing method thereof and jig
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
TW201008478A (en) Semiconductor device packages with electromagnetic interference shielding and forming method thereof
CN105428266B (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
CN110010587A (zh) 半导体装置的制造方法及半导体装置
CN104716105A (zh) 半导体装置及其制造方法
TW201603236A (zh) 電子元件之製造方法
WO2017043621A1 (ja) 高周波モジュール
JP2019504487A (ja) コンデンサ及び封止材厚さ規制用薄膜を用いた製造方法
CN110854083B (zh) 半导体芯片的封装结构及其封装工艺
TWM506373U (zh) 使用全部或部分融合的介電質引線之晶粒封裝
JP2015115560A (ja) 半導体装置の製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
US20190214334A1 (en) Semiconductor device and method for manufacturing the same
CN113611688A (zh) 一种芯片结构及其加工方法
CN109494209B (zh) 一种侧壁可浸润超薄封装结构及其制造方法
US7727861B2 (en) Method and device for contacting semiconductor chips
CN112038025B (zh) 电阻及其封装方法
CN113471175A (zh) 共形屏蔽结构及其制备方法
CN108461456A (zh) 电子封装构件及其制作方法
JP6390803B2 (ja) 半導体モジュール
CN111627890A (zh) 一种ic电磁屏蔽层接地结构及其加工工艺方法
WO1994011902A1 (en) Lead frame and semiconductor device using same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination