CN111627890A - 一种ic电磁屏蔽层接地结构及其加工工艺方法 - Google Patents

一种ic电磁屏蔽层接地结构及其加工工艺方法 Download PDF

Info

Publication number
CN111627890A
CN111627890A CN202010514715.4A CN202010514715A CN111627890A CN 111627890 A CN111627890 A CN 111627890A CN 202010514715 A CN202010514715 A CN 202010514715A CN 111627890 A CN111627890 A CN 111627890A
Authority
CN
China
Prior art keywords
pcb substrate
grounding
shielding layer
substrate
electromagnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010514715.4A
Other languages
English (en)
Inventor
刘浩
段贤生
林建涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Memory Storage Technology Co ltd
Original Assignee
Dongguan Memory Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Memory Storage Technology Co ltd filed Critical Dongguan Memory Storage Technology Co ltd
Priority to CN202010514715.4A priority Critical patent/CN111627890A/zh
Publication of CN111627890A publication Critical patent/CN111627890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种IC电磁屏蔽层接地结构及其加工工艺方法，其中，IC电磁屏蔽层接地结构，包括PCB基板，设于PCB基板上的芯片，芯片的一侧设有SMT元器件，PCB基板的中心位置还设有基板面接地引脚，基板面接地引脚联接有金属导线。本发明通过金属线与基板面接地引脚焊接引出形成接地导线，在PCB基板切割时控制切割深度，不需要切割到PCB基板内部接地导线露出的深度，可以直接对整片PCB基板进行金属屏蔽层的压合或溅镀，减少了金属屏蔽层材料浪费，还可以通过控制基板面接地引脚上的焊线的数量，灵活控制接地导线与金属屏蔽层的接触面积，从而减少对PCB基板中的接地导线截面的大小的依赖，得到更好导通效果。

Description

一种IC电磁屏蔽层接地结构及其加工工艺方法
技术领域
本发明涉及IC产品电磁屏蔽技术领域，更具体地说是指一种IC电磁屏蔽层接地结构及其加工工艺方法。
背景技术
目前接地都是存导线设计在PCB板的内部，IC金属屏蔽层必须要与接地导线良好的接触才能达到良好的电磁屏蔽效果，因此，只有通过切割把PCB板内部的接地导线露出来才能进行IC电磁屏蔽工艺，同时切割后PCB板侧面露出接地导线的面积也会影响其与金属屏蔽层的导通效果，现有接地都是导线设计在PCB板的内部，做IC金属屏蔽层，要么工艺复杂，投入大，材料浪费多；要么导通效果不佳，整片PCB板压合易断裂；因此，无法满足需求。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种IC电磁屏蔽层接地结构及其加工工艺方法。
为实现上述目的，本发明采用以下技术方案：
一种IC电磁屏蔽层接地结构，包括PCB基板，设于所述PCB基板上的若干个芯片，所述芯片的一侧设有若干SMT元器件，所述PCB基板的中心位置还设有基板面接地引脚，所述基板面接地引脚联接有金属导线。
其进一步技术方案为：所述PCB基板的下表面还设有若干个锡球或引脚。
其进一步技术方案为：所述锡球的直径为0.2mm-1.5mm。
其进一步技术方案为：所述金属导线位于所述基板面接地引脚的侧面或正上方。
其进一步技术方案为：所述PCB基板的上表面还联接有金属屏蔽层。
一种IC电磁屏蔽层接地结构的加工工艺方法，基于上述所述的IC电磁屏蔽层接地结构，包括以下步骤：
将金属线与基板面接地引脚的侧面进行焊接引出，以形成接地导线；
对整片PCB基板进行塑封；
对PCB基板进行半切割，以使接地导线露出；
对整片PCB基板进行金属屏蔽层压合，使金属屏蔽层与接地导线导通；
判断PCB基板的下表面是否设有引脚；
若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒；
若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒。
其进一步技术方案为：所述塑封的厚度为0.2mm-2mm。
一种IC电磁屏蔽层接地结构的加工工艺方法，基于上述所述的IC电磁屏蔽层接地结构，包括以下步骤：
将金属线与基板面接地引脚的上表面进行焊接引出，以形成接地导线；
对整片PCB基板进行塑封；
对塑封表面进行打磨，以使接地导线露出；
对PCB基板进行半切割；
对整片PCB基板进行金属屏蔽层压合，使金属屏蔽层与接地导线导通；
判断PCB基板的下表面是否设有引脚；
若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒；
若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒。
其进一步技术方案为：所述塑封的厚度为0.2mm-2mm。
一种IC电磁屏蔽层接地结构的加工工艺方法，基于上述所述的IC电磁屏蔽层接地结构，包括以下步骤：
将金属线与基板面接地引脚的侧面进行焊接引出，以形成接地导线；
对整片PCB基板进行塑封；
判断PCB基板的下表面是否设有引脚；
若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒，并使接地导线露出；
若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒，并使接地导线露出；
将单颗IC颗粒全部反向重新布置到溅镀治具中；
对IC颗粒进行金属屏蔽层真空溅镀，使金属屏蔽层与接地导线导通。
本发明与现有技术相比的有益效果是：通过金属线与基板面接地引脚焊接引出形成接地导线，可以在PCB基板切割时控制切割深度，不需要切割到PCB基板内部接地导线露出的深度，可以直接对整片PCB基板进行金属屏蔽层的压合或溅镀，减少了金属屏蔽层材料浪费，优化了工艺流程，另外还可以通过控制PCB基板表面的基板面接地引脚上的焊线的数量，可以灵活控制接地导线与金属屏蔽层的接触面积，从而减少对PCB基板中的接地导线截面的大小的依赖，得到更好导通效果，能够更好地满足了需求。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有电磁屏蔽工艺方法的应用场景示意图一；
图2为现有电磁屏蔽工艺方法的应用场景示意图二；
图3为本发明一种IC电磁屏蔽层接地结构的俯视图一；
图4为图3的主视图；
图5为本发明一种IC电磁屏蔽层接地结构的俯视图二；
图6为图5的主视图；
图7为本发明一种IC电磁屏蔽层接地结构的加工工艺方法的流程图一；
图8为本发明一种IC电磁屏蔽层接地结构的加工工艺方法的流程图二；
图9为本发明一种IC电磁屏蔽层接地结构的加工工艺方法的流程图三。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施方式对本发明作进一步详细说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。
如图1至图9所示的具体实施例，其中，如图1所示的现有技术，按箭头方向，第一种IC电磁屏蔽工艺方法包括6个步骤：
第一步,基板塑封来料；
第二步,基板面植球；
第三步,产品切割；
第四步,产品反向重新布置到治具中；
第五步,真空溅镀；
第六步,产品从治具中抓取出来。
其中，第一种IC电磁屏蔽工艺方法，在IC完成封装切成一颗一颗后，对其表面进行真空金属溅镀，在其表面形成金属电磁屏蔽层，第一种电磁屏蔽工艺方法，优点：PCB基板内的接地导线能很好的与金属屏蔽层接触导通；缺点：工艺复杂，生产成本高；主要原因包括：1、在封测设备基础上还需要投入昂贵的真空金属溅镀设备；2、不能整条PCB板进行真空金属溅镀，切割完后必须一颗颗转至到特殊治具中进行真空金属溅镀。
其中，如图2所示的现有技术，按箭头方向，第二种IC电磁屏蔽工艺方法包括5个步骤：
第一步,基板塑封来料；
第二步,产品半切割；
第三步,金属胶片和半切后的基板压合并固化；
第四步,基板面植球；
第五步,产品全切割分拣。
其中，第二种IC电磁屏蔽工艺方法，在IC完成注胶后，对产品进行半切割，不分离产品，使PCB板上的接地导线暴露出来，然后把金属屏蔽胶带压合到产品的表面，第二种电磁屏蔽工艺方法，优点：工艺简单，在封装设备基础上不需要做新的设备投入；缺点：PCB板内的接地导线不能很好的与金属屏蔽层接触导通，当PCB板不够厚时，不能对整块板进行金属屏蔽胶带压合，因为半切后的PCB板容易断裂。
其中，如图3至图6所示，本发明公开了一种IC电磁屏蔽层接地结构，其中，如图3至图4所示的实施例一，包括PCB基板10，设于所述PCB基板10上的若干个芯片20，所述芯片20的一侧设有若干SMT元器件30，所述PCB基板10的中心位置还设有基板面接地引脚40，所述基板面接地引脚40联接有金属导线50。
具体地，如图4所示，所述PCB基板10的下表面还设有若干个锡球60或引脚，在本实施例中，锡球60均与分布在PCB基板10的下表面。
其中，所述锡球60的直径为0.2mm-1.5mm，可以根据实际需要，进行选择相应的尺寸，在其他实施例中，锡球60的直径也可以为其他数值，比如0.1mm或2mm，以适应不同的应用场景。
其中，在本实施例中，金属导线50位于所述基板面接地引脚40的侧面，便于焊接引出。
其中，PCB基板10的上表面还联接有金属屏蔽层(图中未示出)，达到良好的电磁屏蔽效果。
其中，如图5至图6所示的实施例二，本实施例与实施例一的区别在于，金属导线50位于所述基板面接地引脚40的正上方，扩大了应用场景，满足了不同场景的需求。
其中，如图7所示，本发明公开了一种IC电磁屏蔽层接地结构的加工工艺方法的实施例一，基于上述所述的IC电磁屏蔽层接地结构，包括以下步骤：
S1，将金属线与基板面接地引脚的侧面进行焊接引出，以形成接地导线；
其中，通过焊线技术将金属线与基板面接地引脚的侧面进行焊接引出，简单方便，效率高。
S2，对整片PCB基板进行塑封；
其中，对整片PCB基板进行塑封，起到将芯片与接地导线保护起来的作用。
S3，对PCB基板进行半切割，以使接地导线露出；
其中，对PCB基板的上表面进行半切割，切割的深度为距离PCB基板的上表面为0.05mm-0.1mm。
S4，对整片PCB基板进行金属屏蔽层压合，使金属屏蔽层与接地导线导通；
S5，判断PCB基板的下表面是否设有引脚；
S6，若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒；
S7，若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒。
其中，在PCB基板的下表面进行植上锡球。
其中，所述塑封的厚度为0.2mm-2mm，可以根据实际需要，进行选择相应的厚度尺寸，在其他实施例中，塑封的厚度也可以为其他数值，比如0.1mm或2.5mm，以适应不同的应用场景。
其中，如图8所示，本发明公开了一种IC电磁屏蔽层接地结构的加工工艺方法的实施例二，基于上述所述的IC电磁屏蔽层接地结构，包括以下步骤：
A1，将金属线与基板面接地引脚的上表面进行焊接引出，以形成接地导线；
其中，通过焊线技术将金属线与基板面接地引脚的上表面进行焊接引出，简单方便，效率高。
A2，对整片PCB基板进行塑封；
其中，对整片PCB基板进行塑封，以使芯片与接地导线被盖住，起到保护的效果。
A3，对塑封表面进行打磨，以使接地导线露出；
A4，对PCB基板进行半切割；
其中，对PCB基板的上表面进行半切割，切割的深度为距离PCB基板的上表面为0.05mm-0.1mm。
A5，对整片PCB基板进行金属屏蔽层压合，使金属屏蔽层与接地导线导通；
A6，判断PCB基板的下表面是否设有引脚；
A7，若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒；
A8，若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒。
其中，在PCB基板的下表面进行植上锡球。
其中，所述塑封的厚度为0.2mm-2mm，可以根据实际需要，进行选择相应的厚度尺寸，在其他实施例中，塑封的厚度也可以为其他数值，比如0.1mm或2.5mm，以适应不同的应用场景。
其中，如图9所示，本发明公开了一种IC电磁屏蔽层接地结构的加工工艺方法的实施例三，基于上述所述的IC电磁屏蔽层接地结构，包括以下步骤：
B1，将金属线与基板面接地引脚的侧面进行焊接引出，以形成接地导线；
其中，通过焊线技术将金属线与基板面接地引脚的侧面进行焊接引出，简单方便，效率高。
B2，对整片PCB基板进行塑封；
其中，对整片PCB基板进行塑封，起到将芯片与接地导线保护起来的作用。
其中，所述塑封的厚度为0.2mm-2mm，可以根据实际需要，进行选择相应的厚度尺寸，在其他实施例中，塑封的厚度也可以为其他数值，比如0.1mm或2.5mm，以适应不同的应用场景。
B3，判断PCB基板的下表面是否设有引脚；
B4，若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒，并使接地导线露出；
B5，若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒，并使接地导线露出；
其中，在PCB基板的下表面进行植上锡球。
B6，将单颗IC颗粒全部反向重新布置到溅镀治具中；
B7，对IC颗粒进行金属屏蔽层真空溅镀，使金属屏蔽层与接地导线导通。
本发明通过金属线与基板面接地引脚焊接引出形成接地导线，可以在PCB基板切割时控制切割深度，不需要切割到PCB基板内部接地导线露出的深度，可以直接对整片PCB基板进行金属屏蔽层的压合或溅镀，减少了金属屏蔽层材料浪费，优化了工艺流程，另外还可以通过控制PCB基板表面的基板面接地引脚上的焊线的数量，可以灵活控制接地导线与金属屏蔽层的接触面积，从而减少对PCB基板中的接地导线截面的大小的依赖，得到更好导通效果，能够更好地满足了需求。
上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种IC电磁屏蔽层接地结构，其特征在于，包括PCB基板，设于所述PCB基板上的若干个芯片，所述芯片的一侧设有若干SMT元器件，所述PCB基板的中心位置还设有基板面接地引脚，所述基板面接地引脚联接有金属导线。
2.根据权利要求1所述的一种IC电磁屏蔽层接地结构，其特征在于，所述PCB基板的下表面还设有若干个锡球或引脚。
3.根据权利要求2所述的一种IC电磁屏蔽层接地结构，其特征在于，所述锡球的直径为0.2mm-1.5mm。
4.根据权利要求1所述的一种IC电磁屏蔽层接地结构，其特征在于，所述金属导线位于所述基板面接地引脚的侧面或正上方。
5.根据权利要求1所述的一种IC电磁屏蔽层接地结构，其特征在于，所述PCB基板的上表面还联接有金属屏蔽层。
6.一种IC电磁屏蔽层接地结构的加工工艺方法，其特征在于，基于权利要求1至5任一项所述的IC电磁屏蔽层接地结构，包括以下步骤：
将金属线与基板面接地引脚的侧面进行焊接引出，以形成接地导线；
对整片PCB基板进行塑封；
对PCB基板进行半切割，以使接地导线露出；
对整片PCB基板进行金属屏蔽层压合，使金属屏蔽层与接地导线导通；
判断PCB基板的下表面是否设有引脚；
若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒；
若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒。
7.根据权利要求6所述的一种IC电磁屏蔽层接地结构的加工工艺方法，其特征在于，所述塑封的厚度为0.2mm-2mm。
8.一种IC电磁屏蔽层接地结构的加工工艺方法，其特征在于，基于权利要求1至5任一项所述的IC电磁屏蔽层接地结构，包括以下步骤：
将金属线与基板面接地引脚的上表面进行焊接引出，以形成接地导线；
对整片PCB基板进行塑封；
对塑封表面进行打磨，以使接地导线露出；
对PCB基板进行半切割；
对整片PCB基板进行金属屏蔽层压合，使金属屏蔽层与接地导线导通；
判断PCB基板的下表面是否设有引脚；
若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒；
若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒。
9.根据权利要求8所述的一种IC电磁屏蔽层接地结构的加工工艺方法，其特征在于，所述塑封的厚度为0.2mm-2mm。
10.一种IC电磁屏蔽层接地结构的加工工艺方法，其特征在于，基于权利要求1至5任一项所述的IC电磁屏蔽层接地结构，包括以下步骤：
将金属线与基板面接地引脚的侧面进行焊接引出，以形成接地导线；
对整片PCB基板进行塑封；
判断PCB基板的下表面是否设有引脚；
若是设有引脚，则对PCB基板进行全切割，以切割成若干单颗IC颗粒，并使接地导线露出；
若未设有引脚，则对PCB基板的下表面进行植球，并对植球后的PCB基板进行全切割，以切割成若干单颗IC颗粒，并使接地导线露出；
将单颗IC颗粒全部反向重新布置到溅镀治具中；
对IC颗粒进行金属屏蔽层真空溅镀，使金属屏蔽层与接地导线导通。
CN202010514715.4A 2020-06-08 2020-06-08 一种ic电磁屏蔽层接地结构及其加工工艺方法 Pending CN111627890A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010514715.4A CN111627890A (zh) 2020-06-08 2020-06-08 一种ic电磁屏蔽层接地结构及其加工工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010514715.4A CN111627890A (zh) 2020-06-08 2020-06-08 一种ic电磁屏蔽层接地结构及其加工工艺方法

Publications (1)

Publication Number Publication Date
CN111627890A true CN111627890A (zh) 2020-09-04

Family

ID=72273281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010514715.4A Pending CN111627890A (zh) 2020-06-08 2020-06-08 一种ic电磁屏蔽层接地结构及其加工工艺方法

Country Status (1)

Country Link
CN (1) CN111627890A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611688A (zh) * 2021-08-03 2021-11-05 东莞记忆存储科技有限公司 一种芯片结构及其加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401499A (zh) * 2006-03-16 2009-04-01 Lg伊诺特有限公司 屏蔽装置及其制造方法
CN103811472A (zh) * 2012-11-05 2014-05-21 三星电子株式会社 半导体封装件和制造半导体封装件的方法
CN108630624A (zh) * 2017-03-24 2018-10-09 艾马克科技公司 电子装置及其制造方法
CN108878381A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种电磁屏蔽封装结构及其工艺方法
CN110797325A (zh) * 2019-12-12 2020-02-14 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的封装结构及其封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401499A (zh) * 2006-03-16 2009-04-01 Lg伊诺特有限公司 屏蔽装置及其制造方法
CN103811472A (zh) * 2012-11-05 2014-05-21 三星电子株式会社 半导体封装件和制造半导体封装件的方法
CN108630624A (zh) * 2017-03-24 2018-10-09 艾马克科技公司 电子装置及其制造方法
CN108878381A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种电磁屏蔽封装结构及其工艺方法
CN110797325A (zh) * 2019-12-12 2020-02-14 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的封装结构及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611688A (zh) * 2021-08-03 2021-11-05 东莞记忆存储科技有限公司 一种芯片结构及其加工方法

Similar Documents

Publication Publication Date Title
US7293716B1 (en) Secure digital memory card using land grid array structure
US7511371B2 (en) Multiple die integrated circuit package
US4891687A (en) Multi-layer molded plastic IC package
CN106465568A (zh) 导电性接合膜、印刷布线板及电子设备
CN100514616C (zh) 内埋式芯片封装制程及具有内埋芯片的电路基板
CN205645792U (zh) 电子封装体
CN102222657A (zh) 多圈排列双ic芯片封装件及其生产方法
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
US7459345B2 (en) Packaging method for an electronic element
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
CN108389805A (zh) 一种高可靠性平面凸点式封装方法及封装结构
CN105990268A (zh) 电子封装结构及其制法
CN111627890A (zh) 一种ic电磁屏蔽层接地结构及其加工工艺方法
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
JPH11191602A (ja) 半導体装置とその製造方法
CN109494209B (zh) 一种侧壁可浸润超薄封装结构及其制造方法
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
US20110068451A1 (en) Multi-chip semiconductor connector
CN106098649A (zh) 大功率贴片元件及其加工工装、制作方法
CN102403236A (zh) 芯片外露的半导体器件及其生产方法
US20080166835A1 (en) Method of bonding a solder ball and a base plate and method of manufacturing packaging structure of using the same
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN2535926Y (zh) 发光二极管封装结构
CN107946269A (zh) 一种传感芯片的封装结构及其封装方法
CN201425939Y (zh) 覆晶式ic包装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200904

RJ01 Rejection of invention patent application after publication